KR100405598B1 - 컴팩트 피씨아이 시스템에서의 보드 이중화 구조 - Google Patents

컴팩트 피씨아이 시스템에서의 보드 이중화 구조 Download PDF

Info

Publication number
KR100405598B1
KR100405598B1 KR10-2001-0088200A KR20010088200A KR100405598B1 KR 100405598 B1 KR100405598 B1 KR 100405598B1 KR 20010088200 A KR20010088200 A KR 20010088200A KR 100405598 B1 KR100405598 B1 KR 100405598B1
Authority
KR
South Korea
Prior art keywords
board
redundancy
signal
active
magnetic
Prior art date
Application number
KR10-2001-0088200A
Other languages
English (en)
Other versions
KR20030059352A (ko
Inventor
안진형
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0088200A priority Critical patent/KR100405598B1/ko
Publication of KR20030059352A publication Critical patent/KR20030059352A/ko
Application granted granted Critical
Publication of KR100405598B1 publication Critical patent/KR100405598B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0024—Peripheral component interconnect [PCI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)

Abstract

본 발명은 컴팩트 PCI(Compact Peripheral Component Interconnection) 시스템에서 활성/비활성 구조로 보드를 이중화 구현하는 경우에 프론트 보드(Front Board)와 리어 보드(Rear Board)에 대해 안정적인 전원 공급을 수행하고, 이중화 절체를 수행할 수 있도록 한 컴팩트 PCI 시스템에서의 보드 이중화 구조에 관한 것으로, 종래에는 보드 이중화와 관련하여 VME(Versa Module Euro Card) 버스 방식에서와 같은 이중화 절체 로직을 적용할 수 없었고, 또한 종래의 리어 보드는 백플레인에서 전원을 직접 공급받기 때문에 안정성적인 보드 이중화를 구현할 수 없다는 문제점이 있었다.
따라서, 본 발명은 컴팩트 PCI 시스템에서 활성/비활성 구조로 보드 이중화를 구현하는 경우 이중화된 프론트 보드와 연결되는 한 쌍의 리어 보드를 서로 결합하고 있는 스태킹 커넥터를 통해 전원 라인과 이중화에 필요한 신호를 연결함으로써, 안정적인 전원 공급과 전원 차단을 이루는 전원 분배와 신뢰성있는 활성/비활성의 이중화 절체가 가능해 짐에 따라 안정적이고 신뢰성있는 보드 이중화를 구현할 수 있게 되고, 또한 고신뢰성과 고가용성을 갖는 컴팩트 PCI 시스템을 구현할 수 있게 된다.

Description

컴팩트 피씨아이 시스템에서의 보드 이중화 구조{Board Dual Architecture In Compact PCI System}
본 발명은 컴팩트 PCI 시스템에서의 보드 이중화에 관한 것으로, 특히 활성/비활성 구조로 보드를 이중화 구현하는 경우에 프론트 보드와 리어 보드에 대해 안정적인 전원 공급을 수행하고, 이중화 절체를 수행할 수 있도록 한 컴팩트 PCI 시스템에서의 보드 이중화 구조에 관한 것이다.
최근들어, 공장자동화, 제어, 계측기기 등의 산업용 시스템이나 통신제어용 시스템에서는 그동안 산업용 모듈 표준을 주도했던 VME(Versa Module Euro Card) 버스 방식보다는 컴팩트 PCI(Compact Peripheral Component Interconnection) 버스 방식을 주로 채택하면서 컴팩트 PCI 버스 방식이 새로운 표준으로 부상하고 있는데, 이처럼 컴팩트 PCI 버스 방식이 급부상한 것은 기존 VME 버스 방식보다 가격이 저렴할 뿐 아니라 전원을 차단하지 않고도 각종 보드를 교체할 수 있는 핫 스와프(Hot Swap) 기능을 가지고 있기 때문이다.
이러한 컴팩트 PCI 버스 방식은 PCIMG(PCI Industrial Computer Manufacture Group)에서 결정한 버스 방식의 표준으로, 시스템 확장성보다는 안전성이 필요한 통신제어용 시스템에 주로 적용되고 있으며, 백플레인(Backplane) 상의 슬롯에 장착되는 보드를 손쉽게 교환할 수 있도록 되어 있어 고가용성(High Availability)시스템에도 적용되고 있다.
그리고, 현재까지 나온 컴팩트 PCI 명세(Specification)에는 보드 이중화에 대한 내용은 없는 상태이며, 다만 VME 버스 방식에서 보드 이중화를 구현하고 있는데, 이는 이중화에 필요한 신호(Signal)들이 백플레인을 통해 서로 연결되어 있다.
하지만, 최근에 컴팩트 PCI 시스템에서 이중화하고자 하는 구조를 살펴보면, 백플레인의 전면에는 활성/비활성 구조로 이중화된 프론트 보드(Front Board)가 실장되고, 이와 맞물려 후면에는 리어 보드(Rear Board)가 실장되는데, 이 경우 보드 이중화와 관련하여 VME 버스 방식에서와 같은 이중화 절체 로직을 적용할 수 없었고, 또한 종래의 리어 보드는 백플레인에서 전원을 직접 공급받기 때문에 안정성적인 보드 이중화를 구현할 수 없다는 문제점이 있었다.
본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로 그 목적은, 컴팩트 PCI 시스템에서 활성/비활성 구조로 보드 이중화를 구현하는 경우 이중화된 프론트 보드와 연결되는 한 쌍의 리어 보드를 서로 결합하고 있는 스태킹 커넥터를 통해 전원 라인과 이중화에 필요한 신호를 연결함으로써, 안정적인 전원 공급과 전원 차단을 이루는 전원 분배와 신뢰성있는 활성/비활성의 이중화 절체가 가능하게 하는데 있다.
또한, 본 발명의 다른 목적은, 보드 이중화 구현시 안정적인 전원 분배와 신뢰성있는 이중화 절체가 가능하게 함으로써, 안정적이고 신뢰성있는 보드 이중화를구현하고, 이를 통해 고신뢰성과 고가용성을 갖는 컴팩트 PCI 시스템을 구현할 수 있도록 하는데 있다.
도 1은 본 발명에 따른 컴팩트 PCI 시스템에서의 보드 이중화 구조를 도시한 도면.
도 2는 도 1에 있어, 프론트 보드에서 초기 전원을 백엔드 전원으로 전달하는 부분을 도시한 도면.
도 3은 본 발명에서 보드 이중화 절체를 위한 회로 구성을 도시한 도면.
도 4는 도 3에 있어, 이중화 로직 회로부의 내부 상세 구성을 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
10, 30A, 30B : 프론트 보드 11 : 핫 스와프 제어기
12 : 전원 MOSFET 20A, 20B : 리어보드
23 : 핫 스와프 전원 관리부 25 : 스태킹 커넥터
31 : 이중화 로직 회로부 31-1 : 레지스터
31-2 : 비활성 신호 생성부 31-3 : 활성 신호 생성부
31-4 : 이중화 절체 조건 생성부 31-5 : 인에이블 신호 생성부
31-6 : 쉬프트 레지스터 31-7 : 정상 신호 생성부
31-8 : 인터럽트 신호 생성부 32 : CPU
상술한 바와 같은 목적을 달성하기 위한 본 발명의 특징은, 컴팩트 PCI 시스템에서 백플레인 상의 슬롯을 중심으로 상기 백플레인의 전면에는 활성/비활성 구조로 각각 실장되는 이중화된 프론트 보드와; 스태킹 커넥터를 통해 서로 결합된 상태로 상기 백플레인의 후면에 실장되어 상기 이중화된 프론트 보드와 연결되는 한 쌍의 리어 보드를 포함하는 컴팩트 피씨아이 시스템에서의 보드 이중화 구조를 제공하는데 있다.
여기서, 상기 한 쌍의 리어 보드는 스태킹 커넥터로 연결 및 결합하여 전원 라인과 이중화에 필요한 신호를 연결하고 있는 것을 특징으로 한다.
그리고, 상기 프론트 보드는, 리어 보드와 직접 연결되는 커넥터를 통해 상기 리어 보드 측에 백엔드 전원을 공급하는 전원 MOSFET와; 보드 실장에 따라 초기 전원이 공급되고 보드 선택 핀이 접속되는 경우 상기 전원 MOSFET의 게이트단을 오픈시켜 백엔드 전원을 공급하게 하는 핫 스와프 제어기를 포함하는 것을 특징으로 한다.
또한, 상기 리어 보드는 프론트 보드와 직접 연결된 커넥터를 통해 공급되는 백엔드 전원을 내부 회로의 구동 전원으로 공급함과 동시에 스태킹 커넥터를 통해 한 쌍을 이루는 다른 리어 보드에 공급하는 핫 스와프 전원 관리부를 포함하는 것을 특징으로 하되, 상기 핫 스와프 전원 관리부는 프론트 보드에서 리어 보드 방향으로의 단방향성 전원 흐름만을 제공하는 것을 특징으로 한다.
한편으로, 상기 이중화된 프론트 보드는, 자기측 보드의 상태 정보와 상대측 보드의 상태 정보를 리어 보드 간을 결합하고 있는 스태킹 커넥터를 통해 주고 받으면서 활성 상태인 프론트 보드를 결정하고, 이중화 절체시 자기측 보드의 상태 정보를 레지스터에 기록한 후에 이중화 절체 인터럽트 신호를 발생시키는 이중화 로직 회로부와; 상기 이중화 로직 회로부에 의해 이중화 절체 인터럽트 신호가 발생하는 경우 상기 레지스터에 기록된 자기측 보드 상태 정보를 판독한 후에 해당되는 보드 상태에 따라 이중화 절체시 처리해야 할 프로세스를 수행하는 CPU를 포함하는 것을 특징으로 한다.
나아가, 상기 이중화 로직 회로부는, 전원 리셋 신호와 자기측 보드의 정상 동작 여부를 나타내는 신호를 조합하여 자기측 보드의 비활성 상태를 나타내는 신호를 생성하는 비활성 신호 생성부와; 자기측 보드의 정상 동작 여부를 나타내는 신호와 상대측 보드의 정상 동작 여부를 나타내는 신호를 조합하여 자기측 보드의 활성 상태를 나타내는 신호를 생성하는 활성 신호 생성부와; 자기측 보드와 상대측 보드의 이중화 상태 신호와 GA 0 신호를 조합하여 이중화 절체 조건을 생성하는 이중화 절체 조건 생성부와; 자기측 보드의 활성 여부를 나타내는 신호와 상대측 보드의 활성 여부를 나타내는 신호를 클럭 신호에 따라 동기적으로 조합하여 쉬프트 인에이블 신호를 생성하는 인에이블 신호 생성부와; 상기 비활성 신호 생성부에서 생성한 자기측 보드의 비활성 상태를 나타내는 신호를 프리셋단으로 입력받거나,상기 활성 신호 생성부에서 생성한 자기측 보드의 활성 상태를 나타내는 신호를 클리어단으로 입력받거나, 상기 이중화 절체 조건 생성부에 의해 생성된 이중화 절체 조건을 CAI단으로 입력받아 상기 쉬프트 인에이블 신호 및 클럭 신호에 따라 자기측 보드의 활성 여부를 나타내는 신호를 출력하는 쉬프트 레지스터와; 리셋 신호, 워치도그 관련 신호, 핫 스와프 관련 신호를 입력받아 자기측 보드의 정상 동작 여부를 나타내는 신호를 생성하여 출력하는 정상 신호 생성부와; 상기 쉬프트 레지스터로부터 출력되는 자기측 보드의 활성 여부를 나타내는 신호를 체크하여 이중화 절체시 인터럽트 신호를 생성하여 출력하는 인터럽트 신호 생성부와; 상기 쉬프트 레지스터에서 출력하는 자기측 보드의 활성 여부를 나타내는 신호와, 상기 정상 신호 생성부에서 출력하는 자기측 보드의 정상 동작 여부를 나타내는 신호를 입력받아 해당되는 상태 정보를 저장하는 레지스터를 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.
본 발명에 따른 컴팩트 PCI 시스템에서의 보드 이중화 구조는 첨부한 도면 도 1에 도시한 바와 같이, 활성/비활성(Active/Standby) 구조로 보드 이중화를 구현하기 위해 백플레인을 사용하지 않고, 다만 백플레인 상의 슬롯을 중심으로 백플레인의 전면에는 활성/비활성으로 이중화된 프론트 보드(Front Board)(10)가 각각 실장되고, 후면에는 이중화된 프론트 보드(10)와 연결되는 한 쌍의 리어 보드(Rear Board, Transition Module)(20A, 20B)가 서로 스태킹 커넥터(StackingConnector)(25)로 결합된 상태로 실장되는 구조를 갖는다.
그리고, 한 쌍을 이루는 2개의 리어 보드(20A, 20B)는 스태킹 커넥터(25)로 연결 및 결합하여 전원 라인(VCC Ground)과 이중화에 필요한 신호를 연결하고 있으며, 2개의 리어 보드(20A, 20B)가 결합되어 있어서 실장 및 탈장도 동시에 이루어지게 된다.
상술한 컴팩트 PCI 시스템에서 활성/대기 구조로 보드 이중화를 구현하는 경우의 하드웨어 구조에 대한 동작 설명을 전원 분배 부분과 이중화 절체 부분으로 구분하여 설명하면 다음과 같다.
먼저, 본 발명에 따른 컴팩트 PCI 시스템에서 보드 이중화 구현시 프론트 보드(10)와 리어 보드(20A, 20B)에 대해 안정적인 전원 공급 및 차단을 위한 전원 분배 구조를 첨부한 도면을 참조하여 설명하면, 도 2는 본 발명에서 핫 스와프를 만족시키기 위한 프론트 보드(10)의 전원 분배 구조를 나타내기 위해 도 1에 도시한 프론트 보드(10)를 구체적으로 도시한 도면으로, 초기 전원(Early Power)을 백엔드 전원(Back End Power)으로 전달하는 부분을 구체적으로 도시하고 있다.
이와 같은 프론트 보드(10)가 실장되는 경우의 전원 공급 시퀀스(Power-Up Sequence)를 설명하면, 먼저 프론트 보드(10) 실장시 J1 커넥터를 통해 초기 전원이 공급되고, J1 커넥터의 보드 선택 핀(/BD_SEL Pin)이 접속되면 핫 스와프 제어기(11)는 자신과 연결된 전원 MOSFET(12)의 게이트(GATE)단을 오픈시켜 백엔드 전원을 공급하게 된다.
그러면, 전원 MOSFET(12)를 통해 공급되는 백엔드 전원은 프론트 보드(10)의J3 커넥터 및 리어 보드(20A, 20B)의 RJ3 커넥터(또는 프론트 보드의 J5 커넥터 및 리어 보드의 RJ5 커넥터)를 통해 프론트 보드(10)와 직접 연결된 리어 보드(20A)에 공급된다.
이에, 리어 보드(20A)의 핫 스와프 전원 관리부(23)는 RJ3 커넥터를 통해 프론트 보드(10)로부터 공급되는 백엔드 전원을 내부 회로의 구동 전원으로 공급함과 동시에 스태킹 커넥터(25)를 통해 자신과 결합되어 있는 다른 리어 보드(20B)에도 공급하게 되는데, 이때 리어 보드(20A, 20B)의 핫 스와프 전원 관리부(23)는 현재 실장되는 프론트 보드(10)의 백엔드 전원이 J1 커넥터에서 공급되는 초기 전원을 통해 공급되기 전에 RJ3 커넥터를 통해 공급되는 것을 방지하기 위해 프론트 보드(10)에서 리어 보드(20A, 20B) 방향으로의 단방향성 흐름(Unidirectional Current Flow) 특성을 가져야 한다.
즉, 리어 보드(20A, 20B)의 핫 스와프 전원 관리부(23)가 양방향성 흐름 특성을 갖게 되면, 하나의 프론트 보드(10)가 실장된 상태에서 다른 프론트 보드를 실장하는 경우에 상술한 전원 공급 시퀀스를 수행하지 못하게 된다.
다음으로, 본 발명에 따른 컴팩트 PCI 시스템에서 보드 이중화 구현시의 신뢰성있는 이중화 절체를 위한 구성을 첨부한 도면을 참조하여 설명하면, 도 3은 본 발명에서 보드 이중화 절체를 위한 회로 구성을 도시한 도면이고, 도 4는 도 3에 도시한 이중화 로직 회로부의 내부 상세 구성을 도시한 도면이다.
이러한 보드 이중화 절체에 있어서, 이중화에 필요한 신호(/PACT, /PNOR, /SACT, /SNOR)들은 리어 보드(20A, 20B) 간을 결합하고 있는 스태킹 커넥터(25)를통해 주고받게 되고, 이중화된 각 프론트 보드(30A, 30B)의 이중화 로직 회로부(31)는 PLC(Programmable Logic Device)로 구현할 수 있으며, 자신의 상태 정보(/SACT, /SNOR)와 상대방 프론트 보드의 상태 정보(/PACT, /PNOR)를 주고 받으면서 자신이 활성 상태를 나타내는 신호(/SACT)를 생성하여 활성 상태인 프론트 보드를 결정하게 된다.
여기서, 이중화에 필요한 신호들을 설명하면, '/SACT(Self_ACTive)' 신호는 로우 활성 신호로서 자기측 보드가 활성 상태임을 나타내고, '/SNOR(Self_NORmal)' 신호는 로우 활성 신호로서 자기측 보드가 정상적으로 동작함을 나타내며, '/PACT(Pair_ACTive)' 신호는 로우 활성 신호로서 상대측 보드가 활성 상태임을 나타내고, '/PNOR(Pair_NORmal)' 신호는 로우 활성 신호로서 상대측 보드가 정상적으로 동작함을 나타낸다.
그리고, 이중화 로직 회로부(31)는 이중화 절체가 발생하는 경우 해당되는 프론트 보드(30A, 30B)의 상태 정보(활성/비활성, 정상/비정상)를 레지스터(31-1)에 기록하고, 통신 프로세서인 CPU(32)로 이중화 절체를 나타내는 인터럽트 신호(/DUAL_IRQ)를 발생시키며, CPU(32)는 이중화 절체 인터럽트 신호가 발생되는 경우 이중화 로직 회로부(31) 내의 레지스터(31-1)를 액세스하여 프론트 보드(20A, 20B)의 상태 정보를 판독한 후에 해당되는 보드 상태 정보에 따라 이중화 절체시 소프트웨어적으로 처리해야 할 프로세스를 수행한다.
이때, 이중화 로직 회로부(31)의 내부 상세 구성을 도 4를 참조하여 설명하면, 비활성 신호 생성부(31-2)와, 활성 신호 생성부(31-3)와, 이중화 절체 조건 생성부(31-4)와, 인에이블 신호 생성부(31-5)와, 쉬프트 레지스터(31-6)와, 정상 신호 생성부(31-7)와, 인터럽트 신호 생성부(31-8) 및 레지스터(31-1)를 구비하여 이루어진다.
비활성 신호 생성부(31-2)는 전원 리셋 신호(/PowerOn_Reset)와 자기측 보드의 정상 동작 여부를 나타내는 신호(/SNOR)를 조합(Combination)하여 자기측 보드의 비활성 상태를 나타내는 신호(/SACT=High)를 생성하며, 활성 신호 생성부(31-3)는 자기측 보드의 정상 동작 여부를 나타내는 신호(/SNOR)와 상대측 보드의 정상 동작 여부를 나타내는 신호(/PNOR)를 조합하여 자기측 보드의 활성 상태를 나타내는 신호(/SACT=Low)를 생성한다.
이중화 절체 조건 생성부(31-4)는 자기측 보드와 상대측 보드의 이중화 상태 신호(/SACT, /SNOR, /PACT, /PNOR)와 GA 0(Geographic Address 0) 신호를 조합하여 이중화 절체 조건을 생성하며, 인에이블 신호 생성부(31-5)는 자기측 보드의 활성 여부를 나타내는 신호(/SACT)와 상대측 보드의 활성 여부를 나타내는 신호(/PACT)를 클럭(Clock) 신호에 따라 동기적으로 조합하여 쉬프트 인에이블(ENable) 신호를 생성한다.
쉬프트 레지스터(31-6)는 비활성 신호 생성부(31-2)에서 생성한 자기측 보드의 비활성 상태를 나타내는 신호(/SACT=High)를 프리셋(Preset)단으로 입력받거나, 활성 신호 생성부(31-3)에서 생성한 자기측 보드의 활성 상태를 나타내는 신호(/SACT=Low)를 클리어(Clear)단으로 입력받거나, 이중화 절체 조건 생성부(31-4)에 의해 생성된 이중화 절체 조건을 CAI(CAscade In)단으로 입력받아 쉬프트 인에이블 신호 및 클럭 신호에 따라 자기측 보드의 활성 여부를 나타내는 신호(/SACT)를 출력한다.
정상 신호 생성부(31-7)는 리셋 신호(/RESET), 워치도그(WatchDog) 관련 신호, 핫 스와프 관련 신호 및 기타 신호들을 입력받아 자기측 보드의 정상 동작 여부를 나타내는 신호(/SNOR)를 생성하여 출력하며, 인터럽트 신호 생성부(31-8)는 쉬프트 레지스터(31-6)로부터 출력되는 자기측 보드의 활성 여부를 나타내는 신호(/SACT)를 체크하여 이중화 절체시 인터럽트 신호(/DUAL_IRQ)를 생성하여 출력한다.
레지스터(31-1)는 자기측 보드의 활성 여부를 나타내는 신호(/SACT)와 자기측 보드의 정상 동작 여부를 나타내는 신호(/SNOR)를 입력받아 해당되는 상태 정보를 저장한다.
이와 같은 구성을 갖는 컴팩트 PCI 시스템에서 보드 이중화 구현시 활성 상태인 프론트 보드를 결정하는 절차를 설명하면 다음과 같다.
먼저, 이중화된 2개의 프론트 보드(30A, 30B)가 동시에 활성 상태일 수는 없으며, 활성 동작은 자기측 보드가 정상(/SACT=Low)일 경우에만 수행할 수 있으며, 자기측 보드가 비정상(/SNOR=High)일 경우에는 항상 비활성(/SACT=High) 상태가 된다.
그리고, 정상 동작은 자기측 보드가 정상적으로 동작할 때의 상태를 의미하는 것으로, 이중화된 2개의 프론트 보드(30A, 30B)가 모두 비활성 상태일 경우에는 먼저 정상(/SNOR=Low) 상태로 천이하는 보드가 활성 상태로 되며, 이중화된 2개의프론트 보드(30A, 30B)가 모두 비활성 상태이고 동시에 정상 상태로 천이하는 경우에는 GA 0 값이 '0' 인 보드가 활성 상태로 된다.
또한, 상대측 보드가 활성(/PACT=Low) 상태일 경우 나중에 실장되는 프론트 보드는 비정상(/SNOR=High) 상태가 되며, 상대측 보드가 존재하지 않는 경우에는 상대측 보드의 활성 여부를 나타내는 신호(/PACT)와 상대측 보드의 정상 동작 여부를 나타내는 신호(/PNOR)에 하이(High)로 풀업(Pull-up)되어 있어 자기측 보드가 정상 상태일 경우에 활성 상태로 된다.
나아가, 본 발명에 따른 실시예는 상술한 것으로 한정되지 않고, 본 발명과 관련하여 통상의 지식을 가진자에게 자명한 범위내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.
이상과 같이, 본 발명은 컴팩트 PCI 시스템에서 활성/비활성 구조로 보드 이중화를 구현하는 경우 이중화된 프론트 보드와 연결되는 한 쌍의 리어 보드를 서로 결합하고 있는 스태킹 커넥터를 통해 전원 라인과 이중화에 필요한 신호를 연결함으로써, 안정적인 전원 공급과 전원 차단을 이루는 전원 분배와 신뢰성있는 활성/비활성의 이중화 절체가 가능해 짐에 따라 안정적이고 신뢰성있는 보드 이중화를 구현할 수 있게 되고, 또한 고신뢰성과 고가용성을 갖는 컴팩트 PCI 시스템을 구현할 수 있게 된다.

Claims (8)

  1. 컴팩트 PCI 시스템에서 백플레인 상의 슬롯을 중심으로 상기 백플레인의 전면에는 활성/비활성 구조로 각각 실장되는 이중화된 프론트 보드와;
    스태킹 커넥터를 통해 서로 결합된 상태로 상기 백플레인의 후면에 실장되어 상기 이중화된 프론트 보드와 연결되는 한 쌍의 리어 보드를 포함하는 것을 특징으로 하는 컴팩트 피씨아이 시스템에서의 보드 이중화 구조.
  2. 제 1항에 있어서,
    상기 한 쌍의 리어 보드는, 스태킹 커넥터로 연결 및 결합하여 전원 라인과 이중화에 필요한 신호를 연결하고 있는 것을 특징으로 하는 컴팩트 피씨아이 시스템에서의 보드 이중화 구조.
  3. 제 1항에 있어서,
    상기 프론트 보드는, 리어 보드와 직접 연결되는 커넥터를 통해 상기 리어 보드 측에 백엔드 전원을 공급하는 전원 MOSFET와;
    보드 실장에 따라 초기 전원이 공급되고 보드 선택 핀이 접속되는 경우 상기 전원 MOSFET의 게이트단을 오픈시켜 백엔드 전원을 공급하게 하는 핫 스와프 제어기를 포함하는 것을 특징으로 하는 컴팩트 피씨아이 시스템에서의 보드 이중화 구조.
  4. 제 1항 내지 3항중 어느 한 항에 있어서,
    상기 리어 보드는, 프론트 보드와 직접 연결된 커넥터를 통해 공급되는 백엔드 전원을 내부 회로의 구동 전원으로 공급함과 동시에 스태킹 커넥터를 통해 한 쌍을 이루는 다른 리어 보드에 공급하는 핫 스와프 전원 관리부를 포함하는 것을 특징으로 하는 컴팩트 피씨아이 시스템에서의 보드 이중화 구조.
  5. 제 4항에 있어서,
    상기 핫 스와프 전원 관리부는, 프론트 보드에서 리어 보드 방향으로의 단방향성 전원 흐름만을 제공하는 것을 특징으로 하는 컴팩트 피씨아이 시스템에서의 보드 이중화 구조.
  6. 제 1항에 있어서,
    상기 이중화된 프론트 보드는, 자기측 보드의 상태 정보와 상대측 보드의 상태 정보를 리어 보드 간을 결합하고 있는 스태킹 커넥터를 통해 주고 받으면서 활성 상태인 프론트 보드를 결정하고, 이중화 절체시 자기측 보드의 상태 정보를 레지스터에 기록한 후에 이중화 절체 인터럽트 신호를 발생시키는 이중화 로직 회로부와;
    상기 이중화 로직 회로부에 의해 이중화 절체 인터럽트 신호가 발생하는 경우 상기 레지스터에 기록된 자기측 보드 상태 정보를 판독한 후에 해당되는 보드 상태에 따라 이중화 절체시 처리해야 할 프로세스를 수행하는 CPU를 포함하는 것을 특징으로 하는 컴팩트 피씨아이 시스템에서의 보드 이중화 구조.
  7. 제 5항에 있어서,
    상기 이중화 로직 회로부는, 전원 리셋 신호와 자기측 보드의 정상 동작 여부를 나타내는 신호를 조합하여 자기측 보드의 비활성 상태를 나타내는 신호를 생성하는 비활성 신호 생성부와;
    자기측 보드의 정상 동작 여부를 나타내는 신호와 상대측 보드의 정상 동작 여부를 나타내는 신호를 조합하여 자기측 보드의 활성 상태를 나타내는 신호를 생성하는 활성 신호 생성부와;
    자기측 보드와 상대측 보드의 이중화 상태 신호와 GA 0 신호를 조합하여 이중화 절체 조건을 생성하는 이중화 절체 조건 생성부와;
    자기측 보드의 활성 여부를 나타내는 신호와 상대측 보드의 활성 여부를 나타내는 신호를 클럭 신호에 따라 동기적으로 조합하여 쉬프트 인에이블 신호를 생성하는 인에이블 신호 생성부와;
    상기 비활성 신호 생성부에서 생성한 자기측 보드의 비활성 상태를 나타내는 신호를 프리셋단으로 입력받거나, 상기 활성 신호 생성부에서 생성한 자기측 보드의 활성 상태를 나타내는 신호를 클리어단으로 입력받거나, 상기 이중화 절체 조건 생성부에 의해 생성된 이중화 절체 조건을 CAI단으로 입력받아 상기 쉬프트 인에이블 신호 및 클럭 신호에 따라 자기측 보드의 활성 여부를 나타내는 신호를 출력하는 쉬프트 레지스터와;
    리셋 신호, 워치도그 관련 신호, 핫 스와프 관련 신호를 입력받아 자기측 보드의 정상 동작 여부를 나타내는 신호를 생성하여 출력하는 정상 신호 생성부와;
    상기 쉬프트 레지스터로부터 출력되는 자기측 보드의 활성 여부를 나타내는 신호를 체크하여 이중화 절체시 인터럽트 신호를 생성하여 출력하는 인터럽트 신호 생성부와;
    상기 쉬프트 레지스터에서 출력하는 자기측 보드의 활성 여부를 나타내는 신호와, 상기 정상 신호 생성부에서 출력하는 자기측 보드의 정상 동작 여부를 나타내는 신호를 입력받아 해당되는 상태 정보를 저장하는 레지스터를 포함하는 것을 특징으로 하는 컴팩트 피씨아이 시스템에서의 보드 이중화 구조.
  8. 제 1항에 있어서,
    상기 이중화된 프론트 보드는, 모두 비활성 상태이었다가 동시에 정상 상태로 천이하는 경우 GA 0 신호 값이 '0' 인 프론트 보드가 활성 상태로 천이하는 것을 특징으로 하는 컴팩트 피씨아이 시스템에서의 보드 이중화 구조.
KR10-2001-0088200A 2001-12-29 2001-12-29 컴팩트 피씨아이 시스템에서의 보드 이중화 구조 KR100405598B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0088200A KR100405598B1 (ko) 2001-12-29 2001-12-29 컴팩트 피씨아이 시스템에서의 보드 이중화 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0088200A KR100405598B1 (ko) 2001-12-29 2001-12-29 컴팩트 피씨아이 시스템에서의 보드 이중화 구조

Publications (2)

Publication Number Publication Date
KR20030059352A KR20030059352A (ko) 2003-07-10
KR100405598B1 true KR100405598B1 (ko) 2003-11-14

Family

ID=32215804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0088200A KR100405598B1 (ko) 2001-12-29 2001-12-29 컴팩트 피씨아이 시스템에서의 보드 이중화 구조

Country Status (1)

Country Link
KR (1) KR100405598B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101432546B1 (ko) * 2012-04-13 2014-08-21 두산중공업 주식회사 브이엠이 버스 시스템 및 그것의 제어방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0726528A1 (en) * 1995-02-08 1996-08-14 International Business Machines Corporation Interconnection network for a multi-nodal data processing system
US6112271A (en) * 1998-05-14 2000-08-29 Motorola, Inc. Multiconfiguration backplane
US6138247A (en) * 1998-05-14 2000-10-24 Motorola, Inc. Method for switching between multiple system processors
KR20030019831A (ko) * 2001-08-31 2003-03-07 주식회사 현대시스콤 이중화로된 이동통신 제어국의 엠시피유보드

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0726528A1 (en) * 1995-02-08 1996-08-14 International Business Machines Corporation Interconnection network for a multi-nodal data processing system
US6112271A (en) * 1998-05-14 2000-08-29 Motorola, Inc. Multiconfiguration backplane
US6138247A (en) * 1998-05-14 2000-10-24 Motorola, Inc. Method for switching between multiple system processors
KR20030019831A (ko) * 2001-08-31 2003-03-07 주식회사 현대시스콤 이중화로된 이동통신 제어국의 엠시피유보드

Also Published As

Publication number Publication date
KR20030059352A (ko) 2003-07-10

Similar Documents

Publication Publication Date Title
US5564024A (en) Apparatus for connecting and disconnecting peripheral devices to a powered bus
US7447822B2 (en) Hot-plug control system and method
CN101625568B (zh) 一种基于数据同步控制器的主控单元热备份***和实现方法
US20030140190A1 (en) Auto-SCSI termination enable in a CPCI hot swap system
JPH04199316A (ja) 情報記憶装置
JPH09237141A (ja) コンピュータシステム及びコンピュータシステムに適用する拡張ユニット
EP1181638B1 (en) Method and apparatus for maintaining load balance on a graphics bus when an upgrade device is installed
US6675242B2 (en) Communication bus controller including designation of primary and secondary status according to slot position
US6715019B1 (en) Bus reset management by a primary controller card of multiple controller cards
US6473822B1 (en) Digital signal processing apparatus
US20040162928A1 (en) High speed multiple ported bus interface reset control system
JPH0588793A (ja) 拡張システム
US20070233926A1 (en) Bus width automatic adjusting method and system
US20040168008A1 (en) High speed multiple ported bus interface port state identification system
KR100405598B1 (ko) 컴팩트 피씨아이 시스템에서의 보드 이중화 구조
US6801973B2 (en) Hot swap circuit module
US7000053B2 (en) Computer system having a hot swappable hot swap controller
US20060041703A1 (en) Computer systems with multiple system configurations
US6919878B2 (en) Keyboard/mouse switching controller
US20070204088A1 (en) Modularized circuit board bus connection control method and system
US20040162927A1 (en) High speed multiple port data bus interface architecture
US20060041707A1 (en) Computer systems with multiple CPU configuration
JP2978622B2 (ja) 無停止型コンピュータ
KR100364780B1 (ko) 통신 시스템의 정상회로 선택 장치
JP2775536B2 (ja) 電源装置および電源制御方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081031

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee