KR100403514B1 - 피디피 티브이의 데이터 처리회로 - Google Patents

피디피 티브이의 데이터 처리회로 Download PDF

Info

Publication number
KR100403514B1
KR100403514B1 KR10-1998-0040696A KR19980040696A KR100403514B1 KR 100403514 B1 KR100403514 B1 KR 100403514B1 KR 19980040696 A KR19980040696 A KR 19980040696A KR 100403514 B1 KR100403514 B1 KR 100403514B1
Authority
KR
South Korea
Prior art keywords
data
unit
image data
analog
pdp
Prior art date
Application number
KR10-1998-0040696A
Other languages
English (en)
Other versions
KR20000021545A (ko
Inventor
김세용
Original Assignee
주식회사 대우일렉트로닉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 대우일렉트로닉스 filed Critical 주식회사 대우일렉트로닉스
Priority to KR10-1998-0040696A priority Critical patent/KR100403514B1/ko
Publication of KR20000021545A publication Critical patent/KR20000021545A/ko
Application granted granted Critical
Publication of KR100403514B1 publication Critical patent/KR100403514B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/66—Transforming electric information into light information
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 아날로그/디지털 변환부에서 출력되는 디지털 영상 데이터를 1 프레임 분량씩 프레임 메모리에 저장하고, 프레임 메모리에 저장되는 영상 데이터를 1 라인 분량씩 판독하여 어드레스 구동 IC(Integrated Circuit)부에 제공하는 피디피 티브이(PDP-TV: Plasma Display Panel-TeleVision)의 데이터 처리회로에 관한 것이다.
본 발명은 제 1 및 제 2 PISO 부와, 데이터 기록부와, 제 1 데이터 판독부와, 제 1 및 제 2 데이터 저장부와, 제 2 데이터 판독부로 구성되어 아날로그/디지털 변환부에서 출력되는 영상 데이터를 비트 가중치별로 분류하여 1 프레임 분량씩 프레임 메모리에 소정 순서대로 기록하고, 프레임 메모리로부터 1 라인 분량씩 영상 데이터를 판독하여 어드레스 구동 IC부에서 요구되는 데이터 형태에 맞추어 공급함으로써 비월 주사 방식의 아날로그 영상 신호가 순차 주사 방식으로 구동되는 PDP 상에 효율적으로 디스플레이될 수 있도록 하는 효과가 있다.

Description

피디피 티브이의 데이터 처리회로(Data processing unit of a PDP television)
본 발명은 피디피 티브이(PDP-TV: Plasma Display Panel-TeleVision)에 관한 것으로서, 특히 아날로그/디지털 변환부에서 출력되는 디지털 영상 데이터를 1 프레임 분량씩 프레임 메모리에 저장하고, 프레임 메모리에 저장되는 영상 데이터를 1 라인 분량씩 판독하여 어드레스 구동 IC(Integrated Circuit)부에 제공하는 PDP-TV의 데이터 처리회로에 관한 것이다.
일반적으로 PDP는 페닝(Penning) 혼합 가스를 방전 현상에 이용한 평면 디스플레이 패널 즉, 비교적 높은 기압(100Torr 이상)의 네온(Ne) 또는 헬륨(He) 가스 등을 베이스로 한 기체들을 유전체에 의해 피복된 좁은 전극간의 방전시켜 얻은 발광 현상을 이용하는 패널을 말한다.
상기 페닝 가스는 주로 Ne + Xe, Ne + He + Xe 이고, 이러한 혼합 가스를 쓰는 이유는 방전 개시 전압이 하나의 가스 성분보다 혼합 가스일 때 낮아질 수 있기 때문이다. 방전 개시 전압은 가스의 종류와 페닝 가스 압력 그리고 패널의 구조와 형태에 따라 달라진다.
상기 PDP 는 다른 디스플레이 장치에 비해 다음과 같은 장점을 가지고 있다.
먼저, PDP 는 수평 및 수직 표시 라인수에 대한 제한이 없어져서 대형 제작이 가능하고 구동 회로수를 줄이기 위한 멀티플렉싱 기술을 이용할 수 있다.
방전하는 물질이 기체이므로 굴절률 값은 1 이 되는데, 이는 빛이 내부 반사에 의해서 소멸되지 않고 외부 빛이 표시 물질에 의해 반사되거나 산란하지 않음을 뜻한다. 또한, 다른 평평한 패널과는 달리 PDP 는 400℃ 이상에서 유리로 밀봉하는데 이것은 PDP 가 고습 조건 또는 반응 기체가 존재해도 동작 가능함을 의미하며 대부분 PDP 에 있어서 외부 온도에 의한 특성의 변화가 없는데 구동 회로에 의해서 변화가 생길 뿐이다.
상기한 PDP 는 방전셀에 가하는 구동전압의 형식에 따라 크게 AC형 PDP와 DC형 PDP로 분류된다. 상기 AC형 PDP는 정현파 교류 전압 또는 펄스 전압으로 구동하지만, DC형 PDP는 직류 전압으로 구동한다. 또한, 상기 AC형 PDP는 전극이 글라스의 유전체에 의해 피복되어 있는데 반해, DC형 PDP는 전극이 그대로 노출되어 있으며 방전 전압이 걸려있는 동안 방전 전류가 흐른다.
일반적으로 PDP-TV는 PDP 의 디스플레이 특성상 비월 주사 방식의 아날로그 NTSC 복합 영상 신호를 순차 주사 방식의 디지털 영상 데이터로 변환해야만 PDP 상에 TV 영상을 디스플레이할 수 있다.
또한, 상기 PDP-TV는 영상의 계조(gray scale) 구현을 위하여 1 필드(field) 화면을 복수개의 서브필드(subfield) 화면으로 분할 구동하는데, 이를 위하여 1 프레임 분량의 영상 데이터를 최상위 비트(MSB: Most Significant Bit)부터 최하위 비트(LSB: Least Significant Bit)까지 재배열해야 한다.
상기와 같이 영상 데이터를 변환시키기 위하여 PDP-TV 는 아날로그 영상 신호를 디지털화하는 아날로그/디지털 변환부와, 상기 아날로그/디지털 변환부에서 출력되는 영상 데이터를 1 프레임 분량 저장하는 프레임 메모리와, 상기 프레임 메모리에 저장된 영상 데이터를 제공받아 PDP 의 어드레스 전극라인을 구동하는 어드레스 구동 IC부를 구비하고 있다.
상기에서 아날로그/디지털 변환부에서 출력되는 영상 데이터는 1 프레임 분량씩 프레임 메모리에 저장되어야 하고, 상기 프레임 메모리에 저장된 영상 데이터는 1 라인 분량씩 판독되어 어드레스 구동 IC부에서 요구하는 데이터 형태에 맞추어 공급되어야 하는데, 종래에는 이러한 데이터 처리를 수행하는 구체적인 회로가 구현되어 있지 않아 NTSC 복합 영상 신호를 PDP 상에 정확하게 디스플레이시킬 수 없는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 아날로그/디지털 변환부에서 출력되는 영상 데이터를 1 프레임 분량씩 프레임 메모리에 저장시키고, 상기 프레임 메모리에 저장된 영상 데이터를 1 라인 분량씩 판독하여 어드레스 구동 IC부에서 요구하는 데이터 형태에 맞추어 공급하는 PDP-TV의 데이터 처리회로를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 PDP-TV의 데이터 처리회로는 아날로그 영상 신호를 디지털화하는 아날로그/디지털 변환부와, 상기 아날로그/디지털 변환부에서 출력되는 영상 데이터를 각각 1 프레임 분량씩 저장하는 2개의 프레임 메모리와, 상기 프레임 메모리에 저장된 영상 데이터를 제공받아 PDP 의 어드레스 전극라인을 구동하는 어드레스 구동 IC부를 구비한 PDP-TV 에 있어서, 상기 아날로그/디지털 변환부에서 출력되는 영상 데이터가 비트 가중치별로 분류되도록 로드 동작과 시프트 동작을 교대로 반복하는 제 1 및 제 2 PISO 부와, 상기 제 1 PISO(Parallel Input Serial Output)부와 제 2 PISO 부 중 시프트 동작하는 PISO 부에서 출력되는 동일한 비트 가중치의 영상 데이터를 상기 2개의 프레임 메모리 중 하나에 순서대로 기록하는 데이터 기록부와, 상기 데이터 기록부에 의해 데이터가 기록되고 있지 않는 나머지 1개 프레임 메모리에 이미 저장되어 있는 영상 데이터를 1 라인 분량씩 판독하는 제 1 데이터 판독부와, 상기 데이터 판독부에 의해 판독되는 영상 데이터를 교대로 1 라인 분량씩 저장하는 제 1 및 제 2 데이터 저장부와, 상기 제 1 또는 제 2 데이터 저장부에 저장된 1 라인 분량의 영상 데이터를 상기 어드레스 구동 IC 부에서 요구되는 데이터 형태에 맞추어 공급하는 제 2 데이터 판독부로 구성된 것을 특징으로 한다.
도 1은 본 발명이 적용된 피디피 티브이의 개략적인 구성도,
도 2는 도 1에 도시된 데이터 처리부와 메모리부의 개략적인 구성도이다.
<도면의 주요부분에 대한 부호의 설명>
120: 아날로그/디지털 변환부 130: 데이터 처리부
130-1: 제 1 PISO 부 130-2: 제 2 PISO 부
130-3: 데이터 기록부 130-4: 제 1 데이터 판독부
130-5: 제 1 데이터 저장부 130-6: 제 2 데이터 저장부
130-7: 제 2 데이터 판독부 140: 메모리부
140-1: 제 1 프레임 메모리 140-2: 제 2 프레임 메모리
200: 피디피(PDP)
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명이 적용된 PDP-TV의 개략적인 구성도로서, 오디오/비디오부(110)는 안테나를 통해 NTSC 복합 영상 신호를 입력받아 아날로그 R(Red), G(Green), B(Blue) 신호와 수평 및 수직 동기 신호(Hsync, Vsync)를 분리하고, 휘도 신호의 평균값에 해당하는 APL(Average Picture Level)을 구하여 아날로그/디지털 변환부(120)에 제공한다. 여기서, NTSC 복합 영상 신호는 비월 주사 방식으로 1 프레임이 홀수 및 짝수의 2개 필드로 구성되어 있고, 수평 동기 신호(Hsync)는 약 15.73KHz, 수직 동기 신호(Vsync)는 약 60Hz 의 주파수를 가진다.
상기 아날로그/디지털 변환부(120)는 오디오/비디오부(110)로부터 입력받은 아날로그 R, G, B 신호를 각각 N비트 디지털 영상 데이터로 변환하여 데이터 처리부(130)에 제공한다. 여기서, 아날로그 영상 신호를 N비트 디지털 영상 데이터로 변환시키면 2N계조가 구현된다. 예를 들어, 아날로그 영상 신호를 8비트 디지털 영상 데이터로 변환시키는 경우에는 28= 256 계조가 구현된다.
상기 데이터 처리부(130)는 아날로그/디지털 변환부(120)로부터 입력받은 디지털 R, G, B 데이터를 최상위 비트(MSB)로부터 최하위 비트(LSB)까지 비트 가중치별로 재배열하여 메모리부(140)에 저장시키고, 상기 메모리부(140)에 저장된 영상 데이터를 1 라인 분량씩 판독하여 상부 및 하부 어드레스 구동 IC부(150-1, 150-2)에서 요구되는 데이터 형태에 맞추어 상기 상부 및 하부 어드레스 구동 IC부(150-1, 150-2)에 공급한다.
상기 메모리부(140)는 도 2에 도시된 바와 같이 각각 1 프레임 분량씩 R(Red), G(Green), B(Blue) 데이터를 저장하는 제 1 및 제 2 프레임 메모리(140-1, 140-2)로 구성되어 있다. 예들 들어, 해상도가 853×480 인 PDP 에 28=256 계조를 구현하는 경우 제 1 또는 제 2 프레임 메모리(140-1, 140-2)는 1 프레임 분량 즉, 853×3(R, G, B)×480×8비트 = 약 10Mbit 의 영상 데이터를 저장할 수 있어야 한다. 여기서, 2개의 프레임 메모리(140-1, 140-2)가 구비된 것은 데이터 처리부(130)에 의한 영상 데이터의 기록과 판독이 동시에 수행되도록 하기 위한 것이다. 즉, 2개 프레임 메모리(140-1, 140-2) 중 하나가 영상 데이터 기록 모드로 동작되는 동안 다른 하나는 영상 데이터 판독 모드로 동작된다.
도 1에 도시된 상부 어드레스 구동 IC부(150-1)는 데이터 처리부(130)로부터 공급받은 R, G, B 데이터의 "하이", "로우"에 따라 PDP(200)의 홀수번째 어드레스 전극라인에 각각 어드레스 펄스를 인가하고, 하부 어드레스 구동 IC부(150-2)는 데이터 처리부(130)로부터 공급받은 R, G, B 데이터의 "하이", "로우"에 따라 PDP(200)의 짝수번째 어드레스 전극라인에 각각 어드레스 펄스를 인가한다.
도 1에 도시된 스캔 및 유지 구동 IC부(160)는 PDP(200)의 스캔 및 유지 전극라인에 스캔 펄스와 유지 펄스를 각각 인가하고, 타이밍 제어부(170)는 오디오/비디오부(110)에서 출력되는 수평 및 수직 동기 신호(Hsync, Vsync)를 입력받아 데이터 판독 클록(데이터 판독 CLK)을 발생시켜 데이터 처리부(130)에 공급하고, 각종 로직 제어 펄스를 발생시켜 고압 구동회로부(180)에 공급한다.
상기 고압 구동회로부(180)는 타이밍 제어부(170)에서 출력되는 각종 로직 제어 펄스에 따라 AC-DC 변환부(190)에서 공급되는 DC 전압을 조합하여 상부 및 하부 어드레스 구동 IC부(150-1, 150-2)와 스캔 및 유지 구동 IC부(160)에서 필요로 하는 고전압 제어 펄스를 생성하여 PDP(200)를 구동할 수 있도록 한다. 또한, 데이터 처리부(130)가 상부 및 하부 어드레스 구동 IC부(150-1, 150-2)에 공급하는 데이터 스트림도 적합한 전압 레벨로 높여 PDP(200)에 선택적 기입이 가능하도록 한다.
상기 AC-DC 변환부(190)는 교류전원(220V AC, 60Hz)을 입력으로 하여 각 전극 구동 펄스를 조합하는 데 필요한 고전압과 그 밖의 시스템을 구성하는 각 부에서 요구하는 모든 DC 전압을 생성하여 공급한다.
도 2는 도 1에 도시된 데이터 처리부 및 메모리부의 개략적인 구성도로서, 상기 데이터 처리부(130)는 제 1 및 제 2 PISO 부(130-1, 130-2)와, 데이터 기록부(130-3)와, 제 1 데이터 판독부(130-4)와, 제 1 및 제 2 데이터 저장부(130-5, 130-6)와, 제 2 데이터 판독부(130-7)로 구성되어 있고, 상기 메모리부(140)는 제 1 및 제 2 프레임 메모리(140-1, 140-2)로 구성되어 있다.
상기 제 1 및 제 2 PISO 부(130-1, 130-2)는 도 1에 도시된 아날로그/디지털 변환부(120)에서 출력되는 R, G, B 데이터가 비트 가중치별로 분류되도록 로드 동작과 시프트 동작을 교대로 반복한다. 또한, 상기 제 1 및 제 2 PISO 부(130-1, 130-2)는 각각 R 데이터를 로드 또는 시프트하는 R PISO(도면상 도시되지 않음)와, G 데이터를 로드 또는 시프트하는 G PISO(도면상 도시되지 않음)와, B 데이터를 로드 또는 시프트하는 B PISO(도면상 도시되지 않음)로 구성되어 있다.
상기에서 2개의 PISO 부(130-1, 130-2)가 구비된 것은 제 1 및 제 2 PISO 부(130-1, 130-2) 중 하나가 영상 데이터를 로드하는 동안 나머지 하나는 이전에 로드된 영상 데이터를 비트 가중치별로 시프트하여 출력하도록 즉, 영상 데이터의 로드 동작과 시프트 동작이 동시에 이루어지도록 하기 위함이다.
상기 데이터 기록부(130-3)는 제 1 PISO 부(130-1)와 제 2 PISO 부(130-2) 중 시프트 동작하는 PISO 부에서 출력되는 동일한 비트 가중치의 영상 데이터를 제 1 또는 제 2 프레임 메모리(140-1, 140-2)에 순서대로 기록한다.
상기 제 1 데이터 판독부(130-4)는 데이터 기록부(130-3)에 의해 데이터가 기록되고 있지 않는 1개 프레임 메모리에 이미 저장되어 있는 영상 데이터를 1 수평 라인 표시 기간을 주기로 하여 1 라인 분량씩 판독한다.
상기 제 1 및 제 2 데이터 저장부(130-5, 130-6)는 데이터 판독부(130-4)에 의해 판독되는 R, G, B 데이터를 교대로 1 라인 분량씩 저장한다. 예를 들어, 해상도가 853×480 인 PDP 에 28=256 계조를 구현하는 경우 제 1 또는 제 2 데이터 저장부(130-5, 130-6)는 1 라인 분량 즉, 853×3(R, G, B) = 2559 비트의 영상 데이터를 저장할 수 있어야 한다.
상기에서 2개의 데이터 저장부(130-5, 130-6)가 구비된 것도 영상 데이터의 기록과 판독이 동시에 수행되도록 하기 위한 것이다. 즉, 2개 데이터 저장부(130-5, 130-6) 중 하나에 1 라인 분량의 영상 데이터가 기록되는 동안 다른 하나에서는 이미 저장되어 있는 1 라인 분량의 영상 데이터가 판독된다.
도 2에 도시된 제 2 데이터 판독부(130-7)는 제 1 또는 제 2 데이터 저장부(130-5, 130-6)에 저장된 1 라인 분량의 영상 데이터를 도 1에 도시된 상부 및 하부 어드레스 구동 IC 부(150-1, 150-2)에서 요구되는 데이터 형태에 맞추어 공급한다.
상기와 같이 구성된 데이터 처리부(130)의 작용을 보다 상세하게 설명하면 다음과 같다.
다음에서는 이해가 용이하도록 해상도가 853×480인 PDP(200)에 28=256 계조를 구현하는 경우를 예로 들어 설명하기로 한다.
먼저, PDP(200)의 해상도가 853×480이고 256 계조가 구현되는 경우 아날로그/디지털 변환부(120)에서는 R, G, B 데이터가 3(R, G, B)×8(비트) = 24 비트씩 병렬로 출력된다.
상기와 같은 상태에서 제 1 PISO 부(130-1)의 R PISO, G PISO 및 B PISO는 각각 아날로그/디지털 변환부(120)에서 출력되는 영상 데이터를 8비트씩 16회에 걸쳐 총 8×16=128 비트 로드한 후 최상위 비트(MSB)부터 최하위 비트(LSB)까지 16 비트씩 8회에 걸쳐 순차적으로 시프트하면서 출력한다. 이 때, 제 2 PISO부(130-2)의 R PISO, G PISO 및 B PISO는 제 1 PISO 부(130-1)의 영상 데이터 로드시 이전에 로드되어 있던 영상 데이터를 시프트하여 출력하고, 제 1 PISO 부(130-2)의 영상 데이터 시프트시 아날로그/디지털 변환부(120)에서 출력되는 영상 데이터를 로드한다.
한편, 상기 제 1 또는 제 2 PISO 부(130-1, 130-2)에서 16×3(R, G, B)=48 비트씩 병렬로 출력되는 R, G, B 영상 데이터는 데이터 기록부(130-3)에 의해 제 1 또는 제 2 프레임 메모리(140-1, 140-2)에 차례대로 기록된다. 이와 같은 영상 데이터 기록 동작은 해당 프레임 메모리에 1 프레임 분량의 영상 데이터가 기록될 때까지 반복된다.
그와 동시에, 제 1 데이터 판독부(130-4)는 2개의 프레임 메모리(140-1, 140-2) 중 데이터 기록부(130-3)에 의해 영상 데이터가 기록되고 있지 않는 프레임 메모리로부터 1 라인 분량의 R, G, B 데이터를 판독하여 제 1 또는 제 2 데이터 저장부(130-5, 130-6)로 출력한다. 여기서, 제 1 데이터 판독부(130-4)는 1 라인 분량의 영상 데이터를 48 비트씩 54회에 걸쳐 판독하여(보다 상세하게 마지막 54회에는 15 비트만 판독해야 총 2559 비트를 판독할 수 있음) 제 1 또는 제 2 데이터 저장부(130-5, 130-6)로 출력한다. 아울러, 제 1 데이터 판독부(130-4)는 1 수평 라인 표시 기간을 주기로 하여 제 1 및 제 2 데이터 저장부(130-5, 130-6)에 교대로 1 라인 분량의 영상 데이터가 저장되도록 한다.
상기 제 1 또는 제 2 데이터 저장부(130-5, 130-6)에 저장된 1 라인 분량의 영상 데이터는 상부 및 하부 어드레스 구동 IC부(150-1, 150-2)에서 요구되는 데이터 형태에 맞도록 제 2 데이터 판독부(130-7)에 의해 80 비트씩 32회에 걸쳐 판독되어 상부 및 하부 어드레스 구동 IC부(150-1, 150-2)에 공급된다.
이와 같이 본 발명은 아날로그/디지털 변환부에서 출력되는 영상 데이터를 비트 가중치별로 분류하여 1 프레임 분량씩 프레임 메모리에 소정 순서대로 기록하고, 프레임 메모리로부터 1 라인 분량씩 영상 데이터를 판독하여 어드레스 구동 IC부에서 요구되는 데이터 형태에 맞추어 공급함으로써 비월 주사 방식의 아날로그 영상 신호가 순차 주사 방식으로 구동되는 PDP 상에 효율적으로 디스플레이될 수 있도록 하는 효과가 있다.

Claims (1)

  1. 아날로그 영상 신호를 디지털화하는 아날로그/디지털 변환부와, 상기 아날로그/디지털 변환부에서 출력되는 영상 데이터를 각각 1 프레임 분량씩 저장하는 2개의 프레임 메모리와, 상기 프레임 메모리에 저장된 영상 데이터를 제공받아 PDP 의 어드레스 전극라인을 구동하는 어드레스 구동 IC부를 구비한 PDP-TV 에 있어서,
    상기 아날로그/디지털 변환부에서 출력되는 영상 데이터가 비트 가중치별로 분류되도록 로드 동작과 시프트 동작을 교대로 반복하는 제 1 및 제 2 PISO 부와,
    상기 제 1 PISO 부와 제 2 PISO 부 중 시프트 동작하는 PISO 부에서 출력되는 동일한 비트 가중치의 영상 데이터를 상기 2개의 프레임 메모리 중 하나에 순서대로 기록하는 데이터 기록부와,
    상기 데이터 기록부에 의해 데이터가 기록되고 있지 않는 나머지 1개 프레임 메모리에 이미 저장되어 있는 영상 데이터를 1 라인 분량씩 판독하는 제 1 데이터 판독부와,
    상기 데이터 판독부에 의해 판독되는 영상 데이터를 교대로 1 라인 분량씩 저장하는 제 1 및 제 2 데이터 저장부와,
    상기 제 1 또는 제 2 데이터 저장부에 저장된 1 라인 분량의 영상 데이터를 상기 어드레스 구동 IC 부에서 요구되는 데이터 형태에 맞추어 공급하는 제 2 데이터 판독부로 구성된 것을 특징으로 하는 PDP-TV의 데이터 처리회로.
KR10-1998-0040696A 1998-09-30 1998-09-30 피디피 티브이의 데이터 처리회로 KR100403514B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0040696A KR100403514B1 (ko) 1998-09-30 1998-09-30 피디피 티브이의 데이터 처리회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0040696A KR100403514B1 (ko) 1998-09-30 1998-09-30 피디피 티브이의 데이터 처리회로

Publications (2)

Publication Number Publication Date
KR20000021545A KR20000021545A (ko) 2000-04-25
KR100403514B1 true KR100403514B1 (ko) 2003-12-18

Family

ID=19552464

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0040696A KR100403514B1 (ko) 1998-09-30 1998-09-30 피디피 티브이의 데이터 처리회로

Country Status (1)

Country Link
KR (1) KR100403514B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604446B1 (ko) * 2004-03-17 2006-07-25 주식회사 굿텔 이동통신 중계용 안테나 시스템

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05150741A (ja) * 1991-11-27 1993-06-18 Fujitsu Ltd プラズマデイスプレイ制御方法
KR970002825A (ko) * 1995-06-28 1997-01-28 배순훈 플라즈마 디스플레이 판넬의 어드레스 전극 배열구조 및 그 구동장치
JPH10133621A (ja) * 1996-10-30 1998-05-22 Mitsubishi Electric Corp プラズマディスプレイ
KR19980079009A (ko) * 1997-04-30 1998-11-25 배순훈 피디피의 인터페이스 장치
KR19990031621A (ko) * 1997-10-13 1999-05-06 전주범 피디피 텔레비전의 동적램 인터페이스 장치
KR19990031646A (ko) * 1997-10-14 1999-05-06 전주범 피디피 텔레비전의 데이터분리처리장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05150741A (ja) * 1991-11-27 1993-06-18 Fujitsu Ltd プラズマデイスプレイ制御方法
KR970002825A (ko) * 1995-06-28 1997-01-28 배순훈 플라즈마 디스플레이 판넬의 어드레스 전극 배열구조 및 그 구동장치
JPH10133621A (ja) * 1996-10-30 1998-05-22 Mitsubishi Electric Corp プラズマディスプレイ
KR19980079009A (ko) * 1997-04-30 1998-11-25 배순훈 피디피의 인터페이스 장치
KR19990031621A (ko) * 1997-10-13 1999-05-06 전주범 피디피 텔레비전의 동적램 인터페이스 장치
KR19990031646A (ko) * 1997-10-14 1999-05-06 전주범 피디피 텔레비전의 데이터분리처리장치

Also Published As

Publication number Publication date
KR20000021545A (ko) 2000-04-25

Similar Documents

Publication Publication Date Title
JP3899183B2 (ja) 平板ディスプレイ装置及びデータインターフェーシング方法
KR100217279B1 (ko) Pdp-tv시스템의 계조처리를 위한 메인클럭 분리적용 방법.
JP4689823B2 (ja) 交流形プラズマディスプレイパネルシステムのデータインターフェーシング装置
KR100403514B1 (ko) 피디피 티브이의 데이터 처리회로
KR100403515B1 (ko) 피디피 티브이의 데이터 처리회로
KR100403516B1 (ko) 피디피 티브이의 데이터 인터페이스 회로
KR100427019B1 (ko) 플라즈마디스플레이패널텔레비전의타이밍제어회로
KR100281386B1 (ko) 피디피 티브이의 데이터 인터페이스 회로
KR100427018B1 (ko) 플라즈마디스플레이패널텔레비전의데이터인터페이스회로
KR100217276B1 (ko) Pdp-tv의 구동을 위한 방전유지 제어방법
JPH10333633A (ja) データインターフェース装置
KR100217280B1 (ko) Pdp-tv에서 어드레스 구동ic의 데이터 입력 제어신호 생성장치 및 그 방법.
KR100277409B1 (ko) 플라즈마 디스플레이 패널 텔레비전의 데이터 인터페이스 회로
KR100256503B1 (ko) Pdp 텔레비전의 데이터인터페이스 제어방법
KR100403511B1 (ko) 피디피 티브이의 어드레스 구동회로
KR100416849B1 (ko) Pdp-tv의구동장치및방법
KR100403512B1 (ko) 피디피 티브이의 데이터 인터페이스 회로
KR100217278B1 (ko) Pdp-tv의 데이터 로드클럭 발생장치.
KR100283063B1 (ko) 플라즈마 디스플레이 패널 텔레비전의 데이터 인터페이스 회로
KR100269641B1 (ko) 피디피 텔레비전의 데이터 인터레이스 방법
KR100403513B1 (ko) 피디피 티브이의 어드레스 구동회로
KR20000004303A (ko) 플라즈마 디스플레이 패널 텔레비전의 데이터 인터페이스 회로
KR100397355B1 (ko) Pdp 텔레비전의 수직동기구간에서의 오동작 방지방법
KR100266323B1 (ko) 데이터 소거 방식에 따른 피디피 텔레비전의 무신호시 데이터인터페이스 안정화방법
KR100217275B1 (ko) Pdp-tv의 데이터 로드클럭 발생장치.

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081001

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee