KR100403371B1 - Power supply apparatus and method for a mobile terminal using an universal serial bus - Google Patents
Power supply apparatus and method for a mobile terminal using an universal serial bus Download PDFInfo
- Publication number
- KR100403371B1 KR100403371B1 KR10-2001-0077971A KR20010077971A KR100403371B1 KR 100403371 B1 KR100403371 B1 KR 100403371B1 KR 20010077971 A KR20010077971 A KR 20010077971A KR 100403371 B1 KR100403371 B1 KR 100403371B1
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- power
- slave terminal
- slave
- master
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
- H04W52/02—Power saving arrangements
- H04W52/0209—Power saving arrangements in terminal devices
- H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
- H04W52/0296—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level switching to a backup power supply
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/72—Mobile telephones; Cordless telephones, i.e. devices for establishing wireless links to base stations without route selection
- H04M1/725—Cordless telephones
- H04M1/73—Battery saving arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
본 발명은 단말기와 단말기의 통합 직렬 버스를 이용한 무선 단말기 전원 공급 장치 및 방법에 관한 것이다. 종래의 단말기와 단말기의 연결시 슬레이브 역할을 하는 단말기가 자체 전원을 가지는 경우 마스터 역할을 하는 단말기의 전원을 공급받지 못하고 슬레이브 역할을 하는 단말기는 자체 전원을 사용하므로, 자체 전원의 용량 및 사용 시간에 따른 제약을 받게 되는 문제점을 갖는다. 따라서 상기의 문제점을 해결하기 위해, 슬레이브 단말기가 자체 전원을 가지는 경우에도 마스터 단말기의 전원이 슬레이브 단말기의 전원으로 공급되는 장치 및 방법을 특징으로 한다.The present invention relates to a wireless terminal power supply apparatus and method using an integrated serial bus of the terminal and the terminal. When a terminal acting as a slave has its own power when the terminal is connected to a conventional terminal, the terminal acting as a slave does not receive power from a terminal acting as a master and uses its own power. There is a problem to be constrained. Therefore, in order to solve the above problem, even when the slave terminal has its own power source, the apparatus and method are characterized in that the power of the master terminal is supplied to the power of the slave terminal.
Description
본 발명은 전원 공급 장치 및 방법에 관한 것으로, 특히 USB(Universal Serial Bus, 이하 "범용 직렬 버스"라 칭함)을 이용한 무선 단말기 전원 공급 장치 및 방법에 관한 것이다.The present invention relates to a power supply apparatus and method, and more particularly, to a wireless terminal power supply apparatus and method using a USB (Universal Serial Bus, hereinafter referred to as "universal serial bus").
통상적으로 범용 직렬 버스는 멀티미디어 컴퓨터, 홈 네트워크 등과 같은 새로운 형태의 컴퓨터 환경과 컴퓨터를 중심으로 한 통신 환경이 대두됨에 따라 등장하게 된 직렬 통신을 위한 규약이다.In general, a general-purpose serial bus is a protocol for serial communication that has emerged as a new type of computer environment such as a multimedia computer, a home network, and a computer-based communication environment has emerged.
상기 범용 직렬 버스는 단말기와 단말기 사이 데이터의 송, 수신시 적용하는 프로토콜 및 구현장치로 구성된다. 상기 범용 직렬 버스 시스템에서 마스터 역할을 하는 단말기에서 슬레이브 역할을 하는 단말기로 전원을 공급한다. 상기의 마스터 단말기의 전원은 슬레이브 단말기가 자체 전원을 가지지 않는 경우에는 상기 슬레이브 단말기의 구동용 전원으로 사용된다. 그러나 슬레이브 단말기가 휴대용 무선 단말기와 같이 배터리로 대표되는 자체 전원을 가지는 경우에는 자체 전원을 소모하게 되므로 자체 전원의 용량에 따라, 사용 시간에 따라 제한을 받게 되고, 오랜 시간동안 범용 직렬 버스로 데이터 송, 수신시 별도의 전원을 슬레이브 단말기에 연결시켜야 하는 문제점이 있다.The general-purpose serial bus is composed of a protocol and an implementation apparatus applied when transmitting and receiving data between terminals. In the universal serial bus system, power is supplied from a terminal acting as a master to a terminal acting as a slave. The power supply of the master terminal is used as a power supply for driving the slave terminal when the slave terminal does not have its own power supply. However, when the slave terminal has its own power source represented by a battery, such as a portable wireless terminal, it consumes its own power, so it is limited according to the capacity of its power source and the usage time. When receiving, there is a problem in that a separate power source must be connected to the slave terminal.
따라서 본 발명의 목적은 마스터 단말기와 슬레이브 단말기 연결시, 슬레이브 단말기가 자체 전원을 가지는 경우에도 마스터 단말기의 공급 전원을 상기 슬레이브 단말기에서 사용할 수 있게 하는 전원 공급 장치 및 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a power supply apparatus and method for enabling the supply power of a master terminal to be used in the slave terminal even when the slave terminal has its own power when the master terminal and the slave terminal are connected.
상기한 목적을 달성하기 위한 본 발명은 범용 직렬 버스에 의해 마스터 단말기에 연결되는 슬레이브 단말기에서의 전원 공급장치에 있어서, 상기 마스터 단말기로부터 공급되는 전원 혹은 상기 슬레이브 단말기의 자체전원 중 택일하여 상기 슬레이브 단말기의 동작전원으로 이용하는 스위치와, 상기 마스터 단말기와 상기슬레이브 단말기의 연결이 감지될 시, 상기 마스터 단말기로부터 공급되는 전원을 상기 슬레이브 단말기의 동작전원으로 공급하도록 상기 스위치를 제어하는 신호를 발생시키는 프로세스부를 구비함을 특징으로 하는 상기 슬레이브 단말기의 전원 공급 장치이다.The present invention for achieving the above object is a power supply in the slave terminal is connected to the master terminal by a universal serial bus, the power source supplied from the master terminal or the self-power of the slave terminal to the slave terminal A switch used as an operating power of the processor, and a processor configured to generate a signal for controlling the switch to supply the power supplied from the master terminal to the operating power of the slave terminal when the connection between the master terminal and the slave terminal is detected. It is a power supply of the slave terminal characterized in that provided.
상기한 목적을 달성하기 위한 본 발명은 범용 직렬 버스에 의해 마스터 단말기에 연결되는 슬레이브 단말기에 있어서, 상기 슬레이브 단말기의 자체 전원의 존재 유무를 검사하는 과정과, 상기 슬레이브 단말기에 자체전원이 존재하지 않을 시 상기 마스터 단말기가 공급하는 전원을 상기 슬레이브 단말기의 동작전원으로 사용하는 과정과, 상기 슬레이브 단말기의 자체전원 존재하고 상기 마스터 단말기와 슬레이브 단말기의 연결이 감지될 시 상기 마스터 단말기의 공급전원을 상기 슬레이브 단말기의 동작전원으로 공급하고 상기 슬레이브 단말기의 자체전원의 공급을 중단하는 과정으로 이루어짐을 특징으로 하는 슬레이브 단말기의 전원 공급 방법이다.The present invention for achieving the above object is a slave terminal connected to the master terminal by a universal serial bus, the process of checking the presence of its own power source of the slave terminal, and the self-power source does not exist in the slave terminal Using the power supplied by the master terminal as the operating power of the slave terminal; and supplying power of the master terminal to the slave when the master terminal and the slave terminal are detected when there is a power supply of the slave terminal. A method of supplying power to a slave terminal, comprising: supplying to the operating power of the terminal and stopping the supply of its own power to the slave terminal.
도 1은 본 발명에 따라 범용 직렬 버스의 마스터 단말기에서 슬레이브 단말기로 전원공급을 도시한 블록도,1 is a block diagram showing power supply from a master terminal to a slave terminal of a universal serial bus according to the present invention;
도 2는 본 발명의 바람직한 실시 예에 따른 마스터 단말기에서 슬레이브 단말기로의 전원 공급시 수행되는 흐름도,2 is a flowchart performed when power is supplied from a master terminal to a slave terminal according to an embodiment of the present invention;
도 3은 상기 도 2에 도시된 흐름도에 따른 타이밍도.3 is a timing diagram according to the flowchart shown in FIG. 2;
이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략할 것이라는 것을 유의하여야 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be noted that in the following description, only parts necessary for understanding the operation according to the present invention will be described, and descriptions of other parts will be omitted so as not to distract from the gist of the present invention.
도 1은 본 발명에 따라 범용 직렬 버스 연결의 마스터 단말기에서 슬레이브단말기로의 전원 공급을 도시한 블록도이다. 이하 도 1을 참조하여 본 발명의 블록의 구성 요소를 설명한다.1 is a block diagram illustrating power supply from a master terminal of a universal serial bus connection to a slave terminal according to the present invention. Hereinafter, the components of the block of the present invention will be described with reference to FIG. 1.
범용 직렬 버스 시스템은 단말기와 단말기사이에서 데이터 송, 수신시 마스터 역할을 하는 단말기와 슬레이브 역할을 하는 단말기가 있다. 본 발명에서 도 1의 마스터 단말기(101)는 전원을 공급하는 단말기로서 PC나 노트북 등을 예로 들 수 있으며, 슬레이브 단말기(100)는 전원을 공급받는 단말기로서 이동통신 단말기를 예로 들 수 있다.The universal serial bus system includes a terminal serving as a master and a slave serving when transmitting and receiving data between terminals. In the present invention, the master terminal 101 of FIG. 1 may be a PC or a laptop as a terminal for supplying power, and the slave terminal 100 may be a mobile communication terminal as a terminal for receiving power.
콘넥트(102)는 두 대 혹은 그 이상의 단말기들을 범용 직렬 버스 포트만을 이용한 연결로 단말기들 사이의 데이터 및 프린트 등의 공유가 가능한 네트워크 환경으로 바꾸어주는 역할을 하며, 본 발명에서는 마스터 단말기(101)를 케이블 및 콘넥트에 의해 슬레이브 단말기(100)에 연결되는 부분을 말한다.The connector 102 serves to change two or more terminals into a network environment in which data and printing can be shared between the terminals by using only a universal serial bus port. In the present invention, the master terminal 101 is used. Refers to a part connected to the slave terminal 100 by a cable and a connector.
범용 직렬 버스 트랜시버(103)는 프로세스부(105)로부터 압축·생성된 데이터를 범용 직렬 버스 포트로 수신하기 위해서는 범용 직렬 버스 규격에 맞게 변환시켜주는 블록으로 고속(high speed, 12Mbit/s) 또는 저속(low speed, 1.5Mbit/s)으로 데이터를 송수신할 수 있게 하는 역할을 한다.The universal serial bus transceiver 103 is a block that converts the compressed and generated data from the processor 105 to the universal serial bus port in order to receive the data from the processor 105. The high speed (12 Mbit / s) or low speed (low speed, 1.5Mbit / s) to transmit and receive data.
인터럽트는 컴퓨터 시스템에서 프로세서가 어떤 명령문을 실행하고 있을 때 그 수행을 중단시키는 사건 등을 뜻하며, 본 발명의 사용자 인터럽트부(104)는 시스템 타이머 클록(clock)에서 일정한 시간이 지나거나 사용자에 의해 콘솔(개인용 컴퓨터에서 표준 입출력 장치)상에서 발생되는 인터럽트를 말하며, 사용자는 키나 센스를 이용하여 인터럽트를 동작시킨다.An interrupt refers to an event that interrupts execution when a processor is executing a statement in a computer system, and the user interrupt unit 104 of the present invention passes a predetermined time in the system timer clock or is controlled by the user. An interrupt that occurs on a standard computer (input / output device in a personal computer). The user operates an interrupt using a key or a sense.
프로세스부(105)는 단말기 전반에 걸쳐 제어하는 역할을 하며, 본 발명에서는 슬레이브 단말기(100) 전원이 공급되어 각 블록과 신호7(127), 신호8(128)을 제어한다. 보호회로(106)는 배터리(107)에서 V_BUS(137) 혹은 V_BUS(137)에서 배터리(107)로의 역기전력 및 전압차에 인한 배터리(107)/V_BUS(137) 손실 보호용 및 전압차 제거용으로 사용된다. 배터리(107)는 전원을 공급하는 것인데, 본 발명에서는 슬레이브 단말기(100)의 자체 전원을 의미한다. 기타 장치부(109)는 마스터 단말기(101)에서 공급받은 전원으로 동작하며, 기타 장치부(109)에는 무선 수신부, 오디오부, 디스플레이부, 기억소자부, 기타 LOGIC부, 무선 송신부 등이 있다. V_BUS(137)는 마스터 단말기에서 공급되는 전원(5V/5mA)으로 슬레이브 단말기(100)에 공급된다.The processor 105 controls the entire terminal, and in the present invention, the slave terminal 100 is supplied with power to control each block, the signals 7 127, and the signals 8 128. The protection circuit 106 is used to protect the battery 107 / V_BUS 137 loss due to back EMF and voltage difference from the battery 107 to the V_BUS 137 or the V_BUS 137 to the battery 107 and to remove the voltage difference. do. Battery 107 is to supply power, in the present invention means the self-power of the slave terminal 100. The other device unit 109 operates on the power supplied from the master terminal 101, and the other device unit 109 includes a wireless receiver, an audio unit, a display unit, a storage element unit, other LOGIC unit, and a wireless transmitter. V_BUS 137 is supplied to the slave terminal 100 by the power (5V / 5mA) supplied from the master terminal.
도 2는 본 발명의 바람직한 실시 예에 따른 마스터 단말기에서 슬레이브 단말기로의 전원 공급시 수행되는 흐름도이며, 도 3은 상기 도 2에 도시된 흐름도에 따른 타이밍도이다. 이하 도 1, 도 2 그리고 도 3을 참조하여 범용 직렬 버스를 이용하여 마스터 단말기(101)에서 슬레이브 단말기(100)로의 전원 공급 과정을 상세히 설명한다.2 is a flowchart performed when power is supplied from a master terminal to a slave terminal according to an exemplary embodiment of the present invention, and FIG. 3 is a timing diagram according to the flowchart shown in FIG. 2. Hereinafter, a process of supplying power from the master terminal 101 to the slave terminal 100 using the universal serial bus will be described in detail with reference to FIGS. 1, 2, and 3.
상기 도 1에서 신호 6(131), 신호 7(133)은 각각 스위치 1(141)과 스위치 2(142)를 ON/OFF하는 제어 신호이다.In FIG. 1, the signals 6 131 and 7 133 are control signals for turning on and off the switch 1 141 and the switch 2 142, respectively.
상기 슬레이브 단말기(100)와 마스터 단말기(101)를 케이블 및 콘넥트에 의해 범용 직렬 버스의 직렬 연결한다. 상기의 콘넥트는 상기 두 단말기에 구비되어야 하는데, 상기 슬레이브 단말기에는 도 1에 102에 도시되어있고, 상기 마스터 단말기에는 도시되어 있지 않지만, 구비되어져 있는 것으로 간주한다.The slave terminal 100 and the master terminal 101 are serially connected to the universal serial bus by a cable and a connector. The above connection should be provided in the two terminals. The slave terminal is shown in FIG. 1 at 102 and is not shown in the master terminal, but is considered to be provided.
210단계에서는 상기 슬레이브 단말기(100)와 상기 마스터 단말기(101)가 케이블 및 콘넥트로 연결되어 데이터를 송, 수신시, 상기 두 단말기가 연결되었음 인식한다. 상기 인식은 프로세스부(105)가 인터럽트 발생기(113)로부터 발생된 출력 신호 8(135)을 수신함으로써 이루어진다. 상기 210단계는 도 3의 타이밍도에서 시점 1(321)에 해당된다.In step 210, the slave terminal 100 and the master terminal 101 are connected with a cable and a connector to recognize that the two terminals are connected when transmitting and receiving data. The recognition is made by the processor 105 receiving the output signal 8 135 generated from the interrupt generator 113. Operation 210 corresponds to time point 1 321 of the timing diagram of FIG. 3.
220단계에서는 슬레이브 단말기(100)의 자체 전원의 유무를 검사한다. 그리고 상기 210단계에서의 검사한 결과에 따라 슬레이브 단말기(100)가 자체 전원을 가지지 않는 경우에는 230단계에서 마스터 단말기(101)의 전원이 슬레이브 단말기(100)의 구동 전원으로 사용되도록 하고, 슬레이브 단말기(100)가 자체 전원을 가지는 경우에는 하기(240단계 이하)의 방법으로 수행한다.In step 220, the slave terminal 100 checks whether its own power is present. When the slave terminal 100 does not have its own power according to the result of the check in step 210, the power of the master terminal 101 is used as the driving power of the slave terminal 100 in step 230. When the 100 has its own power, it is performed by the following method (240 steps or less).
240단계에서 프로세스부(105)는 스위치 2(142)를 제어하기 위해 신호 7(133)을 발생시켜 마스터 단말기(101)로부터의 전원을 전원 2(121)로 공급받는다. 상기 240단계는 도 3의 타이밍도에서 시점 2(322)에 해당된다. 250단계에서는 일정시간 지연 후, 스위치 1(141)을 제어하기 위해 신호 6(131)을 발생시켜 슬레이브 단말기(100)로부터의 자체 전원(107)을 차단하고 블록별 정전압원(108)에 전원 1(121), 즉 마스터 단말기(101)로부터의 전원만을 공급한다. 상기 250단계에서 일정시간을 지연하는 이유는 슬레이브 단말기(100)의 콘넥트(102)의 불안정 연결 또는 오버랩 타임 부재로 인한 마스터 단말기(101)의 V_BUS(137와 슬레이브 단말기(100)의 자체 전원(107)으로부터 공급된 전원1(121)과 전원 2(123)이 동시에공급되지 않는 경우를 피하거나, 두 전원의 전압차이로 인한 안정 시간이 필요하기 때문이다. 상기 250단계는 도 3의 타이밍도에서 시점 3에 해당한다.In step 240, the processor 105 generates a signal 7 133 to control the switch 2 142 and receives the power from the master terminal 101 to the power 2121. Step 240 corresponds to time point 2322 in the timing diagram of FIG. 3. In step 250, after a predetermined time delay, a signal 6 131 is generated to control the switch 1 141 to cut off the power supply 107 from the slave terminal 100 and supply power to the constant voltage source 108 for each block. (121), i.e., only the power from the master terminal 101 is supplied. The reason for delaying the predetermined time in step 250 is that the V_BUS 137 of the master terminal 101 and the self-power of the slave terminal 100 due to the unstable connection or the absence of the overlap time of the connector 102 of the slave terminal 100 ( This is because the power supply 1121 and the power supply 2 123 supplied from the power supply 107 are not simultaneously supplied or a settling time is required due to the voltage difference between the two power supplies. Corresponds to point 3.
260단계에서는 데이터 송, 수신의 마침을 검사한 후, 상기 검사에 따라 수행한다.In step 260, the end of data transmission and reception is examined and then performed according to the inspection.
사용자가 데이터 송, 수신을 끝내고 슬레이브 단말기(100)에서 케이블 및 콘넥트를 제거할 때, 도 3의 시점 5(325)와 시점 6(326) 사이에 상기 두 전원, 즉 마스터 단말기(101)의 V_BUS(137)와 슬레이브 단말기(100)의 자체 전원(107)으로부터 공급된 전원 1(121)과 전원 2(123)의 오버랩 타임을 주어야 한다. 상기를 실행하기 위해서는 사용자 인터럽트부(104)를 동작시켜 프로세스가 오버랩 타임을 감지한다. 상기는 도 3의 타이밍도의 시점 4(324)에 해당된다.When the user finishes data transmission and reception and removes the cable and the connector from the slave terminal 100, the two power sources, that is, the master terminal 101, are included between the time points 5 325 and 6 326 of FIG. 3. The overlap time between the power 1 121 and the power 2 123 supplied from the V_BUS 137 and the self power 107 of the slave terminal 100 should be given. In order to execute the above operation, the user interrupt unit 104 is operated to detect the overlap time. This corresponds to time point 4 324 in the timing diagram of FIG. 3.
270단계에서 프로세서부는 스위치 1(141)을 제어하기 위해 신호 6(131)을 발생시켜 슬레이브 단말기(100)의 자체전원(107)으로부터 전원 2(123)를 연결한다. 상기 280단계는 상기 250단계에서 차단된 슬레이브 단말기(100)의 자체 전원(107)을 다시 연결함을 의미하며, 상기 280단계는 도 3의 타이밍도의 시점 5(325)에 해당된다. 상기의 280단계 이후 사용자가 슬레이브 단말기(100)에서 케이블 및 콘넥트를 제거하면 인터럽트 발생기(113)에서는 상태 천이가 일어나게 되고 프로세스부(105)는 상기의 상태 천이를 감지하여 280단계를 수행한다. 상기 280단계에서 프로세스부는 스위치 2(142)를 제어하기 위해 신호 7(133)을 발생시켜 마스터 단말기(101)로부터 공급된 전원 1(121)에 대한 연결을 차단한다. 상기 280단계는 도 3의 타이밍도의 시점 7(327)에 해당된다.In operation 270, the processor unit generates a signal 6 131 to control the switch 1 141 and connects the power 2 123 from the power source 107 of the slave terminal 100. The step 280 means reconnecting the self power supply 107 of the slave terminal 100 blocked in step 250, and step 280 corresponds to time point 5 325 of the timing diagram of FIG. 3. When the user removes the cable and the connector from the slave terminal 100 after step 280, a state transition occurs in the interrupt generator 113, and the processor 105 detects the state transition and performs step 280. In operation 280, the processor generates a signal 7 133 to control the switch 2 142 to block the connection to the power 1 121 supplied from the master terminal 101. Operation 280 corresponds to time point 7 327 of the timing diagram of FIG. 3.
상기의 동작 과정 수행시 도 3의 타이밍도의 시점 3(323)에서 시점 5(325)까지 구간에서 전원 3(125)은 슬레이브 단말기(100)의 자체 전원(107)이 아닌 마스터 단말기(101)의 V_BUS(137)로부터 전원을 공급받아 슬레이브 단말기(100)의 블록별로 공급된다.When the above operation is performed, the power source 3 125 is not the self power source 107 of the slave terminal 100 but the master terminal 101 in the interval from the time point 3 323 to the time point 5 325 of FIG. 3. The power is supplied from the V_BUS 137 of the slave terminal 100 for each block.
상기의 동작 과정 수행시 V_BUS(137)는 제한적 전류원(5V/500mA)이다. 그러나 기타 정전압원(110) 및 전류를 많이 소모하는 전력 증폭부(112)는 소모하는 전류는 제한적 전류량을 넘는 경우가 있다. 상기의 경우를 위해 슬레이브 단말기(100)에서 동작 모드(통화/대기) 별로 소모하는 전류량이 500mA이상과 이내로 구분하기 위해 도면에는 도시되어 있지 않지만, 전원 4(127)와 전원 5(129)연결에 스위치를 구비하여 슬레이브 단말기(100)에서 소모되는 전류가 500mA이내일 경우는 전원 4(127)와 전원 5(129)가 V_BUS(137) 전원과 보호회로(106) 출력전원의 합, 즉 마스터 단말기(101)로 공급되는 전원 1(121)로 연결되고 전력 증폭부(112)와 기타 정전압원(110)에 의해 소모되는 전류가 500mA이상일 경우에는 전원 4(127)와 전원 5(129)연결의 스위칭에 의해 슬레이브 단말기(100)의 자체 전원(107)으로 구동되게 할 수 있다.When performing the above operation process, V_BUS 137 is a limited current source (5V / 500mA). However, the other constant voltage source 110 and the power amplifier 112 that consumes a lot of current may consume more than a limited amount of current. For the above case, although the amount of current consumed for each operation mode (call / standby) in the slave terminal 100 is not shown in the drawing to be within 500 mA or more, the power supply 4 127 and the power supply 5 129 are connected to each other. When the current consumed by the slave terminal 100 within the switch is within 500 mA, the power supply 4 127 and the power supply 5 129 are the sum of the V_BUS 137 power supply and the protection circuit 106 output power, that is, the master terminal device. If the current consumed by the power amplifying unit 112 and the other constant voltage source 110 is more than 500 mA, the power supply 4 127 and the power supply 5 129 are connected to the power supply 1 121 supplied to the 101. It can be driven by the power supply 107 of the slave terminal 100 by switching.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.Meanwhile, in the detailed description of the present invention, specific embodiments have been described, but various modifications are possible without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined not only by the scope of the following claims, but also by the equivalents of the claims.
상술한 바와 같이 본 발명은, 범용 직렬 버스를 이용하여 단말기와 단말기 사이 데이터 송, 수신시 슬레이브 역할을 하는 단말기로 이동통신 단말기 등을 사용할 경우 기존에는 배터리를 전원으로 사용하였으나, 마스터 단말기(101)와 슬레이브 단말기(100)의 데이터 송, 수신시 슬레이브 단말기(100)의 구동전원으로 마스터 단말기(101)에서 공급하는 전원을 사용하고 슬레이브 단말기(100)의 자체 전원(107)은 슬레이브 단말기(100)의 특수한 블록을 제외하고 부분 혹은 완전 차단됨으로서 상기 슬레이브 단말기(100)의 자체 전원(107)절감 시간만큼 자체 전원(100)의 용량이 절감되는 이점과 상기의 이점으로 인해 데이터 송, 수신이 효과적으로 이루어질 수 있다는 이점이 있다.As described above, in the present invention, when a mobile communication terminal is used as a terminal acting as a slave when transmitting and receiving data between a terminal and a terminal using a universal serial bus, a battery is used as a power source. And the power supplied from the master terminal 101 as the driving power of the slave terminal 100 when transmitting and receiving data of the slave terminal 100 and the self-power 107 of the slave terminal 100 is the slave terminal 100. Except for the special block of the part or completely blocked by the self-power (107) saving time of the slave terminal 100, the capacity of the self-power 100 is reduced, and the data transmission and reception is effectively performed due to the above advantages There is an advantage that it can.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0077971A KR100403371B1 (en) | 2001-12-10 | 2001-12-10 | Power supply apparatus and method for a mobile terminal using an universal serial bus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0077971A KR100403371B1 (en) | 2001-12-10 | 2001-12-10 | Power supply apparatus and method for a mobile terminal using an universal serial bus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030047475A KR20030047475A (en) | 2003-06-18 |
| KR100403371B1 true KR100403371B1 (en) | 2003-10-30 |
Family
ID=29574091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0077971A KR100403371B1 (en) | 2001-12-10 | 2001-12-10 | Power supply apparatus and method for a mobile terminal using an universal serial bus |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100403371B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100460512B1 (en) * | 2002-07-22 | 2004-12-08 | 엘지전자 주식회사 | power module control device of the communication system |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100574555B1 (en) | 2003-09-02 | 2006-04-27 | 엘지전자 주식회사 | A power supply for mobile phone |
-
2001
- 2001-12-10 KR KR10-2001-0077971A patent/KR100403371B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100460512B1 (en) * | 2002-07-22 | 2004-12-08 | 엘지전자 주식회사 | power module control device of the communication system |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030047475A (en) | 2003-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7206603B2 (en) | Cellular radio telephone set | |
| US20110286504A1 (en) | Wireless modem device, wireless modem system, wireless modem device sleep/wake-up method, and terminal | |
| US8095808B2 (en) | Method, element and circuit board for controlling shutdown of electronic device | |
| US7900070B2 (en) | Power saving method of bi-directional communication wireless periheral device | |
| JPH09120380A (en) | Method and apparatus for turning on of power of computer-based system via network interface | |
| US20150253842A1 (en) | Semiconductor device, and power control method for usbotg | |
| KR0157129B1 (en) | Power control apparatus of docking station | |
| US10136223B1 (en) | Control method and control system for audio device | |
| CN108628792B (en) | Communication interface current leakage prevention system and method | |
| JP2004070785A (en) | Serial bus connecting apparatus and driver software | |
| JP2004078881A (en) | Circuit and operation system for integrated interface between personal digital assistant (pda) and radio communication | |
| JP3012572B2 (en) | Power switch device with low power consumption | |
| KR100403371B1 (en) | Power supply apparatus and method for a mobile terminal using an universal serial bus | |
| US6351820B1 (en) | PC card with automated drag and sleep function | |
| US9122479B2 (en) | Network processor and energy saving method thereof | |
| JP2001202163A (en) | Portable electronics | |
| CN108966079B (en) | Control method and system of audio device | |
| US6766392B2 (en) | Electronic apparatus, control circuit for electronic apparatus, and method of controlling electronic apparatus | |
| KR20060024673A (en) | Mobile terminal with universal serial bus port and method for driving universal serial bus thereof | |
| JP4344445B2 (en) | Bus connection type device | |
| KR100303480B1 (en) | Circuit and method for reserving power of display having usb board | |
| KR100456739B1 (en) | Apparatus and method for generating an interrupt signal using power signal in universal serial bus system | |
| KR100557162B1 (en) | Power saving apparatus and method in uart of wireless telephone set | |
| US20220357782A1 (en) | External audio device and method of operating the same capable of reducing power consumption | |
| JPH11296265A (en) | Power switch monitor circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080903 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |