KR100402107B1 - 솝 와이어 본딩방법 - Google Patents

솝 와이어 본딩방법 Download PDF

Info

Publication number
KR100402107B1
KR100402107B1 KR1019960077811A KR19960077811A KR100402107B1 KR 100402107 B1 KR100402107 B1 KR 100402107B1 KR 1019960077811 A KR1019960077811 A KR 1019960077811A KR 19960077811 A KR19960077811 A KR 19960077811A KR 100402107 B1 KR100402107 B1 KR 100402107B1
Authority
KR
South Korea
Prior art keywords
bonding
wire
wire bonding
chip
semiconductor chip
Prior art date
Application number
KR1019960077811A
Other languages
English (en)
Other versions
KR19980058486A (ko
Inventor
김덕훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019960077811A priority Critical patent/KR100402107B1/ko
Publication of KR19980058486A publication Critical patent/KR19980058486A/ko
Application granted granted Critical
Publication of KR100402107B1 publication Critical patent/KR100402107B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 스몰 아웃라인 패키지(SOP:Small Outline Package)의 와이어 본딩 방법을 개시한다. 개시된 본딩 방법은 패키지 대상용 반도체 칩이 안치되는 함몰부를 갖는 칩 캐리어의 함몰부에 반도체 칩을 부착하고, 반도체 칩의 패드와 칩 캐리어를 와이어 본딩하는 단계; 기판위에 상기 본딩된 상태의 칩 캐리어를 뒤집은 상태로 상기 와이어의 소정 부분을 상기 기판의 배선과 본딩하는 단계를 포함한다.

Description

본 발명은 반도체 패키지의 와이어 본딩방법에 관한 것으로서, 특히 솝(SOP:Small Outline Package) 와이어 본딩방법에 관한 것이다.
일반적으로 반도체 소자의 칩 제조공정에서 설계된 단위셀을 배열하고 연결하기 위해 반도체 기판의 예정된 부분에 불순물의 선택적 도입공정, 절연층과 도전층을 적층하는 적층공정 및 패턴 마스크 공정등이 차례로 실행되어 웨이퍼에 집적회로가 형성된다.
이와 같이 형성된 집적회로 칩은 조립공정으로 보내져서 칩절단, 칩부착, 와이어 본딩, 몰드, 트림 및 포밍공정 등의 순서로 진행하여 패키지화 된다.
도 1은 종래의 기술에 따른 것으로서, 와이어 본딩을 이용한 직접 칩 부착방법이 적용된 반도체 패키지의 단면도이다.
도 1을 참조하면, 기판(2)위에 접착제(3)에 의하여 부착된 반도체 칩(1)의 패드는 기판에 형성된 리드 배선과 와이어(4)를 이용하여 본딩하는 와이어 본딩법에 의하여 본딩된다. 그 후, 칩과 와이의 상부는 몰딩화합물을 이용하여 반구형으로 몰딩된다.
그러나, 상기한 반도체 칩의 패키지화 방법은 몰딩된 반구형의 지름과 높이가 패키지의 아웃라인을 결정하는 인자가 되므로, 패키지의 소형화에 한계를 가진다.
상기한 소형화의 문제를 해결하기 위하여 도 2에 도시한 것과 같이, 반도체 칩의 패드에 범프를 형성한 다음, 그 범프를 기판에 직접 본딩하는 플립 칩 본딩기술이 제시되었지만, 이 기술은 그 제조비용이 높다는 문제점이 존재한다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로서, 저비용의 와이어 본딩방법을 이용하여 경박단소화를 달성할 수 있는 솝 와이어 본딩방법을 제공하는데 그 목적이 있다.
도 1은 종래의 실시예에 따른 것으로서, 직접 칩 부착방식에 따라 제작된 반도체 패키지의 단면도.
도 2는 종래의 다른 실시예에 따른 것으로서, 플립 칩 본딩된 반도체 패키지의 단면도.
도 3A 내지 도 3C는 본 발명의 실시예에 따른 솝 와이어 본딩 방법을 보여주는 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 반도체 칩 22 : 칩 캐리어
23 : 와이어 24 : 기판
25 : 모세관
본 발명에 따르면, 솝 반도체 패키지의 와이어 본딩방법은 패키지 대상용 반도체 칩이 안치되는 함몰부를 갖는 칩 캐리어의 함몰부에 반도체 칩을 부착하고, 반도체 칩의 패드와 칩 캐리어를 와이어 본딩하는 단계; 기판위에 상기 본딩된 상태의 칩 캐리어를 뒤집은 상태로 상기 와이어의 소정 부분을 상기 기판의 배선과 본딩하는 단계를 포함한다.
[실시예]
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 3A 내지 도 3C는 본 발명의 실시예에 따른 솝 와이어 본딩방법을 설명하는 도면이다.
도 3A를 참조하면, 솝 와이어 본딩을 위하여 패키지 대상용 반도체 칩이 안치되는 함몰부를 갖는 칩 캐리어(22)가 먼저 제공된다. 상기 함몰부에 반도체 칩의 패드부가 상부로 가도록 접착제를 이용하여 부착한 다음, 반도체 칩의 패드와 칩 캐리어를 1차 와이어 본딩한다.
도 3B를 참조하면, 1차 본딩된 상태의 칩 캐리어를 뒤집은 상태로 기판(24)에 접근시키고, 상기 와이어(23)의 소정 부분을 상기 기판상에 형성된 리드 배선과 모세관 웨지 단일점(Capilary wedge single point) 본딩방법에 의하여 2차 본딩한다.
도 3C를 참조하면, 캐리어 기판(22)과 접착제를 반도체 칩(21)으로부터 분리하고, 캐리어 기판(22)과 기판(24) 사이에 연결된 와이어는 커팅하여 제거한다.
상기의 실시예에서는 기판(24)에 와이어를 2차 본딩하기 위하여 모세관 웨지 단일점 본딩방법을 사용하였지만, 이 방법은 생산성의 향상을 위하여 바(Bar)본딩 또는 강(Gang) 본딩으로 대체될 수 있다.
또한, 상기에서 언급된 방법들에서, 본딩 와이어로서 사용되는 물질로는 금, 구리, 알루미늄중에서 하나가 선택되거나, 금/구리/알루미늄이 코팅된 와이어가 사용될 수 있다.
이상에서 설명한 바와 같이, 본 발명의 솝 와이어 본딩방법은 캐리어 기판에 1차 와이어 본딩한 반도체 칩을 뒤집은 상태로 본딩된 와이어의 소정 부분을 기판과 2차 와이어 본딩하는 방법을 이용하므로써, 저비용으로 플립칩과 같은 경박단소화를 이룰 수 있다.
여기에서는 본 발명의 특정 실시예에 대해서 설명하고 도시 하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (6)

  1. 패키지 대상용 반도체 칩이 안치되는 함몰부를 갖는 칩 캐리어의 함몰부에 반도체 칩을 부착하고, 반도체 칩의 패드와 칩 캐리어를 1차 와이어 본딩하는 단계; 기판위에 상기 본딩된 상태의 칩 캐리어를 뒤집은 상태로 상기 와이어의 소정 부분을 상기 기판의 배선과 2차 본딩하는 단계를 포함하는 것을 특징으로 하는 솝 와이어 본딩방법
  2. 제 1 항에 있어서, 상기 2차 본딩단계는 모세관을 이용한 웨지 본딩인 것을 특징으로 하는 솝 와이어 본딩방법.
  3. 제 1 항에 있어서, 상기 2차 본딩단계는 바 본딩을 이용하는 것을 특징으로 하는 솝 와이어 본딩방법.
  4. 제 1 항에 있어서, 상기 2차 본딩단계는 강(Gang) 본딩을 이용하는 것을 특징으로 하는 솝 와이어 본딩방법.
  5. 제 1 항 내지 제 4 항중 어느 한 항에 있어서, 상기 본딩 와이어는 금, 구리, 알루미늄중에서 선택된 하나인 것을 특징으로 하는 솝 와이어 본딩방법.
  6. 제 1 항 내지 제 4 항중 어느 한 항에 있어서, 상기 본딩 와이어는 금/구리/알루미늄이 코팅된 와이어인 것을 특징으로 하는 솝 와이어 본딩방법.
KR1019960077811A 1996-12-30 1996-12-30 솝 와이어 본딩방법 KR100402107B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960077811A KR100402107B1 (ko) 1996-12-30 1996-12-30 솝 와이어 본딩방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960077811A KR100402107B1 (ko) 1996-12-30 1996-12-30 솝 와이어 본딩방법

Publications (2)

Publication Number Publication Date
KR19980058486A KR19980058486A (ko) 1998-10-07
KR100402107B1 true KR100402107B1 (ko) 2004-02-05

Family

ID=37422443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960077811A KR100402107B1 (ko) 1996-12-30 1996-12-30 솝 와이어 본딩방법

Country Status (1)

Country Link
KR (1) KR100402107B1 (ko)

Also Published As

Publication number Publication date
KR19980058486A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
KR100304681B1 (ko) 몰드bga형반도체장치및그제조방법
US6764880B2 (en) Semiconductor package and fabricating method thereof
US6548911B2 (en) Multimedia chip package
US20020027297A1 (en) Semiconductor package
JP2001313363A (ja) 樹脂封止型半導体装置
JP3837215B2 (ja) 個別半導体装置およびその製造方法
JP4408475B2 (ja) ボンディングワイヤを採用しない半導体装置
JP2003522416A (ja) 下側に設けられた接触部を有する半導体構成素子とその製造方法
US7683465B2 (en) Integrated circuit including clip
KR100402107B1 (ko) 솝 와이어 본딩방법
US20020048851A1 (en) Process for making a semiconductor package
JPH09330992A (ja) 半導体装置実装体とその製造方法
JP2539763B2 (ja) 半導体装置の実装方法
KR100308116B1 (ko) 칩스케일반도체패키지및그제조방법_
KR970024055A (ko) 동시에 절단된 반도체 칩을 이용한 고밀도 실장형 패키지 및 그 제조 방법
JPH08279575A (ja) 半導体パッケージ
KR200159861Y1 (ko) 반도체 패키지
KR100440789B1 (ko) 반도체 패키지와 이것의 제조방법
KR20010004610A (ko) 트랜스퍼 몰드형 칩 사이즈 패키지 및 그의 제조 방법
KR100252862B1 (ko) 반도체 패키지 및 그의 제조방법
JPH06196824A (ja) 半導体素子の製造方法
KR960043134A (ko) 중간 도전성 베이스를 이용한 멀티칩 반도체 패키지 및 그 제조방법
KR19980050049U (ko) 반도체 패키지
JPH11284018A (ja) 半導体装置およびその製造方法
KR20020044988A (ko) 칩스케일 패키지 및 웨이퍼 레벨에서의 칩스케일 패키지제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee