KR100401542B1 - 피씨비(pcb) 테스트 장치 - Google Patents

피씨비(pcb) 테스트 장치 Download PDF

Info

Publication number
KR100401542B1
KR100401542B1 KR1019960030866A KR19960030866A KR100401542B1 KR 100401542 B1 KR100401542 B1 KR 100401542B1 KR 1019960030866 A KR1019960030866 A KR 1019960030866A KR 19960030866 A KR19960030866 A KR 19960030866A KR 100401542 B1 KR100401542 B1 KR 100401542B1
Authority
KR
South Korea
Prior art keywords
pcb
data
output
outputting
unit
Prior art date
Application number
KR1019960030866A
Other languages
English (en)
Other versions
KR980013591A (ko
Inventor
원용규
Original Assignee
삼성탈레스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성탈레스 주식회사 filed Critical 삼성탈레스 주식회사
Priority to KR1019960030866A priority Critical patent/KR100401542B1/ko
Publication of KR980013591A publication Critical patent/KR980013591A/ko
Application granted granted Critical
Publication of KR100401542B1 publication Critical patent/KR100401542B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2803—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] by means of functional tests, e.g. logic-circuit-simulation or algorithms therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 PCB(Printed Circuit Board) 테스트 장치에 관한 것으로서, 특히 다수의 PCB를 테스트하기 위한 장치에 관한 것이다. 본 발명에 따른 PCB 테스트 장치는 PCB의 신호상태가 정상일 때 하이레벨, 비정상일 때 로우레벨의 체크포인트 값들을 출력하는 한 개 이상의 체크포인트를 갖는 다수의 PCB를 갖는 서브시스템의 PCB를 테스트한다. 각 PCB의 기능상 이상유무에 대한 데이터를 데이터버스에 한비트씩 할당하여 해당 PCB의 불량여부를 판단할 수 있으며 래치와 버퍼를 이용하여 PCB에 장착된 램에 에러체크용 데이터를 라이트한 다음 리드하여 램의 정상작동 여부를 체크한다.
따라서, 본 발명에서 다수의 PCB에 있는 램을 체크하고 서브시스템 내의 각각의 PCB 상태정보를 다수의 비트를 포함하는 체크포인트 데이터비트들로 변환시켜 데이터버스로 마이컴제어부에 출력함으로써 짧은 시간에 다수의 PCB의 이상 유무를 체크할 수 있다.

Description

피씨비(PCB) 테스트 장치
본 발명은 PCB(Printed Circuit Board) 테스트 장치에 관한 것으로서, 특히 다수의 PCB와 케이블을 테스트하기 위한 장치에 관한 것이다.
일반적으로 레이더 시스템에서와 같이 복잡한 제어기능을 수행하는 메인 컴퓨터는 각 서브시스템내에 있는 PCB의 이상 유무를 항시 체크할 필요가 있다. 제1도는 종래의 PCB 테스트 장치를 도시한 일실시예의 블록도이다.
도 1에서, 하나의 서브시스템에 내장된 제1PCB(10)에 있는 제1,제2체크포인트부(101, 102)는 체크된 신호가 에러일 경우에는 로우레벨로 출력되고 정상일 경우에는 하이레벨로 출력한다. 또한 제2PCB(11)에 있는 제3 및 제4체크포인트부(111, 112)에서 체크된 각 전압레벨이 에러일 경우에는 로우레벨로 출력되고 정상일 경우에는 하이레벨로 제1,제2합산부(12,13)에 출력된다.
제1합산부(12)에서는 제1,제2체크포인트부(101, 102)의 체크전압레벨을 유입하여 미도시된 풀업저항에 의해 앤드논리로 출력한다. 따라서, 유입된 체크전압레벨의 한쪽이 로우레벨이면 로우레벨로 출력되고, 제2합산부(13)도 유입된 제2,제3 체크포인트부(111, 112)의 체크전압레벨에 따라 어느 한쪽이 로우레벨이면 로우레벨값으로 앤드논리부(14)에 출력한다.
앤드논리부(14)는 유입된 제1,제2합산부(12 및 13)의 출력값을 앤드논리로 처리하여 한비트의 체크데이터비트를 출력한다. 따라서, 제1PCB(10) 또는 제2PCB(11)가 불량이면 앤드논리부(14)에서 0레벨값의 체크데이터비트가 출력된다. 이 때, PCB의 체크데이터비트는 데이터버스에서 한 라인에 할당되어 버퍼부(18)를 통하여 마이컴제어부(16)에 출력되고 마이컴제어부(16)는 데이터버스의 체크데이터비트를 유입하여 PCB의 이상 유무를 판단한다. 여기서, 체크데이터비트가 한 비트로 할당되어 있기 때문에 마이컴제어부(16)는 PCB들 중에서 에러가 발생한 것만 판단할 수 있고 어느 PCB가 불량인지는 파악할 수 없었다.
도 2는 종래의 PCB 테스트 장치를 도시한 이실시예의 블록도이다.
도 2에서, 마이컴제어부(23)는 어드레스카운터(21)를 인에이블시켜 어드레스를 카운트한 값을 PCB에 장착된 램(20)에 억세스시킨 다음 버퍼부(22)를 통하여 데이터를 라이트한 다음 램(20)에 저장된 값을 리드하여 라이트와 리드된 데이터값을 비교하여 램(21)의 이상 유무와 버퍼부(22)와 마이컴제어부(23)사이를 접속시키는 케이블의 이상 유무를 체크한다.
여기서, PCB에 장착된 램에 국한하여 테스트하기 때문에 전반적인 PCB 기능의 이상유무를 체크할 수 없으며 또한 복수의 PCB를 체크하기가 곤란하였다.
본 발명은 상기 문제점을 해결하고자 창출한 것으로서, 다수의 PCB를 갖는 서브시스템에서 해당 PCB의 이상유무를 판단하고 테스트시간을 줄이는 데 목적이 있다.
도 1은 종래의 PCB 테스트 장치를 도시한 일실시예의 블록도이다.
도 2는 종래의 PCB 테스트 장치를 도시한 이실시예의 블록도이다.
도 3은 본 발명에 따른 PCB 테스트 장치를 도시한 블록도이다.
상기 목적을 달성하기 위한 본 발명에 따른 PCB의 신호상태가 정상일 때 하이레벨, 비정상일 때 로우레벨의 체크포인트 값들을 출력하는 한 개 이상의 체크포인트를 갖는 다수의 PCB를 테스트하는 장치에 있어서, 상기 PCB에서 출력되는 한개 이상의 체크포인트 값들을 유입하여 앤드논리로 출력하는 합산부; 상기 합산부에서 출력된 값들을 레벨을 안정화된 로직레벨의 체크포인트 데이터로 출력하는 게이트부; 상기 PCB의 램에 저장될 제어신호에 따라 에러체크 데이터를 래치하는 래치부; 상기 래치된 에러체크 데이터를 유입하여 라이트와 리드 제어신호에 따라 상기 PCB의 램에 출력하거나 저장된 에러체크데이터를 출력하며 상기 게이트부에서 출력된 상기 체크포인트 데이터를 출력하는 버퍼부; 및 상기 래치부와 상기 버퍼부에 제어신호를 출력하고 상기 버퍼부를 통하여 에러체크 데이터를 라이트 후 리드하여 비교하고 상기 체크 포인트 데이터를 유입하여 상기 PCB의 상태를 판단하는 마이컴제어부를 포함함을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명을 상세히 설명하기로 한다. 도 3은 본 발명에 따른 PCB 테스트 장치를 도시한 블록도이다. 도 3에 도시된 장치는합산부(30), 래치부(32), 버퍼부(33), PCB부(34), 마이컴제어부(35)를 포함한다.
도 3의 구성에 따른 동작을 살펴보면, PCB(34)는 다수개의 PCB를 포함하며 각 PCB는 한 개 이상의 체크포인트를 갖고 각 체크포인트는 정상시에는 하이레벨을 출력하고 이상시에는 로우레벨을 출력한다.
PCB부(34)에서 각 체크포인트의 출력값들을 합산부(30)에 출력하면 미도시된 풀업저항으로 구성된 합산부(30)는 각 PCB별로 체크포인트의 출력값들을 하나의 출력값으로 합산시킨다. 즉, 각 PCB마다 체크포인트의 출력값들을 합산부(30)에 있는 풀업저항에 공통으로 접속시켜, PCB에서 출력되는 체크포인트의 값이 로우레벨일 때 해당 PCB의 출력값은 합산부(30)에서 로우레벨로 출력된다. 합산부(30)에서 출력된 각 PCB의 체크포인트의 레벨값은 게이트부(31)에서 안정화된 로직레벨의 N비트의 체크포인트 데이터로 출력되어 버퍼부(33)에 인가된다. 마이컴제어부(35)는 버퍼부(33)를 제어하여 버퍼부(33)에 인가된 PCB부(34)내의 각 PCB의 상태정보를 갖는 데이터비트를 리드하여 각 PCB의 이상 유무를 체크한다.
또한, 마이컴제어부(35)에서 에러체크 데이터를 래치부(32)에 인가하면 래치부(32)는 에러체크 데이터를 버퍼부(33)를 통하여 PCB부(34)내의 램 메모리에 저장하였다가 리드하여 리드된 에러체크 데이터를 체크하여 램 메모리의 이상 유무를 판별한다.
또한, 여기서 마이컴제어부(35)와 PCB부(34)간을 연결시키는 케이블의 이상 유무를 체크한다.
상술한 바와 같이 본 발명에 따른 PCB 테스트 장치는 다수의 PCB에 있는 램을 체크하고 서브시스템 내의 각각의 PCB 상태정보를 다수의 비트를 포함하는 체크포인트 데이터비트들로 변환시켜 데이터버스로 마이컴제어부에 출력함으로써 짧은 시간에 다수의 PCB의 이상 유무를 체크할 수 있다.

Claims (2)

  1. PCB의 신호상태가 정상일 때 하이레벨, 비정상일 때 로우레벨의 체크포인트 값들을 출력하는 한 개 이상의 체크포인트를 갖는 다수의 PCB를 테스트하는 장치에 있어서,
    상기 PCB에서 출력되는 한개 이상의 체크포인트 값들을 유입하여 앤드논리로 출력하는 합산부;
    상기 합산부에서 출력된 값들을 레벨을 안정화된 로직레벨의 체크포인트 데이터로 출력하는 게이트부;
    상기 PCB의 램에 저장될 제어신호에 따라 에러체크 데이터를 래치하는 래치부;
    상기 래치된 에러체크 데이터를 유입하여 라이트와 리드 제어신호에 따라 상기 PCB에 있는 램에 출력하거나 저장된 에러체크 데이터를 출력하며 상기 게이트부에서 출력된 상기 체크포인트 데이터를 출력하는 버퍼부; 및
    상기 래치부와 상기 버퍼부에 제어신호를 출력하고 상기 버퍼부를 통하여 에러체크 데이터를 라이트 후 리드하여 비교하고 상기 체크 포인트 데이터를 유입하여 상기 PCB의 상태를 판단하는 마이컴제어부를 포함함을 특징으로 하는 PCB 테스트 장치.
  2. 제1항에 있어서, 상기 합산부는, 풀업저항들로 구성됨을 특징으로 하는 PCB테스트 장치.
KR1019960030866A 1996-07-27 1996-07-27 피씨비(pcb) 테스트 장치 KR100401542B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960030866A KR100401542B1 (ko) 1996-07-27 1996-07-27 피씨비(pcb) 테스트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960030866A KR100401542B1 (ko) 1996-07-27 1996-07-27 피씨비(pcb) 테스트 장치

Publications (2)

Publication Number Publication Date
KR980013591A KR980013591A (ko) 1998-04-30
KR100401542B1 true KR100401542B1 (ko) 2004-01-28

Family

ID=37422406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960030866A KR100401542B1 (ko) 1996-07-27 1996-07-27 피씨비(pcb) 테스트 장치

Country Status (1)

Country Link
KR (1) KR100401542B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880008118A (ko) * 1986-12-29 1988-08-30 강진구 퍼스날컴퓨터 메인 보드 테스트 회로
KR920003082Y1 (ko) * 1989-12-22 1992-05-21 삼성전관 주식회사 음극선관의 패널건조용 히이터 조립체
JPH0677700A (ja) * 1992-08-28 1994-03-18 Fujitsu Ltd プリント配線板試験工程の管理システム
KR940018697U (ko) * 1992-12-05 1994-07-30 대우전자 주식회사 피씨비(pcb)자동검사시스템장치
JPH0755894A (ja) * 1993-08-10 1995-03-03 Fujitsu Ltd プリント回路板試験装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880008118A (ko) * 1986-12-29 1988-08-30 강진구 퍼스날컴퓨터 메인 보드 테스트 회로
KR920003082Y1 (ko) * 1989-12-22 1992-05-21 삼성전관 주식회사 음극선관의 패널건조용 히이터 조립체
JPH0677700A (ja) * 1992-08-28 1994-03-18 Fujitsu Ltd プリント配線板試験工程の管理システム
KR940018697U (ko) * 1992-12-05 1994-07-30 대우전자 주식회사 피씨비(pcb)자동검사시스템장치
JPH0755894A (ja) * 1993-08-10 1995-03-03 Fujitsu Ltd プリント回路板試験装置

Also Published As

Publication number Publication date
KR980013591A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
US4575792A (en) Shared interface apparatus for testing the memory sections of a cache unit
KR100327136B1 (ko) 반도체 메모리 장치 및 이 장치의 병렬 비트 테스트 방법
US5446860A (en) Apparatus for determining a computer memory configuration of memory modules using presence detect bits shifted serially into a configuration register
SE447771B (sv) Krets for detektering av minnesskrivfel
US4661953A (en) Error tracking apparatus in a data processing system
KR19980032495A (ko) 반도체장치와 반도체장치의 검사방법 및 반도체장치의 검사장치
KR940001146B1 (ko) 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템
CA1208795A (en) Data processing scan-art system
US5355377A (en) Auto-selectable self-parity generator
KR100401542B1 (ko) 피씨비(pcb) 테스트 장치
KR100200481B1 (ko) 테스트 회로
US7321948B1 (en) Highly available system test mechanism
US7484147B2 (en) Semiconductor integrated circuit
KR100429095B1 (ko) 집적회로의랜덤액세스메모리및이를테스트하는방법
KR100316182B1 (ko) 에러검출장치
US5517613A (en) Environment sensing/control circuit
KR960004061B1 (ko) 무정지형 자기진단 장치
EP0556138A1 (en) A bus for connecting extension cards to a data processing system and test method
KR100270967B1 (ko) 데이터 및 어드레스 신호점검 시스템
US6473722B1 (en) Compact fault detecting system capable of detecting fault without omission
KR0129918Y1 (ko) 셀프 테스트 기능을 갖는 메모리장치
KR200142931Y1 (ko) 베이스 어드레스 자동 세팅 장치
KR910008568A (ko) 퍼스널 컴퓨터 패리티 체크 시스템
KR940001558B1 (ko) 프로세스가 있는 보오드의 상태 추적장치
JPH05241868A (ja) メモリエラー訂正・検出回路の試験システム

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee