KR100401131B1 - 오버샘플링 변환기의 데시메이션 필터 - Google Patents
오버샘플링 변환기의 데시메이션 필터 Download PDFInfo
- Publication number
- KR100401131B1 KR100401131B1 KR10-1999-0021543A KR19990021543A KR100401131B1 KR 100401131 B1 KR100401131 B1 KR 100401131B1 KR 19990021543 A KR19990021543 A KR 19990021543A KR 100401131 B1 KR100401131 B1 KR 100401131B1
- Authority
- KR
- South Korea
- Prior art keywords
- filter
- data
- decimation
- comb
- integrator
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
- H03H17/065—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
- H03H17/0664—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is lower than the input sampling frequency, i.e. decimation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
- H03H17/0671—Cascaded integrator-comb [CIC] filters
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
본 발명에서는 외부에서 입력되는 아날로그 신호를 디지털 신호로 변환하는 고정밀 변환기에서 오버샘플링된 PDM(Pulse Data Modulation) 데이터를 나이퀴스트 표본화 비로 다운샘플링하기 위한 데시메이션 필터의 구조가 개시된다. 본 발명의 필터 구조는 콤(Comb) 필터와 에프아이알(FIR : Finite Impulse Response) 필터가 2단으로 연결된 구조로 구성되어 있으며, Comb 필터는 미분기와 적분기를 사용하고, FIR 필터는 홀수 대칭형 필터 구조를 갖는다. 이러한 필터 구조의 특징은 고해상도 아날로그 디지털 변환을 실현하기 위한 오버샘플링된 PDM 데이터를 Comb 필터의 단(Stage) 수와 FIR 필터의 탭수, 입력주파수, 데시메이션 비를 가변, 조정함으로써 요구하는 고해상도 다운샘플링을 실현할 수 있다.
Description
본 발명은 외부에서 입력되는 아날로그 신호를 디지털 신호로 변환하는 고정밀 변환기에서 오버샘플링(over sampling)된 PDM(Pulse Data Modulation) 데이터를 나이퀴스트 표본화 비로 다운샘플링(down sampling)하기 위한 데시메이션 필터(decimation filter)에 관한 것이다.
나이퀴스트 속도에서 동작하는 종래의 아날로그/디지탈(A/D) 변환기에서 나이퀴스트 표본화기는 최대 입력 주파수를 제한하기 위하여, 복잡한 아날로그 저역 필터(Analog Low Pass Filter)와 샘플 및 홀더(Sample and Holder)로 구성된 구조를 사용하였다.
이러한 아날로그/디지털 변환기의 분해능은 미리 정해진 기준 레벨의 수와 간격에 의해 결정된다. 예를 들면, 16비트 A/D 변환기에서는 65,536 개의 기준 레벨을 필요로 하는데, 만약 입력 변동범위가 2V 라면 이들의 레벨간격은 30㎶ 로 좁아지므로 VLSI 집적기술로 해결할 수 있는 허용오차 범위를 벗어나게 된다.
이러한 문제점을 극복하기 위하여, 나이퀴스트 속도보다 64배 이상의 빠른 속도로 샘플링하는 오버샘플링기법을 이용한 시그마 델타 변조(sigma delta modulation) 방법을 사용한다. 즉, 나이퀴스트 속도 A/D 변환기는 단번에 전체 정밀도까지 양자화를 행하는 반면에, 시그마 델타 변조방식을 사용하는 오버샘플링변환기는 입력신호를 오버샘플링 레이트로 양자화한 PDM 데이터 열을 사용한다. 이 데이터 열은 나이퀴스트 표본화기에서 사용되는 것과 동일한 낮은 출력 표본화 속도로 정밀하게 A/D 변환된 디지털 값을 출력하기 위해 디지털 영역에서 데시메이션 과정을 거쳐야 한다.
따라서, 상술한 디지털 값을 출력하기 위한 데시메이션 필터는 기저대역 밖의 양자화 잡음을 제거하고, 원하지 않는 신호를 감소시키는 기능을 수행하며, 필터링 후에 출력신호는 오버샘플링 전의 나이퀴스트 비로 재 샘플링된다. 이러한 필터의 구조는 칩 면적을 줄이기 위한 효율적 하드웨어 설계를 고려하여 필터링과 재 샘플링 과정이 결합되어 구성되고, 샘플링 비의 감소는 샘플링 속도에 대한 필터의 전이 대역 폭의 비를 증가하기 위하여 두 개 이상의 단계로 처리된다.
그러나, 이러한 기능을 수행하는 종래의 데시메이션 필터 구조는, 대개 승산기와 메모리 들로 구성되는 Comb 필터와 FIR 필터로 구성된다. FIR 필터는 오버샘플링 비율에 따라 할프-밴드(half-band) 필터가 몇 단에 걸쳐 직렬로 연결된 구조를 갖고 있다.
따라서, 종래의 데시메이션 필터는 계산이 복잡하고, 칩 면적이 증가되는 문제점을 안고 있다.
본 발명은 상술한 문제점들을 해소하기 위해 안출된 것으로서, 그 목적은 오버샘플링 데이터를 가변 Comb 필터와 홀수 대칭형 단일 FIR 필터를 사용하여 오버샘플링 비율에 따라 가변시킴으로써, 구조의 단순화 및 계산의 복잡도를 최소화함과 아울러 고해상도를 구현할 수 있는 데시메이션 필터를 제공하는 데 있다.
도 1은 본 발명에 의한 오버샘플링 변환기의 데시메이션 필터 구조를 개략적으로 도시한 블록도,
도 2는 도 1에서의 콤(Comb) 필터 구조의 상세도,
도 3은 도 1에서의 데시메이션 FIR 필터 구조의 상세도,
도 4는 홀수 대칭형 FIR 필터 구조를 설명하기 위한 도면,
도 5는 도 3의 8 : 1 데시메이션 연산 예를 도시한 도면,
도 6은 8 : 1 데시메이션 FIR 필터 계수의 출력순서를 도시한 도면이다.
* 도면의 주요부분에 대한 간단한 설명
20 ; Comb 필터 22 ; 적분기
24 ; 미분기 25 ; 스위치
30 ; FIR 필터 33 ; 계수 롬(Coefficient ROM)
31, 32 ; 램(RAM) 34, 36 ; 가산기
35 ; 승산기 37 ; 누산기
상기 목적을 달성하기 위한 본 발명은, 오버샘플링 변환된 데이터를 다운샘플링 하기 위한 오버샘플링 변환기의 데시메이션 필터에 있어서,
필터의 신호대 잡음비 및 데시메이션 비에 따라 단(stage) 수가 가변되는 콤(Comb) 필터; 및
상기 콤(Comb) 필터의 구조에 따라 필터의 입력주파수 및 탭 수가 가변되는 홀수 대칭형 에프아이알(FIR : Finite Impulse Response) 필터로 구성된 것을 특징으로 한다.
상기 가변 콤(Comb) 필터는, 상기 단(stage) 수에 상응하는 개수를 갖는 적분기 및 미분기로 구성되며, 상기 적분기와 미분기와의 사이에, 샘플링 비의 변화 및 N개의 연속적인 적분기 출력값 중 1/N 개의 값만을 얻는 역할을 수행하기 위해 스위치를 포함한다.
또한, 상기 홀수 대칭형 FIR 필터는, 두 개의 데이터 램(RAM; random access memory)과, 계수 롬(ROM), 승산기, 누산기 및 다중화기(MUX)로 구성된 홀수 대칭형 128 탭 FIR 필터로 구성되며, 8 개의 입력 데이터에 의해 상기 두 개의 램(RAM)을 사용하여 저장된 128 개 데이터들이 역순의 필터 계수와 곱해짐으로써, 128 탭의 필터 연산을 수행한다.
이하, 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 상세히 설명한다.
도 1은 본 발명에 의한 오버샘플링 변환기의 데시메이션 필터 구조를 개략적으로 도시한 블록도이고, 도 2는 도 1에서의 Comb 필터(20) 구조의 상세도를, 도 3은 도 1에서의 데시메이션 FIR 필터(30) 구조의 상세도를 각각 도시한 것으로서, 이들을 참조하여 본 발명의 구성을 간략히 살펴보면 다음과 같다.
본 발명에서 제시하는 데시메이션 필터 구조(200)는, 도 1에 도시한 바와 같이, Comb 필터(20)와 FIR 필터(30)로 구성되어 있다. 상기 Comb 필터(20)의 입력은 오버샘플링 변환기(100)로부터 발생된 1비트 PDM 데이터이다.
도 2를 참조하면, 상기 Comb 필터(20)는 승산기와 메모리의 사용을 배제하고 미분기와 적분기를 사용한다. 또한, 상기 FIR 필터(30)는 도 3에 도시한 바와 같이, 대칭형 필터를 구현하기 위하여 두 개의 데이터 램(31, 32), 계수 롬(33), 승산기(35), 두 개의 가산기(34, 36), 누산기(37) 및 다중화기(Mux)(38)로 구성되어 있다.
다음은 상술한 구성을 갖는 본 발명의 데시메이션 필터의 동작 및 작용을 설명하기로 한다. 본 발명에서는 용이한 설명을 위해, 512 배로 오버샘플링된 데이터를 64:1 3단 Comb 필터(도 2 참조)와, 8:1 홀수대칭형 FIR 필터(도 3 참조)로 512:1 데시메이션 필터를 수행한 과정을 예를 들어 설명하기로 한다.
먼저, 도 1을 참조하면, 512:1 데시메이션 필터(200)는, 64:1 Comb 필터(20)와 8:1 FIR 필터(30)로 구성되어 있다. 만약, 도 1에서의 아날로그 입력신호(IA),예를 들면, 9.6KHz 아날로그 신호가 입력되어 오버샘플링 변환기(100)에 의해 512배로 오버샘플링 되었다면, 상기 Comb 필터(20)로 4.9152MHz의 1비트 PDM 데이터가 입력되며, 도 2의 64:1 3단 Comb 필터(20)에 의해 76.8KHz 16비트 데이터가 출력된다. 이 데이터는 다시 도 3의 8:1 홀수 대칭형 FIR 필터(30)로 입력되어 최종적으로, 9.6KHz의 고정밀 16비트 데이터에 해당하는 디지털 출력(OD)을 출력한다.
이때, 데시메이션 비율과 고정밀 데이터를 얻기 위한 각 필터의 신호대 잡음비에 따라 상기 Comb 필터(20)의 단(stage) 수와 데시메이션 비, FIR 필터(30)의 탭 수와 데시메이션 비등이 가장 효율적인 VLSI 설계방법을 구현하기 위해 가변, 조정될 수 있다.
즉, 16:1 데시메이션 비를 갖는 Comb 필터(20)가 96dB 신호대 잡음비를 얻으려면, Comb 필터(20)의 적분기(22)와 미분기(24)는 도 2와 달리, 각각 4단으로 구성된 구조가 필요하며, 상기 예와 같이 64:1 데시메이션 비에 96dB 신호대 잡음비를 요구하는 Comb 필터라면 도 2와 같이, 적분기(22)와 미분기(24)는 각각 3단으로 구성된 필터 구조로 구현된다.
상기 FIR 필터는 전체 데시메이션 필터의 비율과 Comb 필터의 구조에 따라 데시메이션 비, 필터 탭 수등이 가변, 결정된다. 예를 들어, 도 3은 8:1 홀수 대칭형 FIR필터(30)를 구현하기 위한 기본적인 필터 구조도를 나타낸다.
도 2를 참조하여, 본 발명에 따른 Comb 필터(20)를 상세히 설명한다.
입력 샘플링 비를 변환하는데 있어서 가장 간단하게 설계할 수 있는 필터는승산기와 메모리가 필요하지 않는 Comb 필터이다. 도 2는 레지스터(Reg), 가산기, 감산기, 스위치(25)로 구성된 3단 Comb 필터(20)로서, 3단의 적분기(22)와 미분기(24)로 구성되어 있다. 상기 스위치 블록(25)은 샘플링 비의 변화를 수행하는 기능 외에 N개의 연속적인 적분기 출력값 중 1/N 개의 값만을 취하는 기능을 한다.
도 3은 128번의 동작 클럭 동안에 8개의 데이터가 입력되고 1개의 데이터를 출력시키는 홀수 대칭형 128 탭 FIR 필터의 기본 구조이다. 도 3을 참조하면, 입력 데이터는 16번의 동작 클럭마다 제1램(31)으로 입력되고, 제1램(31)에서 출력되는 데이터는 제2램(32)으로 입력된다.
대칭형 필터를 구현하기 위해 두 개의 데이터 램(31, 32) 출력이 제1가산기(34)에 의해 가산되고, 이 값과 계수 롬(33)의 출력인 필터 계수가 승산기(35)를 통하여 곱해진다. 상기 승산기(35)의 출력은 캐리 진행 가산기(36) 및 누산기(37)에서 축적되고, 그 결과가 128번째 클럭에서 출력된다.
제어신호 1은 적산과 필터 연산을 제어하고, 제어신호 2는 데이터 오버 플로우를 검출, 제어하는 기능을 수행한다.
다음은, 도 4를 참조하여 홀수 대칭형 FIR 필터의 연산 과정을 설명하면 다음과 같다.
전단의 Comb 필터(20)로부터 76.8KHz의 16비트 데이터를 입력으로 받아 필터 계수가 22비트인 홀수 대칭형 128 탭 8:1 데시메이션 FIR 필터를 수행하여 9.6KHz의 16비트 데이터를 출력한다. 이 필터는 출력 주파수가 9.6KHz 이고, 탭 수가128이므로 이 경우 동작 주파수는 1.2288MHz가 된다. 따라서, FIR 필터 출력이 9.6KHz로 한 개 출력될 때, 76.8KHz의 입력이 8개 들어오고 128번의 곱셈과 적산을 수행하면서 8:1 데시메이션이 수행된다.
도 4에서 입력 데이터는 레지스터(L)로 입력되어 쉬프트되면서 필터 연산을 수행하게 되는데 128번째 부터는 쉬프트 순서가 반대가 된다. 즉, 순방향의 데이터와 역방향의 데이터가 가산되고, 그 결과가 필터계수와 곱해짐으로써 대칭형 필터 연산을 수행하게 된다. 또한, 128 번째에서는 가산기(Add)의 입력을 "0"으로 함으로써 홀수 대칭형을 이루게 된다.
도 5는 d0부터 시작되는 데이터가 순차적으로 입력되어 필터 계수(c0 ∼ c127)와 곱해짐으로써, 필터 연산결과 Y0, Y1을 출력하는 예이다. 각각의 필터 출력에서 8개의 입력 데이터가 필터 계수와 곱해진 후, 한 개의 출력이 생성된다.
도 6은 8:1 데시메이션 FIR 필터 계수 출력 순서를 도시한 것으로서, 대칭형 필터를 구현하기 위하여 128개의 계수만이 사용된다.
계수 롬의 어드레싱은 7비트 카운터를 사용하여 단순히 128개의 번지로 순환되도록 생성시킨다. 128 탭의 8:1 데시메이션 필터에서 8개의 입력 데이터와 128개의 저장된 데이터들이 각각 필터 계수와 곱해짐으로써 1개의 데이터를 출력시킨다. 도 5에서 보는 바와같이, 데이터와 곱해지는 필터 계수의 출력 순서는 데이터의 입력 순서와 반대이다. 또한, 16개의 동작 클럭과 입력되는 8개의 데이터에 따라 128개의 계수는 16개씩의 8개 그룹으로 나뉘어진다. 또한, 도 5에 나타난 바와 같이, 8개 그룹의 계수가 그룹별로 역순으로 출력되고, 그룹 내의 16개 계수는 8의배수만큼의 간격을 갖는다.
상술한 바와 같이, 본 발명에서 제안하는 데시메이션 필터 구조는 데시메이션 필터로서 동일한 기능을 수행하지만, 오버샘플링 비율에 따라 Comb 필터의 단(Stage) 수와 단일 홀수 대칭형 FIR 필터의 입력 주파수 및 탭 수를 가변하여 구현할 수 있다. 따라서, 이러한 필터 구조를 사용하면, 종래와 같이 직렬로 연결된 여러 단의 할프-밴드(half-band) 필터를 사용한 경우보다, 연산 수와 필요한 메모리 용량을 더 감소시킬 수 있으며, 간단하게 VLSI 설계 기술로 구현할 수 있다.
이상에서 본 발명에 대한 기술사상을 첨부도면과 함께 서술하였지만 이는 본 발명의 가장 양호한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한, 이 기술분야의 통상의 지식을 가진 자이면 누구나 본 발명의 기술사상의 범주를 이탈하지 않는 범위내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
이상 설명한 바와 같이 본 발명에 의하면, 가변 Comb 필터와 홀수 대칭형 단일 FIR 필터가 2단으로 연결된 필터를 사용함으로써, 오버샘플링 비율에 따라 고 해상도를 구현할 수 있다.
또한, 승산기와 메모리를 사용할 경우 칩 면적이 증가하는 것을 방지하기 위하여, 승산기와 메모리의 사용없이 구조가 단순한 미분기와 적분기를 사용한 Comb 필터를 사용하고, 계수 롬 크기의 축소와 승산기에 의한 계산의 복잡도를 최소화하기 위해 홀수 대칭형 FIR 필터를 이용함으로써, 칩 면적의 감소와 계산의 복잡도를 최소화할 수 있다.
따라서, 본 발명에 의한 데시메이션 필터는, 고 해상도 아날로그 디지털 변환을 실현하기 위하여 오버샘플링 결과를 다운샘플링하여 디지털 신호처리기로 데이터를 전송하는 음성 및 데이터 통신용 모뎀등의 분야에 범용적으로 활용될 수 있다.
Claims (6)
- 오버샘플링 변환된 데이터를 다운샘플링 하기 위한 오버샘플링 변환기의 데시메이션 필터에 있어서,필터의 신호대 잡음비 및 데시메이션 비에 따라 단(stage) 수가 가변되는 콤(Comb) 필터; 및 상기 콤(Comb) 필터의 후단에 연결되며, 상기 콤(Comb) 필터의 구조에 따라 필터의 입력주파수 및 탭 수가 가변되는 홀수 대칭형 에프아이알(FIR : Finite Impulse Response) 필터를 포함하고,상기 콤 필터는 상기 단 수에 상응하는 개수의 적분기로 이루어진 적분기군과, 상기 단 수에 상응하는 개수의 미분기로 이루어진 미분기군과, 상기 적분기군과 미분기군 사이에 연결되어 상기 적분기군으로부터 입력되는 연속적인 적분기의 출력값 중 일부를 상기 미분기군에게 전달하는 스위치를 포함하고,상기 홀수 대칭형 에프아이알 필터는 상기 콤 필터로부터 128번의 동작 클럭동안 8개의 데이터를 입력받아 각각 필터 계수와 곱하여 1개의 데이터를 출력하는 홀수 대칭형 128 탭 FIR 필터인 것을 특징으로 하는 데시메이션 필터.
- 삭제
- 삭제
- 제 1 항에 있어서, 상기 홀수 대칭형 128 탭 FIR 필터는,상기 콤 필터의 출력데이터를 입력받아 전단에서 후단으로 쉬프트하는 다수의 레지스터로 이루어진 제1데이터 램(RAM)과,상기 제1데이터 램에서 쉬프트되어 출력되는 데이터를 입력받아 후단에서 전단으로 쉬프트하는 다수의 레지스터로 이루어진 제2데이터 램과,상기 제1데이터 램과 제2데이터 램의 동일 단에 위치한 두 레지스터에 저장된 데이터를 입력받아 더하는 가산기와,필터계수를 저장하는 계수 롬(ROM)과,상기 가산기의 출력값과 상기 계수 롬의 필터계수를 곱하는 승산기와,상기 승산기의 출력값을 적산하는 가산 및 누산기와,상기 가산 및 누산기의 출력값을 입력받아 데이터 오버플로우 검출 결과신호를 출력하는 다중화기(MUX)를 포함한 것을 특징으로 하는 데시메이션 필터.
- 제 4 항에 있어서, 상기 가산기는 상기 제1데이터 램의 128 단에 위치한 레지스터에 저장된 데이터와 0을 더한 후 승산기에게 출력하는 것을 특징으로 하는 데시메이션 필터.
- 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1999-0021543A KR100401131B1 (ko) | 1999-06-10 | 1999-06-10 | 오버샘플링 변환기의 데시메이션 필터 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1999-0021543A KR100401131B1 (ko) | 1999-06-10 | 1999-06-10 | 오버샘플링 변환기의 데시메이션 필터 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010001983A KR20010001983A (ko) | 2001-01-05 |
KR100401131B1 true KR100401131B1 (ko) | 2003-10-10 |
Family
ID=19591344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-1999-0021543A KR100401131B1 (ko) | 1999-06-10 | 1999-06-10 | 오버샘플링 변환기의 데시메이션 필터 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100401131B1 (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100444177B1 (ko) * | 2001-12-22 | 2004-08-09 | 한국전자통신연구원 | 오버 샘플링 방식의 인터폴레이션 필터 |
KR101528828B1 (ko) * | 2008-05-27 | 2015-06-16 | 삼성전자주식회사 | 데시메이션 필터, 아날로그 디지털 변환기, 및 이를포함하는 이미지 센서 |
KR101042989B1 (ko) * | 2009-02-27 | 2011-06-21 | 서울대학교산학협력단 | 델타 시그마 아날로그 디지털 컨버터 |
KR102091752B1 (ko) * | 2019-01-21 | 2020-03-20 | 국방과학연구소 | 델타 시그마 변조 및 데시메이션을 통해 아날로그 신호를 디지털 신호로 변환하는 컨버터 및 방법 |
-
1999
- 1999-06-10 KR KR10-1999-0021543A patent/KR100401131B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20010001983A (ko) | 2001-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5696708A (en) | Digital filter with decimated frequency response | |
US6057793A (en) | Digital decimation filter and method for achieving fractional data rate reduction with minimal hardware or software overhead | |
EP0199745B1 (en) | Analog-to-digital converter | |
US6041339A (en) | Efficient decimation filtering | |
CA1298918C (en) | Sampled data subsampling apparatus | |
US5212659A (en) | Low precision finite impulse response filter for digital interpolation | |
US5325318A (en) | Variable rate digital filter | |
US20030025619A1 (en) | System and method for increasing sample rate converter filter coefficient derivation speed | |
US4302631A (en) | Decimator apparatus for decreasing the word rate of a digital signal of the type employed in digital telephone systems | |
US5181033A (en) | Digital filter for filtering and decimating delta sigma modulator output signals | |
US5440503A (en) | Digital filtering circuit operable as a three-stage moving average filter | |
US5606319A (en) | Method and apparatus for interpolation and noise shaping in a signal converter | |
EP0612011A1 (en) | Digital integrator with reduced circuit area and analog-to-digital converter using same | |
US5191334A (en) | Sampling frequency conversion apparatus | |
JPH09326672A (ja) | 多段くし形フィルタ | |
KR100401131B1 (ko) | 오버샘플링 변환기의 데시메이션 필터 | |
WO2000060739A1 (en) | A multiple stage decimation filter | |
EP0559154B1 (en) | Digital filter | |
WO1981003724A1 (en) | Interpolative encoder for subscriber line audio processing circuit apparatus | |
US5455783A (en) | Subsampling filter comprising two filters in succession | |
EP0054024B1 (en) | Subscriber line audio processing circuit apparatus | |
US5272655A (en) | Sample rate converting filter | |
Zanjani et al. | A comparative study and design of decimation filter for high-precision audio data converters | |
Kuskie et al. | A decimation filter architecture for GHz delta-sigma modulators | |
JP3258938B2 (ja) | デシメーションフィルタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120910 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20130730 Year of fee payment: 16 |
|
EXPY | Expiration of term |