KR100400771B1 - Circuit for Word Line Redundancy - Google Patents

Abstract

본 발명은 페일 구제 효율을 향상시키고 리던던트 워드라인이 차지하는 면적을 줄인 워드라인 리던던시 회로에 관한 것으로, 다수개의 노멀 워드라인들과 다수개의 비트라인이 메트릭스 접속된 다수의 메모리 셀들이 배열되고, 상기 메모리 셀들이 워드라인의 배열 방향으로 복수의 로우블록으로 구분되며, 페일되는 노멀 워드라인을 대체하기 위한 리던던시 워드라인이 상기 로우블록별로 구비된 메모리셀 에러이부와, 페일된 노멀 워드라인의 정보를 저장하는 제 1 퓨즈부와, 상기 노멀 워드라인 및 리던던시 워드라인을 비트라인 배열 방향으로 적어도 2개 이상의 프리디코딩 칼럼 블럭들로 분할하고 상기 페일된 노멀 워드라인의 실제 페일 부위를 포함하는 프리디코딩 칼럼 블록의 정보를 저장하는 제 2 퓨즈부로 구성되어, 상기 제 1 퓨즈부에 저장된 워드라인 정보와 일치하는 워드라인 정보가 입력되고 상기 제 2 퓨즈부에 저장된 프리디코딩 칼럼블록의 정보와 일치하는 프리디코딩 칼럼 어드레스가 입력되면 상기 노멀 워드라인의 프리디코딩 칼럼블록을 리던던시 워드라인의 프리디코딩 칼럼블록으로 대체하도록 구성됨을 특징으로 한다.The present invention relates to a word line redundancy circuit which improves the fail saving efficiency and reduces the area occupied by redundant word lines. The present invention relates to a plurality of memory cells in which a plurality of normal word lines and a plurality of bit lines are matrix-connected. The cells are divided into a plurality of row blocks in the array direction of the word line, and a memory cell error unit having a redundancy word line for each row block to replace the failed normal word line and information of the failed normal word line are stored. A pre-decoding column block which divides the first fuse unit, the normal word line and the redundancy word line into at least two pre-decoding column blocks in a bit line arrangement direction, and includes an actual fail portion of the failed normal word line. It is composed of a second fuse portion for storing the information of, stored in the first fuse portion When the word line information coinciding with the word line information is input and the pre-decoding column address coincides with the information of the pre-decoding column block stored in the second fuse unit, the pre-decoding column block of the normal word line is replaced with the redundancy word line. And to replace with a pre-decoding column block.

Description

워드라인 리던던시 회로{Circuit for Word Line Redundancy}Circuit for Word Line Redundancy

본 발명은 워드라인 리던던시 회로에 관한 것으로, 특히, 페일 구제 효율을 향상시키고 리던던트 워드라인이 차지하는 면적을 줄이기에 적합한 워드라인 리던던시 회로에 관한 것이다.TECHNICAL FIELD The present invention relates to word line redundancy circuits, and more particularly, to word line redundancy circuits that are suitable for improving fail rescue efficiency and reducing the area occupied by redundant word lines.

반도체 기억 소자의 수많은 미세 셀(cell) 중 한 개라도 결함이 있으면, DRAM으로 제 구실을 하지 못하므로 불량품으로 처리된다. 하지만 DRAM의 집적도가 증가함에 따라 확률적으로 소량의 셀에만 결함이 발생할 확률이 높은데도 이를 불량품으로 폐기한다는 것은 수율을 낮추는 비효율적인 처리 방법이다.If any one of a number of fine cells of a semiconductor memory element is defective, it cannot be used as a DRAM and thus is treated as a defective product. However, as the density of DRAM increases, there is a high probability that defects will occur only in a small number of cells, but discarding it as a defective product is an inefficient treatment method that lowers the yield.

따라서, 이 경우 미리 DRAM 내에 설치해둔 예비 메모리 셀을 이용하여 불량 셀을 대체시킴으로써 수율을 높이는 방식을 채용한다. 예비 회로를 설치함에 따라 칩의 면적이 증가하며 결함 구제에 필요한 테스트의 증가 등이 문제로 되어 로직 LSI 에서는 그다지 실용화되지 않았지만 DRAM에서는 칩의 면적 증가가 상대적으로 적어서 본격적으로 채용하고 있다.Therefore, in this case, a method of increasing the yield by adopting a spare memory cell installed in the DRAM in advance is replaced. With the provision of spare circuits, the area of the chip increases and the number of tests necessary to fix defects becomes a problem, which is not practical in logic LSIs, but DRAM has been adopted in earnest due to the relatively small area of chip increase.

메모리의 리던던시 셀은 서브 어레이 블록별로 설치해 두는 데, 결함이 발생한 메모리 셀을 로우/칼럼 단위로 스페어 메모리 셀로 치환하는 방식이 주로 사용된다.Redundancy cells of the memory are provided for each sub-array block, and a method of replacing defective memory cells with spare memory cells on a row / column basis is mainly used.

웨이퍼 프로세스가 종료되면 테스트를 통해서 불량 메모리 셀을 골라내어 그에 해당하는 어드레스를 스페어 셀의 어드레스 신호로 바꾸어 주는 프로그래밍을 내부 회로에 행하며, 이에 따라 실제 사용시에 불량 라인에 해당하는 어드레스가 입력되면 이 대신 예비 라인(스페어 라인)으로 선택이 바뀌게 된다.When the wafer process is completed, the internal circuit is programmed to select a bad memory cell through a test and replace the corresponding address with the address signal of the spare cell. The selection changes to the spare line (spare line).

이 프로그램 방식에는 과전류로 퓨즈를 녹여 끊어 버리는 전기 퓨즈 방식, 레이저 빔으로 퓨즈를 태워 끊어 버리는 방식, 레이저 빔으로 정크션을 쇼트시키는 방식, EPROM 메모리 셀로 프로그램하는 방식 등이 있다.This programming method includes an electric fuse method that melts and blows a fuse due to overcurrent, a method of burning a fuse with a laser beam, a method of shortening a junction with a laser beam, and a program with an EPROM memory cell.

이 방법 중에 레이저로 절단하는 방법이 단순하면서도 확실하고, 레이아웃도 용이하여 널리 이용되고 있으며, 퓨즈 재료로는 폴리 실리콘 배선 또는 메탈 배선이 사용된다.Among these methods, the method of cutting with a laser is simple and reliable, the layout is easy and widely used, and a polysilicon wire or a metal wire is used as the fuse material.

반도체 기억 소자는 동작 환경의 변화 등으로 페일(fail)이 발생할 수 있다. 이러한 페일이 발생한 경우 위와 같이, 반도체 기억 소자 중 그 페일의 원인이 되는 일부만을 제거하고 정상 동작을 할 수 있는 성분으로 대치한다면 수율 향상을 기대할 수 있을 것이다.The semiconductor memory device may fail due to a change in the operating environment. When such a failure occurs, as described above, if only a part of the semiconductor memory device causing the failure is removed and replaced with a component capable of normal operation, a yield improvement can be expected.

이하 첨부된 도면을 참조하여 종래의 워드라인 리던던시 회로를 설명하면 다음과 같다.Hereinafter, a word line redundancy circuit will be described with reference to the accompanying drawings.

도 1은 종래의 DRAM의 리던던트 워드라인 및 퓨즈셋의 배치를 나타낸 개략도이다.1 is a schematic diagram showing arrangement of redundant word lines and fuse sets in a conventional DRAM.

도 1과 같이, 워드라인 일부에 페일(fail)이 발생했을 경우에는 페일이 발생한 워드라인의 어드레스를 퓨즈셋에 저장하고, 로우 어드레스(Row Address)의 인가시 상기 저장된 어드레스에 해당될 때는 리던던트 워드라인(redundant word line)으로 대체하여 메모리 셀에 인가하고, 그렇지 않을 경우에는 정상적으로 노멀 워드라인(normal word line)을 메모리 셀에 인가한다.As shown in FIG. 1, when a failure occurs in a part of a word line, an address of a failed word line is stored in a fuse set, and when a row address is applied, a redundant word corresponds to the stored address. It is replaced with a redundant word line and applied to the memory cell. Otherwise, a normal word line is normally applied to the memory cell.

이러한 페일된 워드라인의 어드레스 저장은 퓨즈셋(Fuse Set)에 하게 되는 데, 이러한 퓨즈셋에 저장된 어드레스와 로우 디코더를 통해 입력된 어드레스가 일치하는 것을 히트(hit)되었다고 한다.The address storage of the failed word line is performed in a fuse set, and it is said that the address stored in the fuse set and the address input through the row decoder match.

퓨즈<0>이 히트(hit)시 이에 응답하는 RWL<0>(Redundant Word Line<0>)이 로우 블록으로 인가된다. 마찬가지로, 퓨즈<1>이 히트시에는 RWL<1>이 로우 블록으로 인가되며, 퓨즈<2M>이 히트시에는 RWL<2M>이 로우 블록으로 인가되고, 퓨즈<2M+1>이 히트시에는 RWL<2M+1>이 로우 블록으로 인가된다. 즉, 퓨즈(Fuse) 하나당 하나의 리던던트 워드라인(RWL)을 제어할 수 있는 것이다.When the fuse <0> is hit, RWL <0> (Redundant Word Line <0>) is applied to the low block. Similarly, when the fuse <1> is hit, RWL <1> is applied to the low block, when the fuse <2M> is hit, the RWL <2M> is applied to the low block, and when the fuse <2M + 1> is hit RWL <2M + 1> is applied to the low block. That is, one redundant word line RWL can be controlled per fuse.

그리고, 2 개의 리던던트 워드라인(RWL : Redundant Word Line)이 하나의 로우 블록(Row Block)으로 인가된다.즉, RWL<0>과 RWL<1>은 로우 블록<0>(Row Block<0>)으로 인가되며, RWL<2>, RWL<3>은 로우 블록<1>로 인가되며, 이와 같은식으로 RWL<2M>과 RWL<2M+1>은 로우 블록<M>(Row Block<M>)으로 인가된다.Two redundant word lines (RWLs) are applied to one row block, that is, RWL <0> and RWL <1> are row blocks <0>. RWL <2>, RWL <3> are applied to the low block <1>, and RWL <2M> and RWL <2M + 1> are applied to the low block <M> (Row Block <M). >) Is applied.

이와 같이, 리던던트 워드라인(RWL)은 로우 블록(Row Block)으로 인가되며,로우 블록(Row Block)에 인가되었던 원래의 노멀 워드라인<MWL>을 대체하여, 노멀 워드라인<MWL>에서 발생한 페일(fail)로 인한 메모리 셀의 결함을 구제한다.As such, the redundant word line RWL is applied to a low block, and replaces the original normal word line <MWL> that has been applied to the low block, thereby failing the normal word line <MWL>. It repairs a defect of a memory cell due to a fail.

도 1에서 오른편에 나타낸 그림은 로우 블록<8>에 워드라인 페일 발생시 RWL<16>, RWL<17>이 인가되고, 나머지는 노멀 워드라인<MWL> 인가되어 페일(결함)이 구제된 것을 보여준다.In the figure on the right side of FIG. 1, RWL <16> and RWL <17> are applied when the word line fails to the row block <8>, and the rest is applied to the normal word line <MWL>, thereby failing. .

도 2는 도 1의 퓨즈셋의 구성을 나타낸 개략도이다.FIG. 2 is a schematic diagram illustrating a configuration of the fuse set of FIG. 1.

도 2와 같이, 퓨즈셋에 페일이 발생한 워드 라인의 어드레스를 저장한다. 그 뒤 워드 라인을 선택하기 위해 로우 어드레스를 입력한다.As shown in FIG. 2, an address of a word line in which a fail has occurred is stored in the fuse set. Then enter the row address to select the word line.

퓨즈셋(fuse set)에 저장된 어드레스와 입력한 로우 어드레스를 비교하는 과정을 거친 후 퓨즈셋에 저장된 어드레스와 일치하면 퓨즈셋에 지정된 리던던트 워드 라인이 선택되고, 일치하지 않으면 해당 어드레스의 노멀 워드 라인이 선택된다.After comparing the address stored in the fuse set with the input row address, if it matches the address stored in the fuse set, the redundant word line specified in the fuse set is selected. Is selected.

도 3은 종래의 워드라인 리던던시 회로를 나타낸 블록도이다.3 is a block diagram illustrating a conventional word line redundancy circuit.

도 3과 같이, 메모리 셀 어레이 중 임의의 셀 블록에 페일이 발생하게 되면, 리던던트 워드라인을 사용하여 구제하게 되는 데, 하나의 페일당 하나의 리던던트 워드라인으로 구제함이 특징이다.As shown in FIG. 3, when a fail occurs in any cell block of the memory cell array, a redundancy word line is used for relief, which is characterized by one redundancy word line per failure.

워드라인의 일부에 페일이 있을 때도 무조건 하나의 리던던트 워드라인(redundant word line)을 사용하므로, 구제 효율이 떨어짐을 알 수 있다. 이는 페일이 발생했을 때, 리던던트 워드라인을 사용하면서 이를 제한적으로 조절할 수 없음을 뜻한다.Even when a part of a word line has a fail, since a single redundant word line is used unconditionally, the relief efficiency is low. This means that when a failure occurs, the redundant word line cannot be used to limit it.

리던던트 워드 라인(redundant word line)은 워드 라인 중 일부가페일(fail)되었을 때, 이를 대치해서 워드라인의 페일로 인한 전체 메모리 셀의 오동작을 구제하기 위해 특별히 배치되는 워드 라인이다. 이는 선택되기 전까지는 아무런 기능을 하지 않고 있다가, 상기 노멀 워드라인의 페일시에만 선택되어 동작을 하게된다.A redundant word line is a word line that is specially arranged to replace malfunctions when some of the word lines fail, and to correct malfunctions of the entire memory cell due to the failure of the word lines. It does not function until it is selected, and is selected and operated only when the normal word line fails.

그러나, 상기와 같은 종래의 워드라인 리던던시 회로는 다음과 같은 문제점이 있다.However, the conventional word line redundancy circuit as described above has the following problems.

페일 워드 라인을 구제할 때 페일의 위치나 범위에 관계없이 하나의 페일 워드 라인에 무조건 하나의 리던던트 워드 라인이 사용되므로 구제효율이 떨어진다.When a fail word line is rescued, since a single redundant word line is used for one fail word line irrespective of the position or range of the fail, the rescue efficiency is low.

즉, 리던던트 워드 라인이 M개이면 M개의 페일만이 구제 가능한 것이다.That is, if there are M redundant word lines, only M fail can be saved.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 하나의 워드라인을 적어도 둘 이상으로 분할하고 이 분할된 워드라인 단위로 페일을 구제하므로써 페일 구제 효율을 향상시키고 리던던트 워드라인이 차지하는 면적을 줄인 워드라인 리던던시 회로를 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems by dividing a word line into at least two or more and remedying a fail in units of the divided word lines, thereby improving the efficiency of failing and reducing the area occupied by redundant word lines. The purpose is to provide a word line redundancy circuit.

도 1은 종래의 리던던트 워드라인 및 퓨즈셋의 배치를 나타낸 개략도1 is a schematic diagram showing the arrangement of a conventional redundant word line and fuse set;

도 2는 도 1의 퓨즈셋의 구성을 나타낸 개략도2 is a schematic view showing the configuration of the fuse set of FIG.

도 3은 종래의 워드 라인 페일의 구제 방법을 나타낸 블록도3 is a block diagram showing a conventional method for resolving word line fail.

도 4는 본 발명의 프리디코딩 칼럼 어드레스 방식을 적용한 DRAM의 구조를 나타낸 블록도4 is a block diagram showing the structure of a DRAM to which the pre-decoding column addressing method of the present invention is applied.

도 5는 본 발명의 리던던트 워드라인 및 퓨즈셋의 배치를 나타낸 개략도5 is a schematic diagram showing an arrangement of redundant word lines and fuse sets of the present invention;

도 6은 도 5의 퓨즈셋의 구성을 나타낸 개략도6 is a schematic view showing the configuration of the fuse set of FIG.

도 7은 본 발명의 리던던트 워드라인의 분할을 나타낸 개략도7 is a schematic diagram showing division of a redundant word line of the present invention;

도 8은 본 발명의 PCA<0> 영역에 발생한 페일 구제를 나타낸 블록도8 is a block diagram showing fail relief occurring in the PCA <0> region of the present invention.

도 9는 본 발명의 PCA<1> 영역에 발생한 페일 구제를 나타낸 블록도9 is a block diagram showing failing relief occurring in the PCA <1> region of the present invention;

도 10은 본 발명의 PCA<0>와 PCA<1> 영역에 동시에 발생한 페일 구제를 나타낸 블록도Fig. 10 is a block diagram showing fail relief that occurred simultaneously in the PCA <0> and PCA <1> regions of the present invention.

도 11은 본 발명의 PCA<0>과 PCA<1> 영역에 걸쳐 발생한 페일 구제를 나타낸 블록도11 is a block diagram showing fail relief that occurs over the PCA <0> and PCA <1> regions of the present invention.

도 12는 본 발명의 PCA<0> 또는 PCA<1> 영역 한쪽에 모두 나타난 페일 구제를 나타낸 블록도Fig. 12 is a block diagram showing fail relief shown in one of the PCA <0> or PCA <1> regions of the present invention.

도면의 주요 부분에 대한 부호 설명Explanation of symbols for the main parts of drawings

SWL : 스페어 워드 라인 MWL : 메인 워드 라인SWL: Spare Word Line MWL: Main Word Line

PCA<0> : 프리디코딩 칼럼 어드레스<0>PCA <0>: Predecoding column address <0>

PCA<1> : 프리디코딩 칼럼 어드레스<1>PCA <1>: Predecoding column address <1>

상기와 같은 목적을 달성하기 위한 본 발명의 워드라인 리던던시 회로는 다수개의 노멀 워드라인들과 다수개의 비트라인이 메트릭스 접속된 다수의 메모리 셀들이 배열되고, 상기 메모리 셀들이 워드라인의 배열 방향으로 복수의 로우블록으로 구분되며, 페일되는 노멀 워드라인을 대체하기 위한 리던던시 워드라인이 상기 로우블록별로 구비된 메모리셀 에러이부와, 페일된 노멀 워드라인의 정보를 저장하는 제 1 퓨즈부와, 상기 노멀 워드라인 및 리던던시 워드라인을 비트라인 배열 방향으로 적어도 2개 이상의 프리디코딩 칼럼 블럭들로 분할하고 상기 페일된 노멀 워드라인의 실제 페일 부위를 포함하는 프리디코딩 칼럼 블록의 정보를 저장하는 제 2 퓨즈부로 구성되어, 상기 제 1 퓨즈부에 저장된 워드라인 정보와 일치하는 워드라인 정보가 입력되고 상기 제 2 퓨즈부에 저장된 프리디코딩 칼럼블록의 정보와 일치하는 프리디코딩 칼럼 어드레스가 입력되면 상기 노멀 워드라인의 프리디코딩 칼럼블록을 리던던시 워드라인의 프리디코딩 칼럼블록으로 대체하도록 구성됨을 특징으로 한다.In the word line redundancy circuit of the present invention for achieving the above object, a plurality of memory cells having matrix connections of a plurality of normal word lines and a plurality of bit lines are arranged, and the plurality of memory cells are arranged in an array direction of the word line. A memory cell error unit having a redundancy word line for each failed block to replace a normal word line, a first fuse unit storing information of a failed normal word line, and the normal The second fuse unit divides the word line and the redundancy word line into at least two pre-decoding column blocks in a bit line arrangement direction and stores information of the pre-decoding column block including an actual fail portion of the failed normal word line. And word line information corresponding to word line information stored in the first fuse unit is input. And when the predecoding column address coinciding with the information of the predecoding column block stored in the second fuse unit is replaced, the predecoding column block of the normal word line is replaced with the predecoding column block of the redundancy word line. .

종래의 워드라인 리던던시 회로에서는 퓨즈셋(Fuse set)에 페일된 워드라인의 어드레스 정보만이 저장되는 데 비해 PCA(Predecoding Column Address) 방식을 이용하는 DRAM의 경우 상기 퓨즈셋에 칼럼 어드레스(Column Address) 정보도 저장 가능하다.In a conventional word line redundancy circuit, only address information of a failed word line is stored in a fuse set, but in the case of a DRAM using a PCA (Predecoding Column Address) method, column address information is stored in the fuse set. Can also be stored.

본 발명에서는 프리디코딩된 칼럼 어드레스(Predecoding Column Address)를 이용하는 DRAM의 이러한 특성을 이용하여 리던던트 워드 라인(Redundant word line)의 담당 범위를 분할할 수 있도록 하여 구제 효율을 높일 수 있는 기술을 적용한다.In the present invention, by utilizing such characteristics of a DRAM using a predecoded column address, it is possible to divide the charge range of a redundant word line, thereby applying a technique for increasing the rescue efficiency.

이하, 첨부된 도면을 참조하여 본 발명의 워드라인 리던던시 회로에 대해 상세히 설명한다.Hereinafter, a word line redundancy circuit of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 프리디코딩 칼럼 어드레스 방식을 사용하는 DRAM의 내부 구조를 나타낸 블록도이다.4 is a block diagram illustrating an internal structure of a DRAM using a pre-decoding column address method.

도 4에 도시된 메모리 셀 어레이는 4x4의 구조를 취하고 있으나, 이러한 메모리 셀 에러이 구조는 필요에 따라 달리할 수 있다.Although the memory cell array shown in FIG. 4 has a 4x4 structure, the structure of such a memory cell error may be different as necessary.

도 4를 보면, 행으로는 로우 블록(Row Block)들이 0에서 3블럭까지 존재하고, 열로는 칼럼 블록(Column Block)들이 역시 0에서 3블록까지 존재한다.Referring to FIG. 4, row blocks exist from 0 to 3 blocks, and column blocks exist from 0 to 3 blocks.

로우 어드레스가 인가되어 이를 선택하는 로우 디코더와, 메인 워드 라인 구동부 및 메모리셀 어레이 제어부를 거쳐 메모리 셀 어레이에 인가된다. 이 때, 프리디코딩된 칼럼 어드레스는 로우 어드레스 인가에 의해 로우 블록 선택시 영향을 준다. 즉, 로우 블록<0>의 PCA<1> 구간은 선택되지 않고, PCA<0> 구간은 선택됨을 보여준다.The row address is applied to the memory cell array via a row decoder for selecting the row address, a main word line driver, and a memory cell array controller. At this time, the pre-decoded column address affects the row block selection by applying the row address. That is, the PCA <1> section of the row block <0> is not selected, and the PCA <0> section is selected.

그리고, PCA에 의해 선택되지 않은 영역은 메인 워드라인(MWL)이 선택되고, PCA에 의해 선택된 영역의 리던던트 워드라인(RWL)이 선택된다.The main word line MWL is selected in the region not selected by the PCA, and the redundant word line RWL of the region selected by the PCA is selected.

도 5는 본 발명의 리던던트 워드라인 및 퓨즈셋의 배치를 나타낸 개략도이다.5 is a schematic diagram showing an arrangement of redundant word lines and fuse sets of the present invention.

도 5와 같이, PCA(Predecoding Column Address) 방식이 적용된 리던던트 워드라인의 코딩은 두 개의 퓨즈당 하나의 리던던트 워드라인으로 인가하는 방식을 취하고 있다. 이를 로우 블록에서 살펴보면, 상기 각 로우 블록에 하나의 리던던트 워드라인이 인가함을 알 수 있다.As shown in FIG. 5, coding of a redundant word line to which a Predecoding Column Address (PCA) scheme is applied is applied to one redundant word line per two fuses. Looking at this in the row block, it can be seen that one redundant word line is applied to each row block.

워드라인 일부에 페일(fail)이 발생했을 경우에는 페일이 발생한 워드라인의 어드레스를 퓨즈셋에 저장하고, 로우 어드레스(Row Address)의 인가시 상기 저장된 어드레스에 해당될 때는 리던던트 워드라인(RWL)으로 대체하여 메모리 셀에 인가하고, 그렇지 않을 경우에는 정상적으로 노멀 워드라인(MWL)을 메모리 셀에 인가한다.If a fail occurs in a part of the word line, the address of the failed word line is stored in the fuse set, and when the row address is applied, the address is stored as a redundant word line (RWL). The memory cell is alternately applied to the memory cell. Otherwise, the normal word line MWL is normally applied to the memory cell.

퓨즈<0>이 히트(hit)시 이에 응답하는 RWL<0>(Redundant Word Line<0>)이 로우 블록으로 인가된다. 퓨즈<1>이 히트시는, RWL<0>이 로우 블록으로 인가된다.When the fuse <0> is hit, RWL <0> (Redundant Word Line <0>) is applied to the low block. When the fuse <1> is hit, RWL <0> is applied to the low block.

마찬가지로, 퓨즈<2M>이 히트시는 RWL<M>이 로우 블록으로, 퓨즈<2M+1>이 히트시는, RWL<M>이 인가된다.Similarly, when the fuse <2M> is hit, RWL <M> is a low block, and when the fuse <2M + 1> is hit, RWL <M> is applied.

이는 프리디코딩 칼럼 어드레스 신호, 즉, PCA<0>, PCA<1>을 사용하여 상기 리던던트 워드라인을 두 구간으로 분할하여 사용하였기 때문에, 퓨즈(Fuse) 두 개당 하나의 리던던트 워드라인(RWL)을 제어할 수 있는 것이다.Since the redundant word line is divided into two sections using a pre-decoding column address signal, that is, PCA <0> and PCA <1>, one redundant word line (RWL) per two fuses is used. It can be controlled.

이러한 리던던트 워드라인의 분할은 상기 PCA 신호의 개수에 따라 달라진다. 필요에 따라 상기 PCA 신호의 개수를 달리하여 어드라인 리던던시 회로를 사용한다.The division of the redundant word line depends on the number of the PCA signals. If necessary, the number of PCA signals may be varied to use an redundant redundancy circuit.

도 5에 도시된 바와 같이, 1 개의 리던던트 워드라인(RWL : Redundant Word Line)이 하나의 로우 블록(Row Block)으로 인가된다. 즉, RWL<0>은 로우 블록<0>으로 인가되며, RWL<1>는 로우 블록<1>로 인가되며, 이와 같은 식으로 RWL<M>은 로우 블록<M>으로 인가된다.As shown in FIG. 5, one redundant word line (RWL) is applied to one row block. That is, RWL <0> is applied to row block <0>, RWL <1> is applied to row block <1>, and RWL <M> is applied to row block <M> in this manner.

이와 같이, 리던던트 워드라인(RWL)은 로우 블록(Row Block)으로 인가되며, 로우 블록(Row Block)에 인가되었던 원래의 노멀 워드라인<MWL>을 대체하여, 상기 노멀 워드라인<MWL>에서 발생한 페일(fail)로 인한 메모리 셀의 결함을 구제한다.As such, the redundant word line RWL is applied to the low block, and replaces the original normal word line <MWL> applied to the low block, thereby occurring in the normal word line <MWL>. It repairs a defect of a memory cell due to a fail.

도 5의 상부에 나타난 그림은 로우 블록<8>에 워드라인 발생한 결함을 구제하기 위해 RWL<8>이 인가되는 전체 로우 블록을 나타낸 것이다.5 shows the entire row block to which the RWL <8> is applied in order to remedy a defect occurring in the word line in the row block <8>.

도 6은 도 5의 퓨즈셋의 구성을 나타낸 개략도이다.6 is a schematic diagram illustrating a configuration of the fuse set of FIG. 5.

도 6과 같이, 상기 퓨즈셋은 페일 워드라인의 어드레스 정보를 나타내는 제 1 퓨즈부와, 상기 프리디코딩된 칼럼 어드레스의 신호 개수에 해당하는 퓨즈로 구성된 제 2 퓨즈부를 포함하여 구성된다.As illustrated in FIG. 6, the fuse set includes a first fuse unit indicating address information of a fail word line, and a second fuse unit including a fuse corresponding to the number of signals of the pre-decoded column address.

즉, 상기 제 1 퓨즈부(Fuse<0> ∼ Fuse<2M+1>)는 종래와 마찬가지로 2M+2개의 퓨즈로 이루어져 있으며, 이러한 퓨즈는 노멀 워드라인 페일시 그 어드레스 저장하고 있다.That is, the first fuses Fuse <0> to Fuse <2M + 1> are composed of 2M + 2 fuses as in the related art, and these fuses store their address in a normal word line fail.

또한, 제 2 퓨즈부(PCA<0>, PCA<1>)는 프리디코딩 칼럼 어드레스 신호에 따라 상기 퓨즈셋 내에 PCA<0>과 PCA<1>이 선택되어질 수 있도록 하는 퓨즈로 구성되어 상기 페일된 노멀 워드라인에서 실제 페일을 포함하는 부분의 프리디코딩 칼럼 어드레스를 저장하고 있다.In addition, the second fuse unit PCA <0> and PCA <1> may be configured as a fuse to allow PCA <0> and PCA <1> to be selected in the fuse set according to a pre-decoding column address signal. The pre-decoding column address of the part including the actual fail in the normal word line is stored.

상기 제 1퓨즈부와 제 2 퓨즈부 및 더미(Dummy)로 구성되는 퓨즈셋은 상기 프리디코딩 칼럼 어드레스와 같은 정보를 지니고 이에 따라 리던던트 워드라인을 선택함을 특징으로 한다.The fuse set including the first fuse part, the second fuse part, and the dummy has the same information as the pre-decoding column address, and accordingly selects a redundant word line.

도 7은 PCA 방식을 적용한 DRAM의 리던던트 워드라인의 분할을 나타낸 블록도이다.7 is a block diagram illustrating division of redundant word lines of a DRAM to which the PCA method is applied.

상기 리던던트 워드라인의 분할은 상기 프리디코딩된 칼럼 어드레스 신호에 따라 달리 할 수 있다.The division of the redundant word line may vary depending on the predecoded column address signal.

도 7에서는 두 개의 프리디코딩 칼럼 어드레스 신호를 사용하여, 상기 리던던트 워드라인은 2영역으로 구분되었다.In FIG. 7, the redundant word line is divided into two regions by using two predecoding column address signals.

도 7과 같이, 하나의 리던던트 워드라인을 PCA 방식에 의해 프리디코딩된 칼럼 어드레스 구획별로 나눈다. 도 6에서 나타낸 프리디코딩된 칼럼 어드레스 구획은 PCA<0>과 PCA<1>로 나누어졌다.As shown in FIG. 7, one redundant word line is divided for each column of column addresses pre-decoded by the PCA scheme. The predecoded column address partition shown in FIG. 6 was divided into PCA <0> and PCA <1>.

따라서, 리던던트 워드라인 RWL<0>은 RWL<0_0>과 RWL<0_1>으로 분할되었다.Therefore, the redundant word line RWL <0> is divided into RWL <0_0> and RWL <0_1>.

마찬가지로, 상기와 같이, PCA<0> 및 PCA<1>의 두 개의 프리디코딩 칼럼 어드레스 신호로 나누어지는 DRAM에 있어서는, RWL<1>은 RWL<1_0>, RWL<1_1>과 같이 나누어지며, 나머지 RWL<2>와 RWL<3>도 같은 식으로 나누어진다.Similarly, in the DRAM divided into two pre-decoding column address signals of PCA <0> and PCA <1>, RWL <1> is divided into RWL <1_0> and RWL <1_1> as described above. RWL <2> and RWL <3> are also divided in the same way.

이후 도 8에서 도 12에서 나타낸 블록도는 PCA<0> 또는 PCA<1>의 여러 영역에서 일어나는 페일 발생에 대한 구제 방법을 나타낸 것이다.The block diagrams shown in FIG. 8 and FIG. 12 exemplarily illustrate remedies for fail generation occurring in various regions of PCA <0> or PCA <1>.

도 8은 PCA<0>영역의 페일된 워드라인을 구제하는 방법을 나타낸 블록도이다.8 is a block diagram illustrating a method of repairing a failed word line in the PCA <0> region.

도 8과 같이, 칼럼 블록<0>이며, 로우 블록<0>인 메모리 셀에 페일(fail)이 발생한 워드라인이 있을 때에는 퓨즈<0> 또는 퓨즈<1>을 프로그래밍하여 구제 가능하다.As shown in FIG. 8, when there is a word line in which a fail occurs in the memory cell of the column block <0> and the row block <0>, the fuse <0> or the fuse <1> may be programmed to be saved.

도 7에서 나누어진 리던던트 워드라인의 RWL<0_0> 또는 RWL<0_1> 의 메인 워드라인에 대체되는 것이다. 즉, RWL<0_0> 나 RWL<0_1> 모두 대체가 가능하다. 이러한 대체는 상기 퓨즈셋에 있는 퓨즈<0> 또는 퓨즈<1>을 프로그래밍하여 가능하다.It is replaced with the main word line of RWL <0_0> or RWL <0_1> of the redundant word line divided in FIG. 7. That is, RWL <0_0> or RWL <0_1> can be replaced. This replacement is possible by programming fuse <0> or fuse <1> in the fuse set.

도 9는 PCA<1> 영역에서 페일된 워드라인을 구제하는 방법을 나타낸 블록도이다.9 is a block diagram illustrating a method of repairing a failed word line in the PCA <1> region.

도 9와 같이, 칼럼 블록<3>이며, 로우 블록<0>이 메모리 셀에 페일이 발생한 워드라인이 있을 때, 도 8의 경우와 같이, RWL<0_0> 나 RWL<0_1> 모두 대체가 가능하다. 이러한 대체는 상기 퓨즈셋에 있는 퓨즈<0> 또는 퓨즈<1>을 프로그래밍하여 가능하다.As shown in FIG. 9, when there is a word line in which a row block <3> is failed and a row block has failed in a memory cell, as in FIG. 8, both RWL <0_0> and RWL <0_1> may be replaced. Do. This replacement is possible by programming fuse <0> or fuse <1> in the fuse set.

도 10은 PCA<0>과 PCA<1> 영역에 동시에 페일된 워드라인이 발생할 경우의페일 워드라인을 구제하는 방법을 나타낸 블록도이다.FIG. 10 is a block diagram illustrating a method of repairing a fail word line when a failed word line occurs simultaneously in the PCA <0> and PCA <1> regions.

도 10과 같이, 칼럼 블록<3> 및 로우 블록<0>이 메모리 셀과, 칼럼 블록<0>과 로우 블록<0>인 메모리 셀에서 모두 페일 워드라인이 발생하였을 경우와 같이, 퓨즈<0> 또는 퓨즈 <1>에서 하나를 선택하여 프로그램하며, 페일<1>을 구제하며, 나머지 퓨즈로 페일<2>를 구제하여 하나의 리던던트 워드라인을 사용하여 두 개의 워드라인 페일을 구제가능하다.As shown in FIG. 10, as shown in the case where a fail word line occurs in the memory cell of the column blocks <3> and the row block <0> and the memory cells of the column blocks <0> and the row block <0>, the fuse <0>. > Or select one of the fuses <1> to program, fail <1>, and save the fail <2> with the remaining fuses to save two word line fail using one redundant word line.

도 11은 PCA<0>과 PCA<1>에 걸쳐 워드라인 페일이 발생하였을 경우 워드라인 페일을 구제하는 방법을 나타낸 블록도이다.FIG. 11 is a block diagram illustrating a method of repairing a word line fail when a word line fail occurs over PCA <0> and PCA <1>.

도 11과 같이, 영역을 구분할 수 없는 페일의 경우에는, PCA<0>이나 PCA<1>에 값에 상관없이 리던던트 워드라인이 선택되도록 퓨즈를 프로그램하며, 이 경우 나머지 하나의 퓨즈셋은 사용할 수 없게 된다.As shown in FIG. 11, in the case of a failing region, a fuse is programmed to select a redundant word line regardless of a value in PCA <0> or PCA <1>. In this case, the other fuseset may be used. There will be no.

도 12는 PCA<0> 또는 PCA<1> 영역에 동시에 페일 워드라인이 발생할 경우의 페일 워드라인을 구제하는 방법을 나타낸 블록도이다.12 is a block diagram illustrating a method of repairing a fail word line when a fail word line occurs simultaneously in the PCA <0> or PCA <1> region.

도 12와 같이, 페일 워드라인이 같은 영역에 발생할 경우에는 같은 영역을 담당하는 퓨즈<0>, 퓨즈<2> 또는 퓨즈<1>, 퓨즈<3>으로 페어로 동작하도록 프로그램하여 각각의 페일 워드라인을 구제할 수 있다.As shown in FIG. 12, when a fail word line occurs in the same area, each fail word is programmed to operate as a pair of fuses <0>, fuses <2>, or fuses <1> and fuses <3>. You can rescue the line.

이 경우 상기 페일은 리던던트 워드라인 PCA<1> 영역에 일어난 페일을 제어한 것이다. 따라서, RWL<0_1>만을 사용하여 구제한 것이다. 즉, 여기서도 상기 리던던트 워드라인은 분할되어 상기 도 8의 경우나 도 9의 경우와 같이 그 일부를 사용하고 있어, 추후 새로운 페일 발생시 나머지 사용하지 않은 리던던트 워드라인의영역을 사용하여 결함(페일)을 구제할 수 있다.In this case, the fail is a control of a fail occurring in the redundant word line PCA <1> region. Therefore, only RWL <0_1> was used for relief. That is, even here, the redundant word line is divided and uses a portion thereof as in the case of FIG. 8 or FIG. 9, so that when a new fail occurs, a defect (fail) is used by using the remaining unused redundant word line area. You can rescue.

상기와 같은 본 발명의 워드라인 리던던시 회로는 다음과 같은 효과가 있다.The word line redundancy circuit of the present invention as described above has the following effects.

첫째, 프리디코딩(Predecoding)된 칼럼 어드레스를 이용하여 종래 기술에 비해 절반 이하의 리던던트 워드라인으로 종래 기술 수준의 페일 구제 능력을 가지게 되므로 한 개의 리던던트 워드라인 당 구제 효율을 향상시킬 수 있다.First, since the pre-coded column address has less than half of the redundant word lines compared to the prior art, it has a conventional fail-failure capability, and thus, the efficiency of the rescue per one redundant word line can be improved.

둘째, 종래와 동일한 리던던트 워드라인 수를 배치하더라도 영역 분할에 따른 페일 구제 효율이 높아 신뢰성을 향상시키며, 최종 생산의 수율을 높일 수 있다.Second, even if the same number of redundant word lines as in the prior art is disposed, the fail rescue efficiency due to region division is high, thereby improving reliability and increasing yield of final production.

셋째, 리던던트 워드 라인 수를 반 또는 그 이상으로 줄일 수 있으므로 칩 사이즈의 감소에 기여할 수 있어 집적도를 향상시킬 수 있다.Third, since the number of redundant word lines can be reduced to half or more, it can contribute to a reduction in chip size, thereby improving the degree of integration.

Claims (4)

다수개의 노멀 워드라인들과 다수개의 비트라인이 메트릭스 접속된 다수의 메모리 셀들이 배열되고, 상기 메모리 셀들이 워드라인의 배열 방향으로 복수의 로우블록으로 구분되며, 페일되는 노멀 워드라인을 대체하기 위한 리던던시 워드라인이 상기 로우블록별로 구비된 메모리셀 에러이부와,A plurality of normal word lines and a plurality of memory cells in which a plurality of bit lines are matrix-connected are arranged, and the memory cells are divided into a plurality of row blocks in an array direction of a word line, and are used to replace a failed normal word line. A memory cell error unit having a redundancy word line for each row block; 페일된 노멀 워드라인의 정보를 저장하는 제 1 퓨즈부와,A first fuse unit for storing information of the failed normal word line; 상기 노멀 워드라인 및 리던던시 워드라인을 비트라인 배열 방향으로 적어도 2개 이상의 프리디코딩 칼럼 블럭들로 분할하고 상기 페일된 노멀 워드라인의 실제 페일 부위를 포함하는 프리디코딩 칼럼 블록의 정보를 저장하는 제 2 퓨즈부로 구성되어,A second partitioning of the normal word line and the redundancy word line into at least two pre-decoding column blocks in a bit line arrangement direction and storing information of a pre-decoding column block including an actual fail portion of the failed normal word line; Consists of a fuse 상기 제 1 퓨즈부에 저장된 워드라인 정보와 일치하는 워드라인 정보가 입력되고 상기 제 2 퓨즈부에 저장된 프리디코딩 칼럼블록의 정보와 일치하는 프리디코딩 칼럼 어드레스가 입력되면 상기 노멀 워드라인의 프리디코딩 칼럼블록을 리던던시 워드라인의 프리디코딩 칼럼블록으로 대체하도록 구성됨을 특징으로 하는 워드라인 리던던시 회로.When the word line information coinciding with the word line information stored in the first fuse unit is input and the predecoding column address coincides with the information of the predecoding column block stored in the second fuse unit, the predecoding column of the normal word line is input. And a block configured to replace the block with a predecoding column block of the redundancy word line. 삭제delete 제 1항에 있어서,The method of claim 1, 상기 제 2 퓨즈부는 상기 프리디코딩 칼럼 블록들에 대응되며 각 대응되는 프리디코딩 칼럼블록에 페일이 있는지 여부를 저장하는 다수개의 퓨즈들로 구성됨을 특징으로 하는 워드라인 리던던시 회로.And wherein the second fuse part comprises a plurality of fuses corresponding to the predecoding column blocks and storing whether there is a fail in each corresponding predecoding column block. 삭제delete