KR100397608B1 - Light emitting device using GaN series III-V group nitride semiconductor laser diode - Google Patents

Abstract

GaN계 III-V족 질화물 반도체 레이저 다이오드에 관해 개시되어 있다. 개시된 반도체 레이저 다이오드는 광 방출이 일어나는 활성층, 상기 활성층을 사이에 두고 대향하며 상기 활성층에 레이저 발진을 유도하는 레이징을 위한 제1 및 제2 물질층, 상기 제1 물질층의 최하층의 상면 상에 형성된 제1 전극, 상기 제2 물질층의 최상층과 제한적으로 접촉된 제2 전극 및 효과적인 열 방출을 위해 상기 제1 물질층의 최하층의 이면에 접촉된 열 방출 수단을 구비하여 효과적인 열 방출과 함께 공정 시간의 감소 및 수율 증대를 도모할 수 있다.A GaN-based group III-V nitride semiconductor laser diode is disclosed. The disclosed semiconductor laser diode is provided on an upper surface of an active layer in which light emission takes place, the first and second material layers for lasing facing the active layer and inducing laser oscillation in the active layer, the lowest layer of the first material layer. Process with effective heat dissipation comprising a first electrode formed, a second electrode in limited contact with the topmost layer of the second material layer and heat dissipation means in contact with the rear surface of the bottom layer of the first material layer for effective heat dissipation The time can be reduced and the yield can be increased.

Description

ＧａＮ계열 Ⅲ-Ⅴ족 질화물 반도체 레이저 다이오드{Light emitting device using GaN series III-V group nitride semiconductor laser diode}Light emitting device using GaN series III-V group nitride semiconductor laser diode

본 발명은 반도체 레이저 다이오드에 관한 것으로써, 자세하게는 GaN계 III-V족 질화물 반도체 레이저 다이오드에 관한 것이다.The present invention relates to a semiconductor laser diode, and more particularly to a GaN-based group III-V nitride semiconductor laser diode.

정보 기록의 고밀도화에 대한 필요성이 증대되면서 가시광 반도체 레이저 다이오드에 대한 수요 또한 증가되고 있다. 이에 따라, 가시광 레이저 발진이 가능한 다양한 형태의 화합물 반도체 레이저 다이오드가 등장하고 있고, 그 중에서 III-V족 질화물 반도체 레이저 다이오드는 천이 방식이 레이저 발진 확률이 높은 직접 천이형이고 청색 레이저 발진이 가능하다는 특성 때문에 특히 주목되고 있다.As the need for higher density of information recording increases, the demand for visible light semiconductor laser diodes also increases. Accordingly, various types of compound semiconductor laser diodes capable of visible light laser oscillation have emerged. Among them, group III-V nitride semiconductor laser diodes are characterized in that the transition method is a direct transition type having a high laser oscillation probability and capable of blue laser oscillation. Because of this, it is particularly noteworthy.

도 1을 참조하면, 종래 기술에 의한 GaN계 III-V족 질화물 반도체 레이저 다이오드는 n형 및 p형 전극을 동일한 방향으로 구비하고 p형 전극측에 리지 웨이브가이드를 구비하는 반도체 레이저 다이오드인 것을 알 수 있다.Referring to FIG. 1, it is understood that the GaN-based III-V nitride semiconductor laser diode according to the prior art is a semiconductor laser diode having n-type and p-type electrodes in the same direction and a ridge waveguide on the p-type electrode side. Can be.

구체적으로, 사파이어 기판(10) 상에 n-GaN층(12)이 형성되어 있고, n-GaN층(12)은 제1 및 제2 영역(R1, R2)으로 구분되어 있다. 제1 영역(R1)은 제2 영역(R2)에 비해 상대적으로 넓은 영역인 반면, 제2 영역(R2)은 제1 영역(R1)에 비해 두께가 얇다. 따라서, 두 영역(R, R2) 사이에 단차가 존재한다. n-GaN층(12)의 제2 영역(R2) 상에 n형 전극(14)이 형성되어 있다. n-GaN층(12)의 제1 영역(R1) 상에 굴절률이 순차적으로 커지는 n-AlGaN/GaN층(16), n-GaN층(18), 및 InGaN층(20, 활성층)이 형성되어 있다. InGaN층(20) 상에 이 보다 굴절률이 순차적으로 작아지는 p-GaN층(22), p-AlGaN/GaN층(24) 및 p-GaN층(26)이 형성되어 있다. p-AlGaN/GaN층(24)의 상부 가운데 부분은 리지(혹은 리브) 형태로 돌출되어 있고, 돌출된 부분의 상부에 p-GaN층(26)이 형성되어 있다. p-AlGaN/GaN층(24)의 전면은 보호막(28)으로 덮여 있고, 보호막(28)은 전류폭을 제한하는 형태로 p-GaN층(26)상으로 확장되어 있다. 곧, 보호막(28)은 p-GaN층(26)의 양측 가장자리 일부 영역을 덮고 있다. 보호막(28) 상에는 보호막(28) 사이로 노출되는 p-GaN층(26)의 전면과 접촉된 p형 전극(30)이 형성되어 있다.Specifically, an n-GaN layer 12 is formed on the sapphire substrate 10, and the n-GaN layer 12 is divided into first and second regions R1 and R2. The first region R1 is a relatively wider region than the second region R2, while the second region R2 is thinner than the first region R1. Therefore, there is a step between the two regions R and R2. The n-type electrode 14 is formed on the second region R2 of the n-GaN layer 12. An n-AlGaN / GaN layer 16, an n-GaN layer 18, and an InGaN layer 20 (active layer) are formed on the first region R1 of the n-GaN layer 12 so as to sequentially increase the refractive index. have. The p-GaN layer 22, the p-AlGaN / GaN layer 24, and the p-GaN layer 26 are formed on the InGaN layer 20 so as to have a smaller refractive index. An upper middle portion of the p-AlGaN / GaN layer 24 protrudes in the form of a ridge (or rib), and a p-GaN layer 26 is formed on the protruding portion. The entire surface of the p-AlGaN / GaN layer 24 is covered with a protective film 28, and the protective film 28 extends onto the p-GaN layer 26 in a form of limiting the current width. In other words, the protective film 28 covers a part of both edge portions of the p-GaN layer 26. The p-type electrode 30 in contact with the entire surface of the p-GaN layer 26 exposed between the passivation layers 28 is formed on the passivation layer 28.

한편, 도 2는 n형 및 p형 전극이 활성층을 중심으로 대향되도록 구비된 종래 기술에 의한 GaN계 III-V족 질화물 반도체 레이저 다이오드로써, 실리콘 카본(SiC) 기판(10a, 또는 갈륨 나이트라이드(GaN) 기판) 상에 n-GaN층(12) 내지 p형 전극(30)이 순차적으로 구비되어 있고, 실리콘 카본 기판(10a)의 저면에 n형 전극(14a)이 구비된 것을 알 수 있다.Meanwhile, FIG. 2 is a GaN-based III-V nitride semiconductor laser diode according to the prior art in which n-type and p-type electrodes are opposed to each other with respect to the active layer, and the silicon carbon (SiC) substrate 10a or gallium nitride ( It can be seen that the n-GaN layers 12 to p-type electrodes 30 are sequentially provided on the GaN) substrate, and the n-type electrodes 14a are provided on the bottom surface of the silicon carbon substrate 10a.

일반적으로 반도체 레이저 다이오드의 레이저 발진을 위한 임계 전류 및 레이저 모드의 안정성은 온도와 밀접한 관계가 있고, 온도가 높아짐에 따라 양자의 특성은 모두 저하된다. 따라서, 레이저 발진 중에 활성층에서 발생되는 열을 제거하여 레이저 다이오드의 온도가 높아지는 것을 방지할 필요가 있는데, 상기한 종래 기술에 의한 GaN계 III-V족 반도체 레이저 다이오드의 경우 기판의 열전도성이 극히 낮으므로(사파이어의 경우, 0.5W/cmK 정도), 대부분의 열은 리지를 통해서만 방출된다. 그러나, 리지를 통한 열 방출은 제한적이어서 효과적인 열 방출이 이루어지기 어렵고, 따라서 레이저 다이오드의 온도 상승을 방지하여 소자의 특성 저하를 방지하는데는 한계가 있다.In general, the stability of the critical current and the laser mode for the laser oscillation of the semiconductor laser diode is closely related to the temperature, and as the temperature increases, both characteristics deteriorate. Therefore, it is necessary to remove the heat generated in the active layer during laser oscillation to prevent the temperature of the laser diode from increasing. In the case of the GaN-based III-V semiconductor laser diode according to the prior art, the thermal conductivity of the substrate is extremely low. As a result (about 0.5 W / cmK for sapphire), most of the heat is released only through the ridge. However, heat dissipation through the ridge is limited, so that it is difficult to achieve effective heat dissipation, and therefore, there is a limit in preventing the temperature rise of the laser diode to prevent deterioration of the device characteristics.

이에 따라, 도 1에 도시된 종래 기술에 의한 반도체 레이저 다이오드의 경우, 도 3에 도시된 바와 같이 플립 칩 본딩(flip chip bonding) 기술을 이용하여 활성층에서 발생되는 열의 방출을 유도하고 있다.Accordingly, in the case of the semiconductor laser diode according to the related art shown in FIG. 1, the heat generated in the active layer is induced by using a flip chip bonding technique as shown in FIG. 3.

구체적으로, 도 3을 참조하면, 참조부호 A는 반도체 레이저 다이오드로써, 도 1에 도시된 종래 기술에 의한 GaN계 III-V족 반도체 레이저 다이오드의 뒤집힌 모습을 나타낸다. 참조번호 40은 섭 마운트(submount)를, 42a 및 42b는 각각 패드층을, 44a 및 44b는 각각 반도체 레이저 다이오드(A)의 n형 전극(14) 및 p형 전극(30)과 연결된 제1 및 제2 열전도층이다. 또, 참조부호 M은 n-GaN층(12)과 p형 전극(30) 사이에 형성된 적층물들을 상징하는 물질층이다.Specifically, referring to FIG. 3, reference numeral A denotes a semiconductor laser diode, and represents an inverted state of the GaN-based III-V semiconductor laser diode according to the related art shown in FIG. 1. Reference numeral 40 denotes a submount, 42a and 42b denote pad layers, respectively, and 44a and 44b denote first and second electrodes connected to the n-type electrode 14 and the p-type electrode 30 of the semiconductor laser diode A, respectively. It is a 2nd heat conductive layer. In addition, reference numeral M denotes a material layer symbolizing stacks formed between the n-GaN layer 12 and the p-type electrode 30.

이와 같이, 반도체 레이저 다이오드를 별도로 마련된 열 방출 구조체에 본딩시킴으로써 열 방출 효율을 증가시킬 수 있으나, 각각의 레이저 다이오드와 상기구조체를 본딩시켜야 하므로 공정시간이 증가되고, 상기 본딩은 양자간에 미세한 정렬이 확보된 다음에야 가능하므로 자연히 불량이 많아질 수 있다. 곧 수율이 낮아진다.As such, the heat dissipation efficiency can be increased by bonding the semiconductor laser diode to a separately provided heat dissipation structure, but the process time is increased because each laser diode and the structure must be bonded, and the bonding ensures fine alignment between the two. It can only be done afterwards, which can naturally lead to more defects. The yield will soon be lowered.

예컨대, 수율을 70%로 가정하는 경우, 웨이퍼 1장에서 약 4,000개의 레이저 다이오드를 얻을 수 있는데, 이들의 플립 칩 본딩에 소요되는 시간은 개당 ∼0.3분정도이므로, 모두를 본딩하려면 20시간정도가 소요된다.For example, assuming a yield of 70%, about 4,000 laser diodes can be obtained from one wafer, and the time required for flip chip bonding is about 0.3 minutes per piece. It takes

따라서, 본 발명이 이루고자하는 기술적 과제는 상술한 종래 기술의 문제점을 개선하기 위한 것으로서, 효율적인 열 방출과 함께 공정 시간의 감소 및 수율 증대를 도모할 수 있는 GaN계 III-V족 질화물 반도체 레이저 다이오드를 제공함에 있다.Accordingly, the technical problem to be achieved by the present invention is to improve the above-mentioned problems of the prior art, and a GaN-based III-V nitride semiconductor laser diode capable of reducing process time and increasing yield with efficient heat dissipation. In providing.

도 1은 종래 기술에 의한 n형 및 p형 전극들이 동일한 방향으로 형성된 리지 웨이브 가이드를 구비하는 GaN계 III-V족 질화물 반도체 레이저 다이오드의 단면도이다.1 is a cross-sectional view of a GaN-based III-V nitride semiconductor laser diode having a ridge wave guide in which n-type and p-type electrodes according to the prior art are formed in the same direction.

도 2는 종래 기술에 의한 n형 및 p형 전극들이 활성층을 중심으로 상하로 대향되도록 형성된 리지 웨이브 가이드를 구비하는 GaN계 III-V족 질화물 반도체 레이저 다이오드의 단면도이다.2 is a cross-sectional view of a GaN-based III-V nitride semiconductor laser diode having a ridge wave guide formed so that n-type and p-type electrodes face each other up and down about an active layer according to the prior art.

도 3은 도 1의 반도체 레이저 다이오드와 열방출 구조체의 결합을 나타낸 단면도이다.3 is a cross-sectional view illustrating the coupling of the semiconductor laser diode and the heat dissipation structure of FIG. 1.

도 4는 본 발명의 제1 실시예에 의한 GaN계 III-V족 질화물 반도체 레이저 다이오드의 단면도이다.4 is a cross-sectional view of a GaN-based III-V nitride semiconductor laser diode according to a first embodiment of the present invention.

도 5 내지 도 12는 각각 본 발명의 제1 실시 예에 의한 GaN계 III-V족 질화물 반도체 레이저 다이오드의 다양한 변형예를 나타낸 단면도들이다.5 through 12 are cross-sectional views illustrating various modified examples of the GaN-based III-V nitride semiconductor laser diode according to the first embodiment of the present invention, respectively.

도 13은 본 발명의 제2 실시 예에 의한 GaN계 III-V족 질화물 반도체 레이저 다이오드의 단면도이다.13 is a cross-sectional view of a GaN based III-V nitride semiconductor laser diode according to a second embodiment of the present invention.

도 14 내지 도 16은 각각 본 발명의 제2 실시 예에 의한 GaN계 III-V족 질화물 반도체 레이저 다이오드의 다양한 변형 예들을 나타낸 단면도들이다.14 to 16 are cross-sectional views illustrating various modified examples of the GaN-based III-V nitride semiconductor laser diode according to the second embodiment of the present invention, respectively.

*도면의 주요 부분에 대한 부호설명** Description of Signs of Major Parts of Drawings *

50:기판 52, 64:제1 및 제2 화합물 반도체층50: substrate 52, 64: first and second compound semiconductor layer

54, 68:제1 및 제2 전극 56, 76:제1 및 제2 열전도층54, 68: first and second electrodes 56, 76: first and second thermal conductive layers

58, 62:제1 및 제2 클래드층 60:공진기층58, 62: first and second cladding layers 60: resonator layer

60a, 60c:제1 및 제2 도파층 60b:활성층60a, 60c: first and second waveguide layers 60b: active layer

66:보호막 80:오믹 콘택층66: protective film 80: ohmic contact layer

h1, h2:제1 및 2 홈 h3, h4:제1 및 제2 비어홀h1, h2: first and second grooves h3, h4: first and second via holes

상기 기술적 과제를 달성하기 위하여, 본 발명은 광 방출이 일어나는 활성층과, 상기 활성층을 사이에 두고 대향하며 상기 활성층에 레이저 발진을 유도하는 레이징을 위한 제1 및 제2 물질층과, 상기 제1 물질층의 최하층과 접촉된 제1 전극과, 상기 제2 물질층의 최상층과 제한적으로 접촉된 제2 전극 및 효과적인 열 방출을 위해 상기 제1 물질층의 최하층과 접촉된 열 방출 수단을 구비하는 것을 특징으로 하는 반도체 레이저 다이오드를 제공한다. 이때, 상기 열 방출 수단은 열 전도층으로써 상기 기판에 형성된 비어홀을 통해서 상기 최하층 물질층과 직접 접촉되어 있다. 또, 상기 비어홀이 형성된 기판에 상기 최하층 물질층과 상기 기판의 계면을 향하는 홈이 더 형성되어 있다. 또, 상기 기판에 복수의 상기 비어홀이 형성되어 있다. 또, 상기 열전도층은 상기 최하층 물질층 및 열전도층 사이에 구비된 기판을 통해서 간접적으로 접촉되어 있되, 상기 기판에 형성된 홈을 통해서 접촉되어 있다. 상기 기판에는 상기와 같은 홈이 복수개 형성되어 있다.In order to achieve the above technical problem, the present invention provides an active layer in which light emission occurs, the first and second material layers for lasing facing the active layer and inducing laser oscillation to the active layer, and the first A first electrode in contact with the bottom layer of the material layer, a second electrode in limited contact with the top layer of the second material layer and heat release means in contact with the bottom layer of the first material layer for effective heat dissipation. A semiconductor laser diode is provided. In this case, the heat dissipating means is in direct contact with the lowest layer material layer through a via hole formed in the substrate as a heat conducting layer. In addition, a groove facing the interface between the lowest layer material layer and the substrate is further formed on the substrate on which the via hole is formed. Further, a plurality of the via holes are formed in the substrate. The thermally conductive layer is indirectly contacted through a substrate provided between the lowermost material layer and the thermally conductive layer, but is in contact with a groove formed in the substrate. The substrate is provided with a plurality of such grooves.

상기 기술적 과제를 달성하기 위하여, 본 발명은 제1 및 제2 전극을 활성층을 사이에 두고 대향하는 위치에 구비하되, 상기 제1 전극이 열방출을 위한 열전도층으로 사용된 것을 특징으로 하는 반도체 레이저 다이오드를 제공한다. 이때, 상기 활성층과 상기 제1 전극 사이에 구비된 제1 물질층의 최하층 물질층과 상기 제1 전극 사이에 비어홀을 포함하는 기판이 구비되어 있고, 상기 비어홀을 통해서 상기 제1 전극과 상기 최하층 물질층이 접촉되어 있다. 또, 상기 비어홀이 형성된 기판에 상기 최하층 물질층과 상기 기판 계면을 향하는 홈이 더 형성되어 있다. 상기 제1 전극과 상기 최하층 물질층 사이에 오믹 콘택층이 더 구비되어 있다.In order to achieve the above technical problem, the present invention is provided with the first and second electrodes in the opposite position with the active layer between, the semiconductor laser, characterized in that the first electrode is used as a heat conduction layer for heat emission Provide a diode. In this case, a substrate including a via hole is provided between the lowermost material layer of the first material layer provided between the active layer and the first electrode and the first electrode, and the first electrode and the lowest material are formed through the via hole. The layers are in contact. In addition, a groove facing the lowermost material layer and the substrate interface is further formed on the substrate on which the via hole is formed. An ohmic contact layer is further provided between the first electrode and the lowermost material layer.

이러한 본 발명에 의한 반도체 레이저 다이오드의 경우, 플립 칩 본딩 공정 없이 레이저 발진 중에 발생되는 열을 효과적으로 제거할 수 있으므로, 공정 시간의 감소 및 수율 증대를 도모하면서 소자의 특성이 저하되는 것도 방지할 수 있다.In the case of the semiconductor laser diode according to the present invention, since the heat generated during the laser oscillation can be effectively removed without the flip chip bonding process, the characteristics of the device can be prevented from being reduced while reducing the process time and increasing the yield. .

이하, 본 발명의 실시예에 의한 GaN계 III-V족 질화물 반도체 레이저 다이오드를 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.Hereinafter, a GaN-based III-V nitride semiconductor laser diode according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. In this process, the thicknesses of layers or regions illustrated in the drawings are exaggerated for clarity.

<제1 실시예><First Embodiment>

n형 및 p형 전극 모두가 동일한 방향을 향하도록 구비되어 있고, 이들에 대향하는 방향으로 열 전도층이 구비된 것이 특징인 반도체 레이저 다이오드에 대한 것이다.The semiconductor laser diode is characterized in that both the n-type and p-type electrodes are provided to face in the same direction, and the heat conducting layer is provided in a direction opposite thereto.

구체적으로, 도 4를 참조하면, 기판(50) 상에 제1 화합물 반도체층(52)을 구비한다. 기판(50)은 고저항성 기판, III-V족 화합물 반도체층 기판, 예컨대 GaN층 기판 또는 실리콘 카본(SiC) 기판으로써, 고 저항성 기판은 사파이어 기판이다. 상기 제1 화합물 반도체층(52)은 GaN계열의 III-V족 질화물 화합물 반도체층으로써 n형 물질층 또는 언 도프트(Undoped) 물질층으로써, 바람직하게는 n-GaN층 또는 GaN층이 바람직하나, 알루미늄(Al) 또는 인듐(In)을 소정의 비율로 함유하는 AlGaN층이나 InGaN층일 수 있다. 제1 화합물 반도체층(52)은 제1 및 제2 영역(R1, R2)으로 구분되어 있다. 제1 영역(R1)은 제2 영역(R2)에 비해 상대적으로 넓은 영역인 반면, 제2 영역(R2)은 제1 영역(R1)에 비해 두께가 얇다. 따라서, 두 영역(R, R2) 사이에 단차가 존재한다. 제2 영역(R2) 상에 제1 전극(54)이 형성되어 있다. 제1 전극(54)은 n형 전극(14)이다. 기판(50)에는 기판(50)의 저면을 입구로 하는 제1 홈(h1)이 형성되어 있는데, 제1 홈(h1)은 기판(50)의 표면 근처, 곧 기판(50)과 제1 화합물 반도체층(52)의 계면 근처까지 확장되어 있다. 이때, 제1 홈(h1)의 바닥 두께(t)는 기판(50)의 종류에 따라 달라질 수 있다. 예를 들면, 고저항성 기판인 사파이어 기판은 GaN층 기판이나 실리콘 카본 기판에 비해 열전도성이 훨씬 작으므로, 기판(50)이 사파이어 기판일 때의 제1 홈(h1) 바닥의 두께를 t1이라 하고, GaN층 기판 또는 실리콘 카본 기판일 때의 제1 홈(h1) 바닥의 두께를 t2라 하면, t2>t1의 관계가 성립한다. 하지만, 기판의 종류에 관계없이 제1 홈(h1)의 바닥은 제1 화합물 반도체층(52)을 통해 전달되는 열을 충분히 제거할 수 있을 정도로 열 저항값이 낮아질 수 있는 두께인 것이 바람직하다.Specifically, referring to FIG. 4, the first compound semiconductor layer 52 is provided on the substrate 50. The substrate 50 is a high resistivity substrate, a III-V compound semiconductor layer substrate such as a GaN layer substrate or a silicon carbon (SiC) substrate, and the high resistivity substrate is a sapphire substrate. The first compound semiconductor layer 52 is a GaN-based group III-V nitride compound semiconductor layer, and is preferably an n-type material layer or an undoped material layer, preferably an n-GaN layer or a GaN layer. , AlGaN layer or InGaN layer containing aluminum (Al) or indium (In) in a predetermined ratio. The first compound semiconductor layer 52 is divided into first and second regions R1 and R2. The first region R1 is a relatively wider region than the second region R2, while the second region R2 is thinner than the first region R1. Therefore, there is a step between the two regions R and R2. The first electrode 54 is formed on the second region R2. The first electrode 54 is an n-type electrode 14. The substrate 50 is provided with a first groove h1 having the bottom surface of the substrate 50 as an inlet, and the first groove h1 is near the surface of the substrate 50, that is, the substrate 50 and the first compound. It extends to near the interface of the semiconductor layer 52. In this case, the bottom thickness t of the first groove h1 may vary depending on the type of the substrate 50. For example, the sapphire substrate, which is a high resistivity substrate, has a much lower thermal conductivity than a GaN layer substrate or a silicon carbon substrate. Therefore, the thickness of the bottom of the first groove h1 when the substrate 50 is a sapphire substrate is t1. When the thickness of the bottom of the first groove h1 in the GaN layer substrate or the silicon carbon substrate is t2, the relationship t2> t1 is established. However, regardless of the type of the substrate, the bottom of the first groove h1 is preferably a thickness capable of lowering the heat resistance value to sufficiently remove the heat transferred through the first compound semiconductor layer 52.

한편, 점선으로 도시한 바와 같이, 열 방출 효율을 배가시키기 위해서 기판(50)에 제2 홈(h2)이 더 구비될 수 있고, 필요에 따라 더 많은 수의 홈이 구비될 수 있다.Meanwhile, as shown by a dotted line, the second groove h2 may be further provided in the substrate 50 to double the heat dissipation efficiency, and a larger number of grooves may be provided as necessary.

기판(50)의 저면 상에 제1 홈(h1) 바닥을 덮는 열전도 특성이 우수한 물질층(56, 이하 제1 열전도층(56)이라 한다)이 형성되어 있다. 제1 열전도층(56)은 제1 화합물 반도체층(52)으로부터 전달되는 열을 방출시키기 위한 물질층으로써, 열 방출 수단의 하나이며 제1 홈(h1)의 바닥뿐만 아니라 그 측면을 덮으면서 기판(50)의 저면 상으로 확장되어 있다. 제1 열전도층(56)은 단일 물질층 또는 합금층으로써, 금(Au), 은(Ag), 백금(Pt), 구리(copper), 니켈(Ni) 및 인듐(In)으로 이루어진 군중에서 선택된 적어도 어느 하나를 포함하는 물질층인 것이 바람직하나, 이외에 열전도 특성이 우수한 다른 단일 물질층 또는 합금층일 수도 있다.On the bottom surface of the substrate 50, a material layer 56 (hereinafter referred to as a first thermal conductive layer 56) having excellent thermal conductivity that covers the bottom of the first groove h1 is formed. The first thermal conductive layer 56 is a material layer for dissipating heat transferred from the first compound semiconductor layer 52. The first thermal conductive layer 56 is one of heat dissipation means and covers the bottom as well as the bottom of the first groove h1. It extends on the bottom of 50. The first thermal conductive layer 56 is a single material layer or an alloy layer selected from a crowd consisting of gold (Au), silver (Ag), platinum (Pt), copper (copper), nickel (Ni), and indium (In). It is preferable that it is a material layer including at least one, but in addition, it may be another single material layer or an alloy layer having excellent thermal conductivity.

이와 같이, 기판(50)의 저면에 제1 화합물 반도체층(52)으로부터 전달되는 열의 방출이 충분히 가능할 정도로 낮은 열저항 값을 갖는 기판(50)의 얇은 부분과 간접적으로 접촉된 제1 열전도층(56)이 구비되어 있으므로, 레이저 발진 동안에 활성층에서 발생되는 열을 제1 열전도층(56)을 통해 쉽게 제거할 수 있고, 그에 따라레이저 발진에 따른 온도 상승으로 임계 전류 값이 상승되는 것과 레이저 횡 모드가 불안정해지는 것 등을 방지하여 레이저 다이오드의 특성이 저하되는 것을 방지할 수 있다.As such, the first heat conductive layer indirectly contacting the thin portion of the substrate 50 having a heat resistance value low enough to sufficiently release heat transferred from the first compound semiconductor layer 52 to the bottom surface of the substrate 50 ( 56), the heat generated in the active layer during the laser oscillation can be easily removed through the first thermal conductive layer 56, thereby raising the threshold current value due to the temperature rise due to the laser oscillation and the laser transverse mode Can be prevented from becoming unstable and the deterioration of the characteristics of the laser diode can be prevented.

계속해서, 제1 화합물 반도체층(52)의 제1 영역(R1) 상에 제1 클래드층(58) 및 공진기층(60)이 순차적으로 형성되어 있다. 제1 클래드층(58)은 n-AlGaN/GaN층이다. 공진기층(60)은 제1 클래드층(58) 상에 순차적으로 형성된 제1 도파층(wave guide layer)(60a), 활성층(60b) 및 제2 도파층(60c)으로 구성되어 있다. 제1 화합물 반도체층(52), 제1 클래드층(58) 및 제1 도파층(60a)은 활성층(60b)에 레이저 발진을 유도하는데 사용되는 레이징을 위한 제1 물질층이다. 따라서, 제1 화합물 반도체층(52)은 제1 물질층의 최하층 물질층이 된다. 활성층(60b)은 전자-정공 등의 캐리어 재결합에 의해 레이징이 일어나는 물질층으로써, 다중 양자 우물(MQW: Multi Quantum Well) 구조를 갖는 GaN계열의 III-V족 질화물 화합물 반도체층이 바람직하며, 그 중에서도 In_xAl_yGa_1-x-yN(0 ≤x ≤1, 0 ≤y ≤1 그리고 x+y ≤1)층인 것이 더욱 바람직하다. 이외에 활성층(60b)은 GaN계열의 III-V족 질화물 화합물 반도체층에 인듐(In)을 소정의 비율로 함유하는 물질층, 예를 들면 InGaN층일 수 있다. 제1 및 제2 도파층(60a, 60c)은 활성층(60b)에 비해 굴절률이 낮은 반면, 제1 클래드층(58) 및 하기 제2 클래드층보다는 굴절률이 높은 물질층이고 GaN계열의 III-V족 질화물 화합물 반도체층으로써, 각각은 n-GaN층 및 p-GaN층인 것이 바람직하다. 공진기층(60) 상에 제2 클래드층(62) 및 제2 화합물 반도체층(64)이 순차적으로 형성되어 있다. 제2 도파층(60c), 제2 클래드층(62) 및 제2 화합물 반도체층(64)은활성층(60b)에 레이저 발진을 유도하는데 사용되는 레이징을 위한 제2 물질층을 구성한다. 따라서, 제2 화합물 반도체층(64)은 제2 물질층의 최상층 물질층이 된다.Subsequently, the first cladding layer 58 and the resonator layer 60 are sequentially formed on the first region R1 of the first compound semiconductor layer 52. The first clad layer 58 is an n-AlGaN / GaN layer. The resonator layer 60 is composed of a first wave guide layer 60a, an active layer 60b, and a second waveguide layer 60c sequentially formed on the first cladding layer 58. The first compound semiconductor layer 52, the first cladding layer 58, and the first waveguide layer 60a are first material layers for lasing used to induce laser oscillation in the active layer 60b. Thus, the first compound semiconductor layer 52 becomes the lowest material layer of the first material layer. The active layer 60b is a material layer in which lasing occurs by carrier recombination such as electron-holes, and a GaN-based group III-V nitride compound semiconductor layer having a multi quantum well (MQW) structure is preferable. Among them, the In _x Al _y Ga _1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1 and x + y ≦ 1) layers are more preferable. In addition, the active layer 60b may be a material layer containing indium (In) in a predetermined ratio in the GaN-based III-V nitride compound semiconductor layer, for example, an InGaN layer. The first and second waveguide layers 60a and 60c have a lower refractive index than the active layer 60b, whereas the first and second waveguide layers 60a and 60c have a higher refractive index than those of the first cladding layer 58 and the following second cladding layer. As the group nitride compound semiconductor layer, each is preferably an n-GaN layer and a p-GaN layer. The second cladding layer 62 and the second compound semiconductor layer 64 are sequentially formed on the resonator layer 60. The second waveguide layer 60c, the second cladding layer 62, and the second compound semiconductor layer 64 constitute a second material layer for lasing used to induce laser oscillation in the active layer 60b. Thus, the second compound semiconductor layer 64 becomes the uppermost material layer of the second material layer.

상기 제1 및 제2 물질층에 대한 내용은 이하의 모든 실시예에 그대로 적용한다.The description of the first and second material layers is applied to all the embodiments below.

계속해서, 제2 클래드층(62)은 공진기층(60)의 중앙에 대응하는 부분이 리지(ridge)형태로 돌출된 돌출부(62b) 및 돌출부(62b)에 비해 두께가 얇고 돌출부(62b)를 중심으로 좌우에 대칭으로 형성된 부분(62a)으로 구성되어 있다. 제2 화합물 반도체층(64)은 상기 제2 물질층의 최상층 물질층으로써 제2 클래드층(62)의 돌출부(62b) 상부면 상에 형성되어 있다. 제2 클래드층(62)은 도핑 물질이 p형인 것을 제외하고는 제1 클래드층(58)과 동일한 물질층이다. 제2 화합물 반도체층(64)은 GaN계열의 III-V족 질화물 화합물 반도체층으로써, p형 도전성 불순물이 도핑된 직접 천이형인 것이 바람직하고, 그 중에서도 p-GaN층이 더욱 바람직하나, 제1 화합물 반도체층(52)과 마찬가지로 GaN층, 알루미늄(Al)이나 인듐(In)을 소정의 비율로 함유하는 AlGaN층 또는 InGaN층일 수 있다. 제2 클래드층(62)의 전면은 보호막(66)으로 덮여 있고, 보호막(66)은 제2 화합물 반도체층(64)의 양쪽 가장자리 일부 영역을 덮고 있다. 이러한 보호막(66) 상에 상기 제2 물질층의 최상층 물질층과 제한적으로 접촉되는, 곧 보호막(66) 사이로 노출되는 제2 화합물 반도체층(64)과 접촉되는 제2 전극(68)이 형성되어 있다. 제2 전극(68)은 p형 전극이다.Subsequently, the second cladding layer 62 is thinner than the protrusions 62b and the protrusions 62b in which the portion corresponding to the center of the resonator layer 60 protrudes in the form of a ridge. It is comprised by the part 62a formed symmetrically to the left and right as a center. The second compound semiconductor layer 64 is formed on the upper surface of the protrusion 62b of the second clad layer 62 as the uppermost material layer of the second material layer. The second cladding layer 62 is the same material layer as the first cladding layer 58 except that the doping material is p-type. The second compound semiconductor layer 64 is a GaN-based group III-V nitride compound semiconductor layer, which is preferably a direct transition type doped with a p-type conductive impurity, and more preferably a p-GaN layer. Like the semiconductor layer 52, it may be a GaN layer, an AlGaN layer or an InGaN layer containing aluminum (Al) or indium (In) at a predetermined ratio. The entire surface of the second cladding layer 62 is covered with a protective film 66, and the protective film 66 covers a partial region of both edges of the second compound semiconductor layer 64. On the passivation layer 66, a second electrode 68 is formed in contact with the second compound semiconductor layer 64, which is in limited contact with the top layer of the second material layer, which is exposed between the passivation layer 66. have. The second electrode 68 is a p-type electrode.

이와 같이, 본 발명의 실시예에 의한 반도체 레이저 다이오드는 종래 경우처럼 미세 정렬이 수반되는 열 소산(dissipation)을 위한 별도의 구조체에 연결함이 없이도 충분한 열 방출 효율을 확보할 수 있으므로, 종래에 비해 제조 공정 시간을 줄일 수 있고, 수율를 증가시킬 수 있다.As such, the semiconductor laser diode according to the embodiment of the present invention can secure sufficient heat dissipation efficiency without connecting to a separate structure for heat dissipation with fine alignment as in the conventional case. The manufacturing process time can be shortened and the yield can be increased.

한편, 도 5에 도시한 바와 같이, 상기 제1 홈(h1)을 제1 화합물 반도체층(52)으로 확장시켜 기판(50) 및 제1 화합물 반도체층(52)으로 이루어진 물질층에 기판(50)의 저면을 입구로 하는 제1 비어홀(h3)을 구비할 수 있다. 도면으로 도시하지는 않았지만, 이러한 제1 비어홀(h3)은 복수개 구비될 수 있고, 도 4에 도시한 제2 홈(h2)과 함께 구비될 수도 있다. 제1 비어홀(h3)은 그 바닥이 제1 화합물 반도체층(52)의 표면 아래까지 도달되도록 형성되어 있다. 제1 열전도층(56)은 제1 비어홀(h3)을 통해서 노출되는 제1 화합물 반도체층(52)과 직접 접촉되어 있을 뿐만 아니라 기판(50)의 제1 비어홀(h3)을 통해서 노출되는 부분의 전면, 곧 측면을 덮고 기판(50)의 저면 상으로 확장되어 있다.Meanwhile, as shown in FIG. 5, the first groove h1 is extended to the first compound semiconductor layer 52 so that the substrate 50 is formed on the material layer including the substrate 50 and the first compound semiconductor layer 52. And a first via hole h3 having the bottom of the bottom as an inlet. Although not shown in the drawings, a plurality of such first via holes h3 may be provided or may be provided together with the second groove h2 shown in FIG. 4. The first via hole h3 is formed such that its bottom reaches below the surface of the first compound semiconductor layer 52. The first thermal conductive layer 56 is not only in direct contact with the first compound semiconductor layer 52 exposed through the first via hole h3, but also in a portion exposed through the first via hole h3 of the substrate 50. It covers the front side, the side, and extends on the bottom surface of the board | substrate 50. FIG.

이와 같이, 제1 열전도층(56)이 제1 비어홀(h3)을 통해 제1 화합물 반도체층(52)과 직접 접촉되어 있으므로, 레이저 발진 동안에 활성층에서 발생되는 열을 더욱 용이하게 제거할 수 있다.As such, since the first thermal conductive layer 56 is in direct contact with the first compound semiconductor layer 52 through the first via hole h3, heat generated in the active layer during laser oscillation may be more easily removed.

계속해서, 도 6을 참조하면, 구성은 도 4에 도시한 반도체 레이저 다이오드와 동일하되, 기판(50)의 저면을 입구로 하고 제1 화합물 반도체층(52)의 저면을 바닥으로 하는 제2 비어홀(h4)이 기판(50)에 형성되어 있다. 제2 비어홀(h4)은 도 7에 도시한 바와 같이 기판(50)의 n형 전극(54) 아래에 대응되는 부분에 구비될 수 있고, 복수의 제2 비어홀(h4)이 기판(50)에 구비될 수도 있다. 또, 기판(50)에는제2 비어홀(h4)과 함께 상기한 바 있는 제1 홈(h1) 또는 제1 화합물 반도체층(52)으로 확장된 형태의 제1 비어홀(h3)이 구비될 수 있고, 이들을 조합한 형태의 비어홀이 구비될 수도 있다. 이러한 기판(50)의 저면 상에 제2 비어홀(h4) 또는 상기한 바와 같이 조합된 비어홀들을 통해서 노출되는 물질층의 전면을 덮는 제1 열전도층(56)이 구비되어 있다.6, the configuration is the same as that of the semiconductor laser diode shown in FIG. 4, but the second via hole has the bottom of the substrate 50 as the inlet and the bottom of the first compound semiconductor layer 52 as the bottom. (h4) is formed in the substrate 50. As shown in FIG. 7, the second via hole h4 may be provided at a portion corresponding to the bottom of the n-type electrode 54 of the substrate 50, and the plurality of second via holes h4 may be disposed on the substrate 50. It may be provided. In addition, the substrate 50 may be provided with the first via hole h3 extended to the first groove h1 or the first compound semiconductor layer 52 together with the second via hole h4. In addition, a via hole of a combination of these types may be provided. The first thermal conductive layer 56 is disposed on the bottom surface of the substrate 50 to cover the entire surface of the material layer exposed through the second via hole h4 or the combined via holes as described above.

또한, 도 8을 참조하면, 도 4에 도시한 경우와 반대되는 경우로써 구성은 도 4에 도시한 바와 동일하되, 기판(50)의 두께 분포가 제1 홈(h1)이 형성된 부분과 제1 홈(h1)이 형성되지 않은 부분 사이에 도치된 경우이다. 즉, 기판(50)은 도 4에서 설명한 제1 홈(h1)이 형성된 부분에 대응되는 영역의 두께는 두껍고, 그 밖의 영역은 제1 홈(h1)의 바닥 두께처럼 얇은 두께 분포를 갖고 있다.In addition, referring to FIG. 8, the configuration is the same as the case shown in FIG. 4, and the configuration is the same as that shown in FIG. 4, but the thickness distribution of the substrate 50 is the first portion where the first groove h1 and the first groove are formed. This is the case where the groove h1 is inverted between the portions where the groove h1 is not formed. That is, the substrate 50 has a thick thickness of the region corresponding to the portion where the first groove h1 is formed in FIG. 4, and the other region has a thickness distribution as thin as the bottom thickness of the first groove h1.

이와 같이, 도 8에 도시한 바와 같은 레이저 다이오드는 기판(50)의 두께가 얇은 부분이 넓으므로, 도 4에 도시한 것보다 열 방출 효율이 증가된다.As described above, the laser diode as shown in FIG. 8 has a large thin portion of the substrate 50, so that the heat dissipation efficiency is increased than that shown in FIG.

도 9를 참조하면, 구성은 도 4에 도시한 바와 동일하되, 제2 클래드층(60)의 돌출부(62b)에 대응하는 제1 화합물 반도체층(52)의 저면의 일부 영역 상에 기판(50)이 구비되어 있고, 기판(50) 둘레의 제1 화합물 반도체층(52)의 저면 전면은 소정의 두께만큼 식각되어 있어 기판(50)이 구비된 부분과 그렇지 않은 부분 사이에 단차가 존재하는 형태로 제1 화합물 반도체층(52)을 구비하며, 이러한 제1 화합물 반도체층(52)의 저면 상에 기판(50)의 전면을 덮는 제1 열전도층(56)을 구비하는 반도체 레이저 다이오드가 있을 수 있다.Referring to FIG. 9, the configuration is the same as that shown in FIG. 4, but the substrate 50 is disposed on a portion of the bottom surface of the first compound semiconductor layer 52 corresponding to the protrusion 62b of the second clad layer 60. ) And the front surface of the bottom surface of the first compound semiconductor layer 52 around the substrate 50 is etched by a predetermined thickness such that a step exists between the portion where the substrate 50 is provided and the portion that is not. The semiconductor laser diode may include a first compound semiconductor layer 52 and a first thermal conductive layer 56 covering the entire surface of the substrate 50 on the bottom surface of the first compound semiconductor layer 52. have.

또한, 도 10에 도시한 바와 같이, 구성은 도 9에 도시한 바와 동일하되, 제1화합물 반도체층(52)의 저면에 단차가 없는, 즉 제1 화합물 반도체층(52)의 저면에 식각된 부분이 없는 반도체 레이저 다이오드가 있을 수 있다.In addition, as shown in FIG. 10, the configuration is the same as that shown in FIG. 9, but there is no step on the bottom surface of the first compound semiconductor layer 52, that is, the bottom surface of the first compound semiconductor layer 52 is etched. There may be a semiconductor laser diode without parts.

또한, 도 11을 참조하면, 기판(50)이 도 9에 도시한 바와 같이 제1 화합물 반도체층(52) 저면 가운데 구비된 것이 아니라 저면의 일측에 구비되어 있고, 기판(50)이 구비된 부분과 그렇지 않은 부분 사이에 단차가 존재하는 형태로 제1 화합물 반도체층(52)을 구비하며, 이러한 제1 화합물 반도체층(52)의 저면 상에 기판(50) 상으로 확장된 제1 열전도층(56)을 구비하는 반도체 레이저 다이오드가 있을 수 있다.In addition, referring to FIG. 11, the substrate 50 is not disposed among the bottom surfaces of the first compound semiconductor layers 52 as shown in FIG. 9, but is provided on one side of the bottom surface, and the substrate 50 is provided. And a first compound semiconductor layer 52 in a step in which there is a step between the portion and the other portion, the first thermal conductive layer extending onto the substrate 50 on the bottom of the first compound semiconductor layer 52 ( There may be a semiconductor laser diode having 56).

또한, 도 12에 도시한 바와 같이, 구성은 도 11과 동일하되, 제1 화합물 반도체층(52)의 저면에 단차가 없는 반도체 레이저 다이오드가 있을 수 있다.In addition, as shown in FIG. 12, the configuration is the same as that of FIG. 11, but there may be a semiconductor laser diode having no step on the bottom surface of the first compound semiconductor layer 52.

<제2 실시예>Second Embodiment

인용 부재가 제1 실시 예에서 인용한 것과 동일할 때는 상기 인용 부재에 대한 참조번호로 제1 실시예의 참조번호를 그대로 사용한다. 그리고 구성상 제1 실시 예와 다른 부분에 대해서만 설명한다. 그리고 동일한 부재에 대한 설명은 제1 실시 예에서 상술하였으므로 생략한다.When the citation member is the same as that quoted in the first embodiment, the reference number of the first embodiment is used as the reference number for the citation member. In the configuration, only portions different from those in the first embodiment will be described. Since the description of the same member has been described above in the first embodiment, it will be omitted.

도 13을 참조하면, 기판(50) 상에 제1 화합물 반도체층(52), 제1 클래드층(58), 공진기층(60), 제2 클래드층(62), 제2 화합물 반도체층(64), 보호막(66) 및 제2 전극(68)이 순차적으로 형성되어 있다. 기판(50)에 제1 화합물 반도체층(52)의 일부 속내가 노출되는 제1 비어홀(h3)이 형성되어 있다. 제2 실시예에서 제1 비어홀(h3)은 제2 전극(68)과 대향하도록 구비하는 것이 바람직하나,제2 전극(68)을 중심으로 해서 어느 한쪽에 치우치도록 구비할 수도 있다.Referring to FIG. 13, a first compound semiconductor layer 52, a first cladding layer 58, a resonator layer 60, a second cladding layer 62, and a second compound semiconductor layer 64 are formed on a substrate 50. ), The protective film 66 and the second electrode 68 are sequentially formed. A first via hole h3 is formed in the substrate 50 to expose a portion of the first compound semiconductor layer 52. In the second embodiment, the first via hole h3 is preferably provided to face the second electrode 68, but may be provided so as to be biased on either side with respect to the second electrode 68.

한편, 점선으로 나타낸 바와 같이 기판(50)에 제1 비어홀(h3)과 더불어 제1 홈(h1)을 더 구비할 수도 있다. 이렇게 하면, 제1 홈(h1)을 통해서 열을 방출할 수도 있으므로, 열 방출 효율은 증가될 수 있다.Meanwhile, as shown by a dotted line, the substrate 50 may further include a first groove h1 in addition to the first via hole h3. In this way, heat may be discharged through the first groove h1, and thus heat dissipation efficiency may be increased.

계속해서, 기판(50)의 저면 상으로 제1 비어홀(h3)을 통해 노출되는 전면과 접촉된 오믹 콘택층(80)이 형성되어 있고, 오믹 콘택층(80) 상에 제2 열전도층(76)이 형성되어 있다. 제2 열전도층(76)은 활성층(60b)에서 발생되는 열을 방출시키는 역할과 함께 제1 전극(n형 전극)으로 사용된다. 오믹 콘택층(80)은 제2 열전도층(76)과 제2 화합물 반도체층(52) 사이의 포텐셜 장벽을 정합시켜주는 역할을 한다.Subsequently, an ohmic contact layer 80 in contact with the entire surface exposed through the first via hole h3 is formed on the bottom surface of the substrate 50, and the second thermal conductive layer 76 is formed on the ohmic contact layer 80. ) Is formed. The second thermal conductive layer 76 serves as a first electrode (n-type electrode) with a role of releasing heat generated in the active layer 60b. The ohmic contact layer 80 serves to match the potential barrier between the second thermal conductive layer 76 and the second compound semiconductor layer 52.

이와 같이 제2 실시예에 의한 레이저 다이오드는 제1 실시예와 달리 n형 전극과 p형 전극을 활성층을 중심으로 대향되게 구비한다. 또, n형 전극은 열전도층의 역할을 겸한다.As described above, the laser diode according to the second embodiment includes n-type electrodes and p-type electrodes facing each other with respect to the active layer, unlike the first embodiment. The n-type electrode also serves as a thermal conductive layer.

한편, 도 14에 도시한 바와 같이 본 발명의 제2 실시예는 도 13에 도시한 것과 구성이 동일한 것이되, 기판(50)의 저면을 입구로 하고 제1 화합물 반도체층(52)의 저면을 바닥으로 하는 제2 비어홀(h4)이 기판(50)에 형성되어 있고, 이를 통해서 노출되는 제1 화합물 반도체층(52) 및 기판(50)의 전면은 오믹 콘택층(80)으로 덮여 있으며, 오믹 콘택층(80)은 n형 전극으로도 사용되는 제2 열전도층(76)으로 덮여 있는 반도체 레이저 다이오드를 제공한다.As shown in FIG. 14, the second embodiment of the present invention has the same configuration as that shown in FIG. 13, and the bottom surface of the first compound semiconductor layer 52 is used as the bottom surface of the substrate 50. A second via hole h4 serving as a bottom is formed in the substrate 50. The first compound semiconductor layer 52 and the entire surface of the substrate 50 exposed through the bottom are covered with the ohmic contact layer 80, and ohmic. The contact layer 80 provides a semiconductor laser diode covered with a second thermal conductive layer 76, which is also used as an n-type electrode.

이때, 제2 비어홀(h4)은 제2 전극(68)과 대향하도록 구비하는 것이 바람직하나, 대향하는 위치에서 어느 정도 벗어난 위치에 구비할 수도 있다.In this case, the second via hole h4 may be provided to face the second electrode 68, but may be provided at a position deviating to some extent from the opposite position.

또, 기판(50)에는 제2 비어홀(h4)과 같은 비어홀이 복수개 구비될 수 있으며, 그 중에서 선택된 어느 하나의 비어홀에만 오믹 콘택층을 형성하여 전류 통로로 이용하고, 나머지 비어홀들은 단순히 열 방출 효율을 높이기 위한 용도로 사용할 수 있다. 또 한편으로, 기판(50)에 제2 비어홀(h4)과 함께 제1 홈(h1)을 더 구비할 수도 있다.In addition, a plurality of via holes such as the second via hole h4 may be provided in the substrate 50. An ohmic contact layer may be formed in only one of the via holes selected from among them, and used as a current path, and the remaining via holes are simply heat dissipation efficiency. Can be used to increase the In addition, the substrate 50 may further include a first groove h1 together with the second via hole h4.

본 발명의 제2 실시예는 도 15에 도시한 바와 같이 제2 클래드층(60)의 돌출부(62b)에 대응하는 제1 화합물 반도체층(52) 저면의 일부 영역 상에 기판(50)이 형성되어 있고, 제1 화합물 반도체층(52)의 노출된 저면의 전면 및 기판(50)의 전면은 오믹 콘택층(80)으로 덮여 있으며, 오믹 콘택층(80)은 제2 열전도층(76)으로 덮여 있는 반도체 레이저 다이오드를 제공한다. 이때, 기판(50) 둘레의 제1 화합물 반도체층(52)의 저면은 점선으로 나타낸 바와 같이 두께의 일부가 제거된 형태일 수 있다. 이렇게 해서, 제1 화합물 반도체층(52) 저면의 표면 형태는 기판(50)으로 덮인 부분과 그렇지 않은 부분 사이에 단차가 존재하는 형태가 된다.According to the second embodiment of the present invention, as shown in FIG. 15, the substrate 50 is formed on a portion of the bottom surface of the first compound semiconductor layer 52 corresponding to the protrusion 62b of the second clad layer 60. The front surface of the exposed bottom surface of the first compound semiconductor layer 52 and the front surface of the substrate 50 are covered with an ohmic contact layer 80, and the ohmic contact layer 80 is formed with the second thermal conductive layer 76. It provides a covered semiconductor laser diode. In this case, the bottom surface of the first compound semiconductor layer 52 around the substrate 50 may have a form in which a part of the thickness is removed as indicated by a dotted line. In this way, the surface shape of the bottom surface of the first compound semiconductor layer 52 is such that a step is present between the portion covered with the substrate 50 and the portion not.

또한, 도 16에 도시한 바와 같이, 본 발명의 제2 실시예는 기판(50)이 제1 화합물 반도체층(52) 저면 가운데 형성된 것이 아니라 저면 일측으로 형성되어 있고, 기판(50) 둘레의 제1 화합물 반도체층(52) 저면 전면과 기판(50)은 오믹 콘택층(80)으로 덮여 있으며, 오믹 콘택층(80)은 n형 전극으로 사용되는 제1 열전도층(56)으로 덮여 있는 반도체 레이저 다이오드를 제공한다. 이 경우에도 도면에 도시하지는 않았지만, 제1 화합물 반도체층(52)의 저면은 기판(50)이 형성되지 않은 부분의 두께 일부가 식각된 표면 형태를 가질 수 있고, 제1 화합물 반도체층(52)의 저면에는 단차가 존재하게 된다.In addition, as shown in FIG. 16, in the second embodiment of the present invention, the substrate 50 is not formed in the bottom surface of the first compound semiconductor layer 52 but is formed on one side of the bottom surface. 1 The semiconductor front surface of the bottom surface of the compound semiconductor layer 52 and the substrate 50 are covered with an ohmic contact layer 80, and the ohmic contact layer 80 is covered with a first thermal conductive layer 56 used as an n-type electrode. Provide a diode. In this case, although not shown in the drawing, the bottom surface of the first compound semiconductor layer 52 may have a surface shape in which a part of the thickness of the portion where the substrate 50 is not formed is etched, and the first compound semiconductor layer 52 There is a step at the bottom of.

한편, 상술한 제1 물질층의 최하층 물질층 측에 구비된 다양한 열 방출 수단들, 곧 기판(50)을 사이에 두고 다양한 형태로 상기 최하층 물질층과 직접 또는 간접으로 접촉된 제1 또는 제2 열전도층(56, 76)을 고려할 때, 기판(50)을 제거하여 최하층 물질층인 제1 화합물 반도체층(52)의 저면 전면과 제1 열전도층(56)이 접촉된 형태의 레이저 다이오드 또는 제1 화합물 반도체층(52)의 저면 전면과 오믹 콘택층(80)을 사이에 두고 제2 열전도층(76)이 접촉된 형태의 레이저 다이오드가 더 있을 수 있다.Meanwhile, various heat dissipation means provided on the lowermost material layer side of the first material layer, that is, the first or second contacting the lowermost material layer directly or indirectly in various forms with the substrate 50 interposed therebetween. In consideration of the thermal conductive layers 56 and 76, the laser diode or the first type of the lower surface material layer of the first compound semiconductor layer 52 and the first thermal conductive layer 56 are in contact with each other by removing the substrate 50. There may be a laser diode in which the second thermal conductive layer 76 is in contact with the bottom surface of the first compound semiconductor layer 52 and the ohmic contact layer 80 therebetween.

구체적으로, p형 전극을 형성한 후, 기판(50)을 식각하는 공정에서 기판(50)을 전부 제거한 후에 제1 화합물 반도체층(52)의 저면 전면과 접촉되도록 제1 열전도층(56)을 구비할 수도 있고(제1 실시예의 경우), 상기 저면 전면과 접촉되도록 오믹 콘택층(80)을 구비하고, 그 위에 n형 전극으로 사용되는 제2 열전도층(76)을 순차적으로 구비할 수도 있다(제2 실시예의 경우).Specifically, after the p-type electrode is formed, the first thermal conductive layer 56 is contacted with the entire bottom surface of the first compound semiconductor layer 52 after removing the substrate 50 in the process of etching the substrate 50. In the case of the first embodiment, an ohmic contact layer 80 may be provided to be in contact with the entire bottom surface, and a second heat conductive layer 76 used as an n-type electrode may be sequentially provided thereon. (For the second embodiment).

상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 n형 및 p형 전극 사이의 레이징 물질층의 구성을 다르게 할 수 있을 것이며, 활성층과 상부 전극 사이의 형태를 리지 구조와 다른 형태로 구성할 수 있을 것이다. 또, 상술한 본 발명의 기술적 사상을 이득 도파형뿐만 아니라 다양한 굴절 도파형 레이저 다이오드에 적용할 수도 있을 것이다. 이와 같이 본 발명의 기술적 사상을 바탕으로 하여 다양한 변형예가 더 있을 수 있으므로, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.While many details are set forth in the foregoing description, they should be construed as illustrative of preferred embodiments, rather than to limit the scope of the invention. For example, one of ordinary skill in the art may have a different configuration of the lasing material layer between the n-type and p-type electrodes, and the shape between the active layer and the upper electrode may be different from that of the ridge structure. It may be configured as. In addition, the technical spirit of the present invention described above may be applied to various refractive waveguide laser diodes as well as gain waveguides. As described above, various modifications may be made based on the technical idea of the present invention, and the scope of the present invention should be determined by the technical idea described in the claims rather than by the embodiments described.

상술한 바와 같이, 본 발명에 의한 레이저 다이오드는 기판의 저면에 레이징을 위한 n형 물질층과 접촉된 열전도성이 우수한 물질층을 구비한다. 따라서, 종래의 플립 칩 본딩 공정 없이도 레이저 발진 중에 활성층에서 발생되는 열을 효과적으로 제거할 수 있으므로, 공정 시간의 감소(종래에 비해 1/4로 단축) 및 수율 증대를 도모하면서 소자의 특성이 저하되는 것도 방지할 수 있다.As described above, the laser diode according to the present invention includes a material layer having excellent thermal conductivity in contact with the n-type material layer for lasing on the bottom surface of the substrate. Therefore, since the heat generated in the active layer during laser oscillation can be effectively removed without the conventional flip chip bonding process, the characteristics of the device are deteriorated while reducing the process time (shortened to 1/4 compared with the conventional) and increasing the yield. It can also prevent.

Claims (27)

광 방출이 일어나는 활성층;An active layer in which light emission occurs; 상기 활성층을 사이에 두고 대향하며 상기 활성층에 레이저 발진을 유도하는 레이징을 위한 제1 및 제2 물질층;First and second material layers for lasing opposed to each other with the active layer interposed therebetween for inducing laser oscillation to the active layer; 상기 제1 물질층의 최하층의 상면 상에 형성된 제1 전극;A first electrode formed on an upper surface of a lowermost layer of the first material layer; 상기 제2 물질층의 최상층과 제한적으로 접촉된 제2 전극; 및A second electrode in limited contact with the top layer of the second material layer; And 효과적인 열 방출을 위해 상기 제1 물질층의 최하층의 이면에 접촉된 열 방출 수단;을 구비하는 것을 특징으로 하는 반도체 레이저 다이오드.And heat dissipation means in contact with the rear surface of the lowermost layer of the first material layer for effective heat dissipation. 제 1 항에 있어서, 상기 최하층 물질층과 상기 열 방출수단의 일부 영역만이 접촉되어 있고, 양자의 나머지 영역 사이에 기판이 구비된 것을 특징으로 하는 반도체 레이저 다이오드.The semiconductor laser diode according to claim 1, wherein only a part of the lowermost material layer is in contact with the heat dissipation means, and a substrate is provided between the remaining areas. 제 2 항에 있어서, 상기 열 방출수단은 상기 기판에 형성된 비어홀을 통해서 상기 최하층 물질층과 접촉된 것을 특징으로 하는 반도체 레이저 다이오드.The semiconductor laser diode of claim 2, wherein the heat dissipating means is in contact with the lowest layer of material through a via hole formed in the substrate. 제 3 항에 있어서, 상기 비어홀이 형성된 기판에 상기 최하층 물질층과 상기 기판의 계면을 향하는 홈이 형성되어 있는 것을 특징으로 하는 반도체 레이저 다이오드.4. The semiconductor laser diode of claim 3, wherein a groove is formed in the substrate on which the via hole is formed to face an interface between the lowermost material layer and the substrate. 제 3 항에 있어서, 상기 비어홀은 상기 제1 전극에 대응하는 기판 영역에 형성되어 있는 것을 특징으로 하는 반도체 레이저 다이오드.The semiconductor laser diode according to claim 3, wherein the via hole is formed in a substrate region corresponding to the first electrode. 제 3 항에 있어서, 상기 기판에 복수의 상기 비어홀이 형성되어 있는 것을 특징으로 하는 반도체 레이저 다이오드.4. The semiconductor laser diode according to claim 3, wherein a plurality of said via holes are formed in said substrate. 제 3 항 내지 제 6 항 중 선택된 어느 한 항에 있어서, 상기 비어홀은 상기 제1 물질층의 최하층으로 확장된 것을 특징으로 하는 반도체 레이저 다이오드.7. The semiconductor laser diode according to any one of claims 3 to 6, wherein the via hole extends to the lowest layer of the first material layer. 제 2 항에 있어서, 상기 기판은 상기 최하층 물질층 저면의 일부 영역 상에만 구비된 것을 특징으로 하는 반도체 레이저 다이오드.The semiconductor laser diode of claim 2, wherein the substrate is provided only on a portion of a bottom surface of the lowermost material layer. 제 8 항에 있어서, 상기 최하층 물질층 저면의 상기 기판이 형성된 부분과 그렇지 않은 부분 사이에 단차가 존재하고, 상기 최하층 물질층 저면의 상기 기판이 형성되지 않은 부분은 소정의 두께 만큼 식각되어 있는 것을 특징으로 하는 반도체 레이저 다이오드.10. The method of claim 8, wherein a step exists between a portion of the bottom of the bottom layer having no substrate and a portion where the substrate is not formed, and a portion of the bottom of the bottom layer having no substrate formed is etched by a predetermined thickness. A semiconductor laser diode characterized in that. 제 4 항에 있어서, 상기 열 방출수단의 일부는 상기 홈을 통해서 상기 최하층 물질층과 간접적으로 접촉되어 있는 것을 특징으로 하는 반도체 레이저 다이오드.5. The semiconductor laser diode according to claim 4, wherein a part of said heat dissipation means is in indirect contact with said lowest layer of material through said groove. 제 10 항에 있어서, 상기 기판에 상기와 같은 홈이 복수개 형성되어 있는 것을 특징으로 하는 반도체 레이저 다이오드.The semiconductor laser diode according to claim 10, wherein a plurality of such grooves are formed in the substrate. 제 10 항에 있어서, 상기 기판에 상기 최하층 물질층의 저면이 노출되는 비어홀과 상기 비어홀이 상기 최하층 물질층으로 확장된 형태의 비어홀이 더 구비되어 있는 것을 특징으로 하는 반도체 레이저 다이오드.The semiconductor laser diode of claim 10, further comprising a via hole in which the bottom surface of the lowermost material layer is exposed and a via hole in which the via hole extends to the lowermost material layer. 제 1 항, 제 2 항, 제 3 항 또는 제 10 항에 있어서, 상기 열 방출수단은 금, 백금, 은, 구리, 니켈 및 인듐으로 이루어진 군중에서 선택된 적어도 어느 하나를 포함하는 열 전도층인 것을 특징으로 하는 반도체 레이저 다이오드.11. The method of claim 1, 2, 3 or 10, wherein the heat dissipating means is a heat conducting layer comprising at least one selected from the group consisting of gold, platinum, silver, copper, nickel and indium. A semiconductor laser diode characterized in that. 제 2 항, 제 3 항, 제 4 항, 제 6 항, 제 8 항, 제 9 항, 제 11 항 또는 제 12 항에 있어서, 상기 기판은 고 저항성 기판, 실리콘 카본(SiC) 기판 또는 III-V족 화합물 반도체 기판인 것을 특징으로 하는 반도체 레이저 다이오드.The method of claim 2, 3, 4, 6, 8, 9, 11, or 12, wherein the substrate is a high resistivity substrate, a silicon carbon (SiC) substrate, or III-. A semiconductor laser diode, which is a group V compound semiconductor substrate. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete