KR100389920B1 - 열팽창에 의한 신뢰성 저하를 개선할 수 있는 반도체 모듈 - Google Patents

열팽창에 의한 신뢰성 저하를 개선할 수 있는 반도체 모듈 Download PDF

Info

Publication number
KR100389920B1
KR100389920B1 KR10-2000-0075484A KR20000075484A KR100389920B1 KR 100389920 B1 KR100389920 B1 KR 100389920B1 KR 20000075484 A KR20000075484 A KR 20000075484A KR 100389920 B1 KR100389920 B1 KR 100389920B1
Authority
KR
South Korea
Prior art keywords
heat sink
module
semiconductor
fastening means
module board
Prior art date
Application number
KR10-2000-0075484A
Other languages
English (en)
Other versions
KR20020046003A (ko
Inventor
김민하
백중현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2000-0075484A priority Critical patent/KR100389920B1/ko
Priority to US09/995,322 priority patent/US6498388B2/en
Publication of KR20020046003A publication Critical patent/KR20020046003A/ko
Application granted granted Critical
Publication of KR100389920B1 publication Critical patent/KR100389920B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

솔더볼(solder ball)을 외부연결단자로 사용하는 반도체 소자를 포함하는 반도체 모듈에서, 열팽창 계수의 차이에 기인하여 발생한 솔더 결합 신뢰도(SJR: Solder Joint Reliability) 저하 문제를 개선할 수 있는 반도체 모듈에 관해 개시한다. 본 발명에 의한 메모리 모듈은, 모듈 보오드, 상부 방열판, 하부 방열판 및 체결수단으로 이루어지고, 상기 체결수단은 상부 방열판 및 상기 하부 방열판과, 모듈 보오드의 열팽창계수의 차이에 의해 반도체 모듈 내부에서 발생되는 수축 및 팽창 정도를 흡수할 수 있는 구조이다.

Description

열팽창에 의한 신뢰성 저하를 개선할 수 있는 반도체 모듈{Semiconductor module improving a reliability deterioration due to coefficient of thermal expansion}
본 발명은 반도체 소자에 관한 것으로, 더욱 상세하게는 반도체 메모리 모듈에 관한 것이다.
반도체 모듈이란, 규칙성과 분리성을 가진 몇 개의 반도체 소자들을 인쇄회로기판에 하나의 형태로 구성하여 정해진 기능을 수행케 하는 것으로서, 단일 부품으로 간주되는 조립회로를 의미한다. 지금까지 알려진 여러 가지의 반도체 모듈이 있으나, 가장 일반적인 형태는 디램(DRAM)을 사용한 반도체 메모리 모듈이다.
도 1 내지 도 5는 일반적인 반도체 메모리 모듈의 체결수단과 그 문제점을 설명하기 위해 도시한 도면들이다.
도1은 일반적인 반도체 메모리 모듈의 평면도이다.
도1을 참조하면, 일반적인 반도체 메모리 모듈은 모듈 회로 형성부(10), 체결부(12) 및 핀 커넥터부(14)로 이루어진다. 상기 모듈 회로 형성부(10)는 복수개의 반도체 메모리 소자가 반도체 메모리 모듈의 핵심인 모듈 보오드에 탑재되어 하나의 회로를 형성하는 부분이다. 상기 체결부(12)는, 상기 반도체 메모리 모듈에 상부 방열판과 하부 방열판이 있는 경우, 이를 서로 고정하여 하나로 결합하기 위한 체결수단(16)이 위치하는 부분을 가리킨다. 상기 핀 커넥터부(14)는 반도체 메모리 모듈을 다른 인쇄회로기판(PCB: Print Circuit Board)과 연결시키기 위한 핀 커넥터(Pin Connector)가 형성된 부분을 가리킨다.
도2는 상기 도1의 II-II'면에 대한 단면도이다.
도 2를 참조하면, 반도체 메모리 모듈은, 인쇄회로기판 형태의 모듈 보오드(18)에, BGA(Ball Grid Array) 또는 CSP(Chip Scale Package)와 같이 솔더볼(32)이 외부연결단자 역할을 하는 반도체 소자(26,28)가 상부 및 하부에 각각 탑재되어 있다. 그리고 상기 상부 및 하부 반도체 소자(26, 28)는, 열전달 물질층(TIM: Thermal Interface Material, 30)을 통하여 상부 및 하부 방열판(20, 22)과 각각 접촉되어 있다.
상기 상부 및 하부 방열판(20, 22)은, 상기 핀 커넥터부(14)를 제외하고, 반도체 소자(26, 28)가 탑재된 모듈 보오드(18)를 캡핑(capping)하는 형태로 형성된다. 상기 하부 및 상부 방열판(20, 22)은, 상기 접착부(12)에서 체결수단(16)을 통하여 서로 결합되어 고정되는데, 일반적으로 리벳(rivet) 혹은 볼트(bolt)/너트(nut)를 사용한다.
도 3은 상기 도2의 3부분에 대한 확대단면도이다.
도 3을 참조하면, 양면 혹은 다층기판 형태의 모듈 보오드(18)의 상부 및 하부면에 솔더볼(32)을 외부연결단자로 사용하고, 반도체 칩의 재질인 단결정 실리콘이 외부로 드러나는 반도체 소자 즉, CSP 혹은 BGA 패키지가 탑재된다. 또한, 상기 반도체 소자(26, 28)와 상기 상부 및 하부 방열판(20,22) 사이에는 열전달 물질층(TIM, 30)이 추가로 형성되어 상기 반도체 소자(26, 28)와 상기 상부 및 하부 방열판(20, 22) 사이에서 열전달을 원활하게 한다.
도 4는 상기 도2의 4부분에 대한 확대단면도이다.
도4를 참조하면, 상기 상부 방열판(20)과 하부 방열판(22)이 체결수단인 볼트 및 너트로 체결된 형태를 나타낸다. 따라서, 상기 반도체 소자(26, 28)가 탑재된 모듈보오드(18)와, 상부 및 하부 방열판(20,22)은 금속으로 된 볼트 너트를 통하여 하나로 결합하여 고정된다.
도 5는 종래기술에 의한 반도체 메모리 모듈이 온도적응 검사(Temperature cycling test)를 수행한 후에 변형된 모습을 보여준 단면도이다.
도 5를 참조하면, 반도체 소자는 수백개 내지 수만개의 부품으로 이루어지는 시스템, 예컨대 로켓트, 우주선, 비행기 및 컴퓨터와 같은 종합적인 전자기기에 탑재되어 사용된다. 이때, 상기 종합적인 전자기기 시스템은 내부에 포함된 하나의 반도체 소자라도 이상 작동을 하게되면 그 기능을 상실하여 폐기 처분될 수 있다. 따라서, 각각의 반도체 소자에 대한 신뢰성은 반드시 그 사용에 앞서 보장이 되어야 한다. 이러한 문제를 해결하기 위하여 반도체 소자의 제조업자가 실시하는 방법이 완제품을 사용자에게 전달하기 앞서 수행하는 신뢰도 검사이다. 이러한 신뢰도 검사는 무수히 많은 종류가 있으며, 그 중에 온도변화에 대한 반도체 소자의 신뢰도를 검사하기 위해 실시하는 것이 온도적응 검사(temperature cycling test)이다.
상기 온도적응 검사는, 반도체 소자를 챔버에 집어넣고 온도를 최대 -65∼150℃의 조건으로 올렸다 내렸다하는 과정을 반복하면서 반도체 소자에서 일어나는 물리적, 전기적 이상 유무를 사전 검사하는 방법이다.
그러나, 종래기술에 의한 반도체 메모리 모듈은, 반도체 소자(26, 28)와 모듈 보오드(18) 사이를 연결하면서 고정되어 있는 솔더볼(32)의 결합력, 즉 솔더 결합 신뢰도(SJR: Solder Joint Reliability)가 악화되는 문제점을 발생시킨다.
그 이유는, 메모리 모듈을 구성하는 개개의 부품이 다른 열팽창계수(CTE: Coefficient of Thermal Expansion)를 갖기 때문이다. 구체적으로는, 반도체 소자를 구성하는 실리콘의 열팽창계수는 2.6ppm/℃이고, 모듈 보오드(18)의 열팽창계수는 18ppm/℃이고, 상부 및 하부 방열판을 구성하는 알루미늄의 열팽창계수는 24ppm/℃로 각각이 차이가 있다. 따라서, 온도적응 검사시, 고온과 저온에 의한 스트레스가 반복적으로 반도체 메모리 모듈에 가해지면, 상기 메모리 모듈내의 모듈 보오드(18), 반도체 소자(26, 28) 및 상부 및 하부 방열판(20, 22)은 그 열팽창계수에 비례하여 각각 다른 크기로 수축과 팽창을 반복하게 된다. 이때 반도체 소자(26, 28)의 재질인 실리콘보다 모듈 보오드(18)는 수축 및 팽창되는 정도가 더 크기 때문에 수축 및 팽창되는 거리가 더 길다.
그러나, 반도체 소자(26, 28)와 상부 및 하부방열판(20, 22) 사이에 고정된 솔더볼(32')은 이들을 고정시켜 움직이지 못하게 하고, 거기에 더하여 체결수단인 볼트/너트가 상부 및 하부 방열판(20,22)과 모듈 보오드(18)사이를 완전히 결합시켜 고정시킨다. 따라서, 솔더볼(32')은 상기 수축 및 팽창되는 힘을 견디지 못하고, 변형되어 반도체 소자(26, 28)와 모듈 보오드(18) 사이에서 결합력을 상실하게 된다. 이러한 결함은 반도체 메모리 모듈의 동작에 치명적인 결함을 초래하게 되어 반도체 메모리 모듈의 신뢰성을 저하시킨다.
본 발명이 이루고자 하는 기술적 과제는 내부에 형성된 부품간의 열팽창계수차이가 원인이 되어 발생하는 솔더 결합 신뢰도(SJR)를 개선할 수 있는 수단을 구비하는 메모리 모듈을 제공하는데 있다.
도 1 내지 도 5는 일반적인 반도체 모듈의 체결수단과 그 문제점을 설명하기 위해 도시한 도면들이다.
도 6 내지 도9는 본 발명에 의한 반도체 모듈 및 그 체결수단을 설명하기 위해 도시한 도면들이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 모듈 보오드(module board), 102: 상부 방열판(heat spreader),
104: 하부 방열판, 106: 체결수단,
106A: 제1 결합체, 106B: 제2 결합체,
108: 상부 반도체 소자, 110: 하부 반도체 소자,
112: 열전달 물질층(TIM), 114: 솔더볼(solder ball),
116: 핀 커넥터부, 118: 핀 커넥터(pin connecter),
120: 제1 체결수단, 122: 제2 체결수단,
124: 제3 체결수단.
상기 기술적 과제를 달성하기 위하여 본 발명의 일 태양에 의한 메모리 모듈은, 다수개의 반도체 소자가 인쇄회로기판의 상하부에 스택(stack)되고, 다른 기판과의 연결을 위한 핀 커넥터부가 형성된 모듈 보오드, 상기 모듈 보오드의 상부에 스택된 반도체 소자들의 상면과 접촉되면서 상기 핀 커넥터부를 제외한 모듈 보오드의 상부를 캡핑(capping)하는 형태의 상부 방열판, 상기 모듈 보오드의 하부에 스택된 반도체 소자들의 하면과 접촉되면서 핀 커넥터부를 제외한 모듈 보오드의 하부를 캡핑(capping)하는 형태의 하부 방열판, 상기 모듈 보오드를 사이에 놓고, 상기 상부 방열판과 상기 하부 방열판을 고정시키는 체결수단을 포함한다. 이때, 상기 체결수단은, 상기 상부 방열판 및 상기 하부 방열판과, 상기 모듈 보오드의 열팽창계수의 차이에 의해 발생되는 상기 상부 방열판, 하부 방열판 및 모듈 보오드의 수축 및 팽창 크기를 흡수할 수 있는 구조인 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 체결수단은 서로 결합될 수 있는 형태의 제1 및 제2 결합체로 이루어지고, 서로 결합되었을 때에 결합방향의 측면에 일정한 간격의 유격(gap)이 형성된다.
바람직하게는, 상기 체결수단의 유격은 상기 상부 방열판, 하부 방열판 및 모듈 보오드의 수축 및 팽창을 좌우방향, 전후방향에서 흡수할 수 있는 방향성을 띤 구조로서, 좌우방향에서 고정하기 위한 체결수단은 유격(gap)이 좌우방향으로형성되어야 하고, 전후방향에서 고정하기 위한 체결수단은 유격(gap)이 전후방향으로 형성되는 것이 적합하다.
상기 모듈 보오드의 반도체 소자는, 반도체 메모리 소자로서, 상기 상부 및 하부 방열판과 접촉되는 부분이 단결정 실리콘 상태인 것이 적합하고, 상기 모듈 보오드와 솔더볼을 통하여 연결되는 것이 바람직하다.
상기 반도체 소자와 상기 상부 및 하부 방열판 사이에는 열전달 물질층(TIM)을 더 포함하는 것이 적합하고, 상기 상부 및 하부 방열판은 알루미늄을 재질인 것이 바람직하다.
본 발명에 따르면, 체결수단이 반도체 메모리 모듈을 이루는 각각의 부품에서 유발되는 열팽창계수의 차이에 의한 수축 및 팽창 정도를 흡수할 수 있어서, 솔더 결합 신뢰도(SJR)를 개선할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
본 명세서에서 말하는 체결수단의 구조는 예시적인 의미이며, 도면에 나타난 것과 같은 특정 형상만을 한정하는 것이 아니다. 본 발명은 그 정신 및 필수의 특징을 이탈하지 않고 다른 방식으로 실시할 수 있다. 예를 들면, 아래의 바람직한 실시예에 있어서는 체결수단이 상부 및 하부방열판과 모듈보오드를 결합시키면서좌우 혹은 전후 방향으로 유격을 형성하는 간단한 구조이지만, 이는 상기 상부 및 하부 방열판과 모듈보오드를 하나로 고정하면서 유격을 형성할 수 있는 구조이면 어떠한 것이라도 무방하다. 또한, 이해를 용이하게 하기 위하여 반도체 메모리 모듈을 중심으로 설명하지만, 이는 메모리 기능 외에 다른 기능을 수행하는 반도체 모듈에도 적용될 수 있는 것이다. 따라서, 아래의 바람직한 실시예에서 기재한 내용은 예시적인 것이며 한정하는 의미가 아니다.
도 6 내지 도 9는 본 발명에 의한 반도체 모듈 및 그 체결수단을 설명하기 위해 도시한 도면들이다.
도 6은 본 발명의 바람직한 실시예에 의한 반도체 메모리 모듈의 단면도이고, 도7은 그 평면도이다.
도 6 및 도 7을 참조하면, 본 발명에 의한 반도체 모듈은, 다수개의 반도체 소자(108, 110)가 상하로 탑재(mounting)되어 스택(stack)된 모듈 보오드(100), 상기 모듈 보오드(100)의 상부에 스택된 반도체 소자(108)들의 상면과 접촉되면서 상기 모듈 보오드(100)의 상부를 캡핑(capping)하는 형태의 상부 방열판(102), 상기 모듈 보오드의 하부에 스택된 반도체 소자(110)들의 하면과 접촉되면서 상기 모듈 보오드(100)의 하부를 캡핑(capping)하는 형태의 하부 방열판(104), 상기 모듈 보오드(100)를 사이에 놓고, 상기 상부 방열판(102)과 상기 하부 방열판(104)을 고정시키는 체결수단(106)으로 이루어진다.
이때, 상기 체결수단(도6의 106 및 도7의 120, 122, 124)은 그 측면에 형성된 유격(G)에 의해 상기 상부 방열판(102) 및 하부 방열판(104)과, 상부 및 하부반도체 소자(108, 110) 및 상기 모듈 보오드(100)의 열팽창계수의 차이에 의해 발생되는 수축 및 팽창 정도를 흡수할 수 있는 구조인 것이 본 발명의 핵심사상이다. 도면의 참조부호 112는 열전달 물질층(TIM)을 가리키고, 114는 반도체 소자의 외부연결단자 역할을 수행하는 솔더볼을 각각 가리킨다.
또한, 상기 상부 및 하부 반도체 소자(108, 110)는, 열전달 물질층(TIM, 112)과 접촉되는 부분이, 봉합재(EMC: Epoxy Mold Compound)로 쌓여지지 않고, 반도체 칩의 재질인 단결정 실리콘으로 된 CSP 혹은 BGA 패키지인 것이 적합하다. 상기 솔더볼(114)은 반도체 소자의 외부연결수단으로 모듈 보오드(100)에 연결된다. 상기 상부 및 하부 방열판(102, 104)은 열방출이 용이한 물질이면 어느 것이나 사용 가능하지만 본 발명에서는 알루미늄을 재질로 하는 것이 적합하다.
이어서, 도 7을 참조하여 본 발명에 의한 반도체 모듈의 체결수단이 동작하는 구조 및 원리에 대하여 설명한다.
도 7을 참조하면, 본 발명에 의한 반도체 모듈은, 평면 방향에서 보면, 핀 커넥터부(116)가 다른 인쇄회로기판과의 연결을 위하여 형성되고, 상기 핀 커넥터부(116)에는 핀 커넥터(118)가 형성되어 있어서, 다른 모 기판(mother board)에 결합될 수 있다.
또한, 체결수단(도6 106)은 크게 제1, 제2 및 제3 체결수단(도7 120, 122, 124)이 반도체 모듈 내에 형성되는데, 상기 제1 및 제2 체결수단(120, 122)은 좌우방향의 수축 및 팽창정도를 흡수할 수 있는 구조이다.
상기 제1 및 제2 체결수단(120, 122)은 제1 및 제2 결합체(106A, 106B)로 이루어지며, 제1 및 제2 결합체(106A, 106B)가 서로 결합되었을 때 수직 및 사선방향으로 서로 맞닿는 영역을 M이라 칭하고 설명을 전개한다. 본 발명에 의한 반도체 모듈의 제1 및 제2 체결수단(120, 122)이 결합되면, 유격(G)이 결합방향의 측면 즉, 좌우방향에서 형성(120의 부분확대도 참조)된다. 따라서 온도적응 검사와 같은 급격한 온도변화 조건에서 반도체 모듈의 내부 부품들이 서로 다른 열팽창계수로 팽창 및 수축하더라도, 상기 제1 및 제2 체결수단(120, 122)은 상부 및 하부방열판(102, 104)과 모듈보오드(100)를 체결함과 동시에, 그 측면에 형성된 유격(G)에 의해 이러한 팽창 및 수축 정도를 좌우방향에서 흡수할 수 있다.
본 발명에 의한 제3 체결수단(124) 역시 제1 및 제2 결합체(106A, 106B)로 이루어지는데, 제1 및 제2 결합체(106A, 106B)가 결합하면 유격(G)이 상하방향으로 형성된다. 따라서 반도체 모듈의 내부 부품들이 서로 다른 열팽창계수를 가지고 상하방향으로 팽창 및 수축하더라도 이를 상하방향에서 흡수할 수 있다.
따라서, 본 발명에 의한 제1 내지 제3 체결수단(120, 122, 124)들은, 2개로 결합체로 이루어져 모듈보오드(100)와 상부 및 하부 방열판(102, 104)을 일 방향으로 결합함과 동시에 그 결합방향의 측면에 유격(G)을 형성한다. 따라서 상기 유격(G)은 반도체 모듈의 내부 부품들이 서로 다른 열팽창계수를 보유함으로써 필연적으로 수반되는 서로 다른 수축 및 팽창 정도를 흡수하게 된다.
도 8은 상기 도7의 제1 체결수단(120)중 VIII-VIII' 절단면에 대한 확대 단면도이고, 도9는 상기 체결수단이 결합되는 과정을 보여주는 사시도이다.
도 8 및 도 9를 참조하면, 모듈 보오드(100)를 가운데 놓고, 상부 및 하부방열판(102, 104)을 고정시키는 체결수단(106)은, 제1 결합체(106A) 및 제2 결합체(106B)가 결합하여 상기 모듈 보오드(100), 상부 방열판(102) 및 하부 방열판(104)을 결합하게 된다.
이때, 제1 결합체(106A) 및 제2 결합체(106B)가 결합되었을 때에 유격(G)이 그 측면에 형성되는 것을 도 9를 통하여 확인할 수 있다. 이때, 상기 유격(G)은 상부 및 하부 반도체 소자(108, 110)와, 모듈 보오드(100) 및 상부 및 하부 방열판(102, 104)의 열팽창 계수의 차이에 의하여 수축과 팽창할 때, 이를 흡수할 수 있는 공간이 된다.
따라서, 본 발명에 의한 체결수단(106)은 일 방향으로는 상기 모듈보오드(100), 상부 방열판(102) 및 하부 방열판(104)을 고정함과 동시에, 체결수단(106)이 구성되는 방향과 수직으로 일정한 간격의 유격(G)을 마련한다. 그러므로 상기 유격의 작용으로 말미암아, 반도체 모듈의 내부 부품이 팽창 및 수축하는 문제를 해결한다. 따라서, 상부 및 하부 반도체 소자(108, 110)의 솔더볼(도6 114)이 변형되어 모듈 보오드(100)로부터 떨어짐으로 말미암아 모듈보오드(100)와의 전기적 연결이 끊어지는 문제를 억제할 수 있다.
즉, 온도적응 검사시, 좌우 혹은 상하 방향으로 수축 및 팽창하는 모듈 보오드(100)와 상부 및 하부 방열판(102, 104)이, 체결수단(106)의 유격(G)에 의해 그 수축 및 팽창하는 정도를 흡수함으로써, 솔더볼의 솔더 결합 신뢰도(SJR)를 개선할 수 있다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 체결수단이 반도체 메모리 모듈을 이루는 각각의 부품에서 유발되는 열팽창계수의 차이에 의한 수축 및 팽창 정도를 흡수할 수 있어서, 솔더 결합 신뢰도(SJR)를 개선할 수 있다. 따라서 반도체 모듈의 신뢰성을 개선할 수 있다.

Claims (11)

  1. 다수개의 반도체 소자가 인쇄회로기판의 상하부에 스택되고, 다른 기판과의 연결을 위한 핀 커넥터부가 형성된 모듈 보오드;
    상기 모듈 보오드의 상부에 스택된 반도체 소자들의 상면과 접촉되면서 상기 핀 커넥터부를 제외한 모듈 보오드의 상부를 캡핑(capping)하는 형태의 상부 방열판;
    상기 모듈 보오드의 하부에 스택된 반도체 소자들의 하면과 접촉되면서 핀 커넥터부를 제외한 모듈 보오드의 하부를 캡핑(capping)하는 형태의 하부 방열판; 및
    상기 모듈 보오드를 사이에 놓고, 상기 상부 방열판과 상기 하부 방열판을 고정시키는 체결수단을 구비하되,
    상기 체결수단은,
    상기 상부 방열판 및 상기 하부 방열판과, 상기 모듈 보오드의 열팽창계수의 차이에 의해 발생되는 상기 상부 방열판, 하부 방열판 및 모듈 보오드의 수축 및 팽창을 흡수할 수 있는 구조로서 내부에 유격이 형성된 것을 특징으로 하는 반도체 모듈.
  2. 제1항에 있어서,
    상기 체결수단은 서로 결합될 수 있는 형태의 제1 및 제2 결합체로 이루어진 것을 특징으로 하는 반도체 모듈.
  3. 제2항에 있어서,
    상기 체결수단의 제1 및 제2 결합체는 서로 결합되었을 때에 결합방향의 측면에 일정한 간격으로 형성된 것을 특징으로 하는 반도체 모듈.
  4. 제3항에 있어서,
    상기 체결수단의 유격은 상기 상부 방열판, 하부 방열판 및 모듈 보오드의 수축 및 팽창을 좌우방향, 전후방향에서 흡수할 수 있는 방향성을 띤 구조로 형성된 것을 특징으로 하는 반도체 모듈.
  5. 제4항에 있어서,
    상기 상부 방열판 및 하부 방열판을 좌우방향에서 고정하기 위한 체결수단은 유격(gap)이 좌우방향으로 형성된 것을 특징으로 하는 반도체 모듈.
  6. 제4항에 있어서,
    상기 상부 방열판 및 하부 방열판을 전후방향에서 고정하기 위한 체결수단은 유격(gap)이 전후방향으로 형성된 것을 특징으로 하는 반도체 모듈.
  7. 제1항에 있어서,
    상기 모듈 보오드의 반도체 소자는,
    상기 상부 및 하부 방열판과 접촉되는 부분이 단결정 실리콘 상태인 것을 특징으로 하는 반도체 모듈.
  8. 제1항에 있어서,
    상기 모듈 보오드의 반도체 소자는,
    상기 모듈 보오드와 솔더볼을 통하여 연결된 것을 특징으로 하는 반도체 모듈.
  9. 제1항에 있어서,
    상기 반도체 소자와 상기 상부 및 하부 방열판 사이에는 열전달 물질층(TIM)이 더 형성된 것을 특징으로 하는 반도체 모듈.
  10. 제1항에 있어서,
    상기 상부 및 하부 방열판은 알루미늄을 재질로 하는 것을 특징으로 하는 반도체 모듈.
  11. 제1항에 있어서,
    상기 반도체 소자는 메모리 소자인 것을 특징으로 하는 반도체 모듈.
KR10-2000-0075484A 2000-12-12 2000-12-12 열팽창에 의한 신뢰성 저하를 개선할 수 있는 반도체 모듈 KR100389920B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2000-0075484A KR100389920B1 (ko) 2000-12-12 2000-12-12 열팽창에 의한 신뢰성 저하를 개선할 수 있는 반도체 모듈
US09/995,322 US6498388B2 (en) 2000-12-12 2001-11-26 Semiconductor module with improved solder joint reliability

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0075484A KR100389920B1 (ko) 2000-12-12 2000-12-12 열팽창에 의한 신뢰성 저하를 개선할 수 있는 반도체 모듈

Publications (2)

Publication Number Publication Date
KR20020046003A KR20020046003A (ko) 2002-06-20
KR100389920B1 true KR100389920B1 (ko) 2003-07-04

Family

ID=19702974

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0075484A KR100389920B1 (ko) 2000-12-12 2000-12-12 열팽창에 의한 신뢰성 저하를 개선할 수 있는 반도체 모듈

Country Status (2)

Country Link
US (1) US6498388B2 (ko)
KR (1) KR100389920B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3910493B2 (ja) * 2002-06-14 2007-04-25 新光電気工業株式会社 半導体装置及びその製造方法
JP2004055860A (ja) * 2002-07-22 2004-02-19 Renesas Technology Corp 半導体装置の製造方法
DE60305006T2 (de) * 2003-05-08 2006-11-02 Infineon Technologies Ag Schaltungsmodul mit miteinander verschalteten gruppen von überlappenden halbleiterchips
US7166906B2 (en) * 2004-05-21 2007-01-23 Samsung Electronics Co., Ltd. Package with barrier wall and method for manufacturing the same
TW200846880A (en) * 2007-05-17 2008-12-01 Bridge Semiconductor Corp Memory module structure with high heat-dissipating effect
US20070274059A1 (en) * 2006-05-25 2007-11-29 Chennupati Raghuram Siva Apparatus and method for shielding of electromagnetic interference of a memory module
JP5017977B2 (ja) * 2006-09-14 2012-09-05 富士通セミコンダクター株式会社 半導体装置およびその製造方法
KR100833209B1 (ko) * 2006-11-28 2008-05-28 삼성전자주식회사 열팽창에 의한 미스매치를 해결할 수 있는 원주형 회전결합체 및 이를 포함하는 반도체 소자
US20090140401A1 (en) * 2007-11-30 2009-06-04 Stanley Craig Beddingfield System and Method for Improving Reliability of Integrated Circuit Packages
KR100984857B1 (ko) * 2008-02-14 2010-10-04 주식회사 하이닉스반도체 메모리 모듈 및 그의 제조방법
FR2951019B1 (fr) * 2009-10-07 2012-06-08 Valeo Etudes Electroniques Module de puissance pour vehicule automobile
CN108447834B (zh) * 2018-05-23 2024-01-26 杭州汉安半导体有限公司 一种用于晶闸管的散热装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5109318A (en) * 1990-05-07 1992-04-28 International Business Machines Corporation Pluggable electronic circuit package assembly with snap together heat sink housing
KR19980072375A (ko) * 1997-03-05 1998-11-05 문정환 반도체 멀티칩 모듈
JPH11354701A (ja) * 1998-06-12 1999-12-24 Nec Corp 放熱体及び放熱体を装着したメモリモジュール
JP2000150736A (ja) * 1998-11-13 2000-05-30 Shinko Electric Ind Co Ltd 半導体モジュール用放熱板および半導体モジュール

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1381778A (en) * 1972-06-08 1975-01-29 Cableform Ltd Semiconductor clamping means

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5109318A (en) * 1990-05-07 1992-04-28 International Business Machines Corporation Pluggable electronic circuit package assembly with snap together heat sink housing
KR19980072375A (ko) * 1997-03-05 1998-11-05 문정환 반도체 멀티칩 모듈
JPH11354701A (ja) * 1998-06-12 1999-12-24 Nec Corp 放熱体及び放熱体を装着したメモリモジュール
JP2000150736A (ja) * 1998-11-13 2000-05-30 Shinko Electric Ind Co Ltd 半導体モジュール用放熱板および半導体モジュール

Also Published As

Publication number Publication date
US20020074639A1 (en) 2002-06-20
KR20020046003A (ko) 2002-06-20
US6498388B2 (en) 2002-12-24

Similar Documents

Publication Publication Date Title
KR100264638B1 (ko) 스트레스 경감을 위한 히트 싱크가 부착된 칼럼그리드 어레이
US6294831B1 (en) Electronic package with bonded structure and method of making
US6570259B2 (en) Apparatus to reduce thermal fatigue stress on flip chip solder connections
US10342160B2 (en) Heat sink attachment on existing heat sinks
US7361972B2 (en) Chip packaging structure for improving reliability
EP2983202B1 (en) Printed circuit board assembly including conductive heat transfer
US7462939B2 (en) Interposer for compliant interfacial coupling
KR100389920B1 (ko) 열팽창에 의한 신뢰성 저하를 개선할 수 있는 반도체 모듈
JP2001326304A (ja) 半導体装置及びその製造方法
US6053394A (en) Column grid array substrate attachment with heat sink stress relief
US20060060952A1 (en) Heat spreader for non-uniform power dissipation
US20080012152A1 (en) Component and method for producing a component
KR100719384B1 (ko) 얇은 프로파일의 상호연결 구조 및 연결 방법
US7161238B2 (en) Structural reinforcement for electronic substrate
US7649253B2 (en) Semiconductor device
JPH11284097A (ja) 半導体装置
JP2000022034A (ja) 電子回路装置の接続構造
KR101374144B1 (ko) 워피지 방지 구조를 갖는 반도체 장치
US20210111093A1 (en) Heterogeneous Lid Seal Band for Structural Stability in Multiple Integrated Circuit (IC) Device Modules
US20190385956A1 (en) Semiconductor chip
US6646356B1 (en) Apparatus for providing mechanical support to a column grid array package
KR100233861B1 (ko) Bga 반도체 패키지
JP4128722B2 (ja) 回路基板および電子機器
KR100621437B1 (ko) 수리가 쉬운 반도체 패키지의 기판 실장 구조, 적층 패키지및 반도체 모듈
JP2002026179A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120531

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee