KR100386931B1 - Oscillator circuit - Google Patents
Oscillator circuit Download PDFInfo
- Publication number
- KR100386931B1 KR100386931B1 KR10-2000-0019812A KR20000019812A KR100386931B1 KR 100386931 B1 KR100386931 B1 KR 100386931B1 KR 20000019812 A KR20000019812 A KR 20000019812A KR 100386931 B1 KR100386931 B1 KR 100386931B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- power supply
- supply voltage
- circuit
- oscillation
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Abstract
본 발명은 오실레이터 회로에 대하여 기술된다. 오실레이터 회로는 전원전압의 변화에 대하여 이를 감지·보상하는 전원전압 감지 회로부와 전원전압 보상 회로부, 온도변화에 대하여 이를 보상하는 온도보상 기준전압 발생 회로부, 그리고 반도체 제조 공정 변화에 대하여 이를 보상하는 공정변화 보상 회로부를 포함하고, 발진 회로부를 통하여 일정한 주파수의 발진신호(fout)를 발생한다. 전원전압 감지 회로부는 전원전압의 레벨을 감지하고 전달 특성상 서로 다른 스위칭 포인트를 갖는 다수개의 인버터 체인들에 의하여 스위칭 제어 신호 발생한다. 온도보상 기준전압 발생 회로부는 서로 반대의 온도계수를 갖는 소자들을 이용하여 소정의 기준전압을 발생한다. 공정변화 보상 회로부는 발진 회로부 내에 병렬연결되는 다수개의 트리밍단을 구비한다. 따라서, 본 발명의 오실레이터 회로는 전원전압 변화, 온도의 변화 및 반도체 제조 공정 변화가 있더라도 안정적인 발진신호를 발생시킨다.The present invention is described with respect to an oscillator circuit. The oscillator circuit includes a power supply voltage sensing circuit section that detects and compensates for changes in power supply voltage, a power supply voltage compensation circuit section, a temperature compensation reference voltage generation circuit section that compensates for temperature changes, and a process change that compensates for changes in semiconductor manufacturing processes. Comprising a compensation circuit portion, and generates an oscillation signal (fout) of a constant frequency through the oscillation circuit portion. The power supply voltage sensing circuit unit detects the level of the power supply voltage and generates a switching control signal by a plurality of inverter chains having different switching points due to transmission characteristics. The temperature compensation reference voltage generation circuit unit generates a predetermined reference voltage by using elements having opposite temperature coefficients. The process change compensation circuit portion includes a plurality of trimming stages connected in parallel in the oscillation circuit portion. Accordingly, the oscillator circuit of the present invention generates a stable oscillation signal even when there is a change in power supply voltage, temperature change, and semiconductor manufacturing process change.
Description
본 발명은 반도체 집적회로에 관한 것으로서, 특히 전원전압, 온도 및 반도체 공정 등의 변화에도 일정한 주파수의 발진신호를 발생하는 오실레이터 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor integrated circuits, and more particularly, to an oscillator circuit that generates an oscillation signal of a constant frequency even with changes in power supply voltage, temperature, and semiconductor process.
오실레이터는 컴퓨터, 시스템 또는 통신기기 등을 포함하는 전자장치들의 타이밍 신호를 제공하는 데에 폭넓게 사용된다. 오실레이터에는 일반적으로 크리스탈 오실레이터로 대표되는 외장형 오실레이터와 반도체 집적회로에 내장되는 내장형 오실레이터가 있다. 크리스탈 오실레이터는 수정 결정(이하 "크리스탈"이라 칭함)과 오실레이터 회로를 포함하고, 오실레이터 회로가 전기적으로 크리스탈을 자극하여 크리스탈의 물리적 특성인 공진 주파수에서 발진신호를 발생한다. 이러한 크리스탈 오실레이터는 크리스탈의 공진 주파수를 트리밍(trimming)하기 위해 크리스탈 표면에 선택적으로 메탈을 도금(metal plating)하는 등의 단계가 필요하기 때문에, 제조 공정시간이 긴 단점을 지닌다.Oscillators are widely used to provide timing signals for electronic devices including computers, systems or communication devices. Oscillators include external oscillators, typically represented by crystal oscillators, and embedded oscillators embedded in semiconductor integrated circuits. The crystal oscillator includes a crystal crystal (hereinafter referred to as a "crystal") and an oscillator circuit, and the oscillator circuit electrically stimulates the crystal to generate an oscillation signal at a resonance frequency, which is a physical characteristic of the crystal. Such a crystal oscillator has a disadvantage in that the manufacturing process time is long because a step such as selective metal plating on the crystal surface is required to trim the resonant frequency of the crystal.
도 1은 종래의 내장형 오실레이터 회로를 나타내는 도면이다. 이를 참조하면, 도 1의 오실레이터 회로(100)는 다수개의 인버터들이 직렬연결되어 있고, 이 인버터들 중 홀수개의 인버터들 예컨대, 3개의 인버터들이 피이드백 루프(feedback loop)(110)를 형성하고 있다. 피이드백 루프(110) 내 인버터들 사이에는 지연소자들로서 저항과 커패시터가 연결되어 있다. 오실레이터 회로(100)는 전원전압이 인가되면 피이드백 루프를 통해 180。 위상 반전되는 발진신호(fout)를 발생한다. 발진신호(fout)는 연속적으로 발진하게 되는 데, 저항들 및 커패시터들에 의하여 설정되는 지연시간 만큼의 위상차에 의하여 그 주파수가 결정된다.1 is a view showing a conventional built-in oscillator circuit. Referring to this, in the oscillator circuit 100 of FIG. 1, a plurality of inverters are connected in series, and an odd number of inverters, for example, three inverters form a feedback loop 110. . A resistor and a capacitor are connected as delay elements between the inverters in the feedback loop 110. The oscillator circuit 100 generates an oscillation signal fout that is 180 ° phase reversed through a feedback loop when a power supply voltage is applied. The oscillation signal fout is oscillated continuously, the frequency of which is determined by the phase difference by the delay time set by the resistors and the capacitors.
그런데, 도 1의 오실레이터 회로(100)는 온도 변화에 따라 발진신호(fout)의 주파수가 일정하지 않은 문제점이 있다. 즉, 인버터들을 구성하는 트랜지스터들이 온도변화에 대하여 종속적인 특성을 가지기 때문에, 광범위한 온도 변화 예컨대, -30℃ 내지 140 ℃ 정도의 온도범위에 대하여 발진신호(fout)는 안정적이지 못하고 주파수 특성이 변동된다. 또한, 도 1의 오실레이터 회로(100)는 전원전압의 변화에 따라 그대로 발진신호(fout)가 발생되기 때문에 발진신호(fout)의 주파수 특성이 틀어진다.However, the oscillator circuit 100 of FIG. 1 has a problem in that the frequency of the oscillation signal fout is not constant according to the temperature change. That is, since the transistors constituting the inverters are dependent on the temperature change, the oscillation signal fout is not stable and the frequency characteristic is fluctuated over a wide temperature range, for example, a temperature range of about -30 ° C to 140 ° C. . In addition, since the oscillator circuit 100 of FIG. 1 generates the oscillation signal fout as it is, the frequency characteristic of the oscillation signal fout is changed.
그리고, 도 1의 오실레이터 회로(100)는 반도체 공정 변화에 따라 불가피하게 출력신호(fout)의 주파수 특성이 달라질 수 있는 데, 반도체 제조 공정 후에는 이를 보상할 수 없다. 그리하여, 원래 설정된 주파수의 발진신호(fout)에 의하여 동작되도록 설계된 전자장치들이 틀어진 주파수 특성으로 인해 오동작하는 문제점이 발생한다.In addition, the oscillator circuit 100 of FIG. 1 may inevitably change the frequency characteristic of the output signal fout according to the change of the semiconductor process, and cannot compensate for this after the semiconductor manufacturing process. Thus, a problem arises in that electronic devices designed to be operated by the oscillation signal fout of the originally set frequency are malfunctioned due to the wrong frequency characteristics.
따라서, 전원전압 변화, 온도 변화 그리고 공정 변화에도 안정적으로 일정한 주파수의 발진신호를 발생시키는 오실레이터 회로가 요구된다.Therefore, there is a need for an oscillator circuit that generates an oscillation signal of a constant frequency stably even with a power supply voltage change, a temperature change, and a process change.
본 발명의 목적은 전원전압 변화, 온도 변화 그리고 공정 변화에도 안정적으로 일정한 주파수의 발진신호를 발생시키는 오실레이터 회로를 제공하는 것이다.It is an object of the present invention to provide an oscillator circuit which generates an oscillation signal of a constant frequency stably even with a change in power supply voltage, temperature, and process.
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.In order to more fully understand the drawings used in the detailed description of the invention, a brief description of each drawing is provided.
도 1은 종래의 오실레이터 회로를 나타내는 도면이다.1 is a view showing a conventional oscillator circuit.
도 2는 본 발명의 일실시에에 따른 오실레이터 회로를 나타내는 도면이다.2 is a diagram illustrating an oscillator circuit according to an exemplary embodiment of the present invention.
도 3은 도 2의 전원전압 감지 회로부를 나타내는 도면이다.3 is a diagram illustrating a power supply voltage sensing circuit of FIG. 2.
도 4는 도 2의 전원전압 보상 회로부를 나타내는 도면이다.4 is a diagram illustrating a power supply voltage compensation circuit of FIG. 2.
도 5는 도 2의 온도보상 기준전압 발생 회로부를 나타내는 도면이다.FIG. 5 is a diagram illustrating the temperature compensation reference voltage generation circuit unit of FIG. 2.
도 6은 도 2의 발진 회로부를 나타내는 도면이다.FIG. 6 is a diagram illustrating an oscillation circuit part of FIG. 2.
도 7은 도 2의 공정변화 보상 회로부를 나타내는 일예의 도면이다.7 is a diagram illustrating an example of a process change compensation circuit of FIG. 2.
도 8은 도 2의 공정변화 보상 회로부를 나타내는 다른 예의 도면이다.8 is a diagram illustrating another example of the process change compensation circuit of FIG. 2.
상기의 목적을 달성하기 위하여 본 발명의 일실시예는 소정의 주파수를 갖는 발진 신호를 발생하는 오실레이터 회로에 있어서, 다수개의 인버터들로 구성되어 상기 발진 신호를 발생하는 발진 회로부와, 전원전압을 모니터링하는 전원전압 센싱 신호에 응답하여 다수개의 스위칭 제어 신호들을 발생하는 전원전압 감지 회로부와, 상기 발진 회로부 내 상기 인버터들 사이에 배치되고, 상기 스위칭 제어 신호들에 응답하여 상기 발진 신호의 지연을 조절하는 전원전압 보상 회로부를 구비한다.In order to achieve the above object, an embodiment of the present invention is an oscillator circuit for generating an oscillation signal having a predetermined frequency, consisting of a plurality of inverters for generating the oscillation signal and an oscillator circuit for monitoring the power supply voltage A power supply voltage sensing circuit unit generating a plurality of switching control signals in response to a power supply voltage sensing signal and between the inverters in the oscillation circuit unit, and controlling a delay of the oscillation signal in response to the switching control signals. And a power supply voltage compensation circuit.
상기의 목적을 달성하기 위하여 본 발명의 다른 실시예는 소정의 주파수를 갖는 발진 신호를 발생하는 오실레이터 회로에 있어서, 온도변화에 대하여 소정의 전압레벨을 갖는 기준전압을 발생하는 온도보상 기준전압 발생 회로부와, 상기 기준전압에 의하여 구동되는 다수개의 인버터들에 의하여 상기 발진 신호를 발생하는 발진 회로부를 구비한다.In order to achieve the above object, another embodiment of the present invention is an oscillator circuit for generating an oscillation signal having a predetermined frequency, the temperature compensation reference voltage generating circuit unit for generating a reference voltage having a predetermined voltage level with respect to the temperature change And an oscillation circuit unit generating the oscillation signal by a plurality of inverters driven by the reference voltage.
상기의 목적을 달성하기 위하여 본 발명의 다른 실시예는 소정의 주파수를 갖는 발진 신호를 발생하는 오실레이터 회로에 있어서, 다수개의 인버터들로 구성되어 상기 발진 신호를 발생하는 발진 회로부와, 전원전압을 모니터링하는 전원전압 센싱 신호에 응답하여 다수개의 스위칭 제어 신호들을 발생하는 전원전압 감지 회로부와, 상기 발진 회로부 내 상기 인버터들 사이에 배치되고, 상기 스위칭 제어 신호들에 응답하여 상기 발진 신호의 지연을 조절하는 전원전압 보상 회로부와, 온도변화에 대하여 소정의 전압레벨을 갖는 기준전압을 발생하는 온도보상 기준전압 발생 회로부를 구비하고, 상기 발진 회로부는 상기 기준전압으로 구동되는 것을 특징으로 한다.In order to achieve the above object, another embodiment of the present invention is an oscillator circuit for generating an oscillation signal having a predetermined frequency, consisting of a plurality of inverters for generating the oscillation signal and monitoring the power supply voltage A power supply voltage sensing circuit unit generating a plurality of switching control signals in response to a power supply voltage sensing signal and between the inverters in the oscillation circuit unit, and controlling a delay of the oscillation signal in response to the switching control signals. And a power compensation voltage compensating circuit part and a temperature compensating reference voltage generating circuit part generating a reference voltage having a predetermined voltage level in response to a temperature change, wherein the oscillation circuit part is driven at the reference voltage.
이와 같은 본 발명의 오실레이터 회로는 전원전압 및 온도의 변화에 대해서도 일정한 주파수의 발진신호를 발생한다. 또한 반도체 제조 공정 변화에 대하여도 이를 보상하여 안정적인 발진신호를 발생시킨다. 그리고, 종래의 크리스탈 오실레이터 대신에 반도체 집적회로로 구현되기 때문에 제조 공정 시간이 줄어드는 잇점이 있다.The oscillator circuit of the present invention generates an oscillation signal of a constant frequency even with a change in power supply voltage and temperature. It also compensates for changes in the semiconductor manufacturing process to generate a stable oscillation signal. In addition, since the semiconductor integrated circuit is implemented instead of the conventional crystal oscillator, the manufacturing process time is reduced.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. For each figure, like reference numerals denote like elements.
도 2는 본 발명의 일실시예에 따른 오실레이터 회로를 나타내는 도면이다. 이를 참조하면, 오실레이터 회로(200)는 전원전압 감지 회로부(300), 전원전압 보상 회로부(400), 온도보상 기준전압 발생 회로부(500), 발진 회로부(600) 및 공정변화 보상 회로부(700)를 구비한다.2 illustrates an oscillator circuit according to an embodiment of the present invention. Referring to this, the oscillator circuit 200 may include a power supply voltage sensing circuit unit 300, a power supply voltage compensation circuit unit 400, a temperature compensation reference voltage generation circuit unit 500, an oscillation circuit unit 600, and a process change compensation circuit unit 700. Equipped.
전원전압 감지 회로부(300)는 전원전압 센싱 신호(S)에 응답하여 다수개의 스위칭 제어 신호들(T1,T2,…,Tn)을 발생한다. 전원전압 센싱 신호(S)는 전원전압(VCC)의 레벨을 모니터링하여 그 전압레벨을 감지하는 신호이고, 스위칭 제어 신호들(T1,T2,…,Tn)은 감지된 전원전압의 레벨에 대응하여 선택적으로 발생되는 신호들이다. 전원전압 감지 회로부(300)는 구체적으로 도 3에 도시되어 있다.The power supply voltage sensing circuit unit 300 generates a plurality of switching control signals T1, T2,..., Tn in response to the power supply voltage sensing signal S. FIG. The power supply voltage sensing signal S is a signal for monitoring the level of the power supply voltage VCC and sensing the voltage level, and the switching control signals T1, T2,..., And Tn correspond to the detected level of the power supply voltage. Optionally generated signals. The power supply voltage sensing circuit unit 300 is specifically illustrated in FIG. 3.
도 3의 전원전압 감지 회로부(300)는 전원전압 감지부(310), 스위칭 제어부(320) 및 스위칭 제어 신호 발생부(330)를 포함한다. 전원전압 감지부(310)는 전원전압 센싱 신호(S)에 응답하여 전원전압(VCC)의 레벨을 감지하게 되는 데, 감지된 전원전압(VCC)의 레벨로 노드 N1의 전압레벨이 결정된다. 즉, 전원전압 센싱 신호(S)의 활성화 레벨인 로직 로우레벨에 응답하여 제1 엔모스 트랜지스터(MN1)는 턴-오프되고 제1 피모스 트랜지스터(MP1)는 턴-온된다. 턴-온된 제1 피모스 트랜지스터(MP1) 및 게이트에 연결된 접지전압(VSS)에 의하여 도통된제2 피모스 트랜지스터(MP2)를 통하여 노드 N1은 전원전압(VCC)의 레벨을 갖는다. 이 때, 노드 N1에 연결되어 있는 다이오드형의 제2 엔모스 트랜지스터(MN2) 및 저항(R1)은 부하로 작용하여 노드 N1의 전압레벨을 결정하게 된다.The power supply voltage sensing circuit unit 300 of FIG. 3 includes a power supply voltage sensing unit 310, a switching controller 320, and a switching control signal generator 330. The power supply voltage detector 310 detects the level of the power supply voltage VCC in response to the power supply voltage sensing signal S. The voltage level of the node N1 is determined based on the detected power supply voltage VCC. That is, the first NMOS transistor MN1 is turned off and the first PMOS transistor MP1 is turned on in response to a logic low level, which is an activation level of the power supply voltage sensing signal S. The node N1 has a level of the power supply voltage VCC through the turned-on first PMOS transistor MP1 and the second PMOS transistor MP2 connected by the ground voltage VSS connected to the gate. At this time, the diode-type second NMOS transistor MN2 and the resistor R1 connected to the node N1 act as a load to determine the voltage level of the node N1.
여기에서, 본 발명의 오실레이터 회로는 그 동작상 정상적으로 전원전압(VCC)이 2.2V 내지 3.6V의 전압레벨을 갖도록 설정되는데, 전원전압(VCC)의 범위를 확대하여 1.5V 내지 4.5V의 전압범위에 대해서도 동작 가능하다. 따라서, 1.5V 내지 4.5V 전압범위 내에서 정상적인 2.2V 내지 3.6V 전압범위 이외의 전원전압(VCC)을 전원전압 감지부(310)에서 감지하게 된다.Here, the oscillator circuit of the present invention is set so that the power supply voltage VCC normally has a voltage level of 2.2 V to 3.6 V in operation, and extends the range of the power supply voltage VCC to a voltage range of 1.5 V to 4.5 V. It can also operate. Accordingly, the power supply voltage detection unit 310 detects a power supply voltage VCC outside the normal 2.2V to 3.6V voltage range within the 1.5V to 4.5V voltage range.
스위칭 제어부(320)는 노드 N1의 전압레벨에 따라 스위칭 제어 신호들(T1,T2,…,Tn)을 선택적으로 발생시킨다. 스위칭 제어부(320)는 노드 N1에 연결되는 다수개의 인버터 체인들(321,322,323,324,325)을 포함하고, 각각의 인버터 체인들(321,322,323,324,325)은 서로 다른 전달특성을 갖도록 설정된다. 예를 들면, 제1 인버터 체인(321)은 낮은 스위칭 포인트, 예로서 VCC/2 이하의 스위칭 포인트, 제2 인버터 체인(322)은 정상적인 스위칭 포인트, 예로서 VCC/2 정도의 스위칭 포인트를, 그리고, 제3 인버터 체인(323)은 높은 스위칭 포인트, 예로서 VCC/2 이상의 스위칭 포인트를 갖도록 설정된다. 따라서, 노드 N1의 전압레벨에 응답해서 인버터 체인들(321,322,323,324,325)이 선택적으로 스위칭된다. 각각의 인버터 체인(321,322,323,324,325) 내의 커패시터들(C1,C2,…,Cn)은 전원전압(VCC)쪽의 노이즈를 제거한다. 스위칭 제어 신호 발생부(330)는 선택적으로 스위칭되는 인버터 체인들(321,322,323,324,325)의 출력에 응답하여 스위칭 제어신호들(T1,T2,T3,…,Tn)을 발생하는 데, 스위칭 제어 신호들(T1,T2,…,Tn) 중 하나 만이 로직 로우레벨로 발생된다.The switching controller 320 selectively generates the switching control signals T1, T2,..., And Tn according to the voltage level of the node N1. The switching controller 320 includes a plurality of inverter chains 321, 322, 323, 324, and 325 connected to the node N1, and each inverter chain 321, 322, 323, 324, and 325 is set to have different transmission characteristics. For example, the first inverter chain 321 may have a low switching point, for example a switching point of VCC / 2 or less, the second inverter chain 322 may have a normal switching point, for example, a switching point of VCC / 2, and the like. The third inverter chain 323 is set to have a high switching point, for example a switching point of VCC / 2 or higher. Thus, the inverter chains 321, 322, 323, 324, 325 are selectively switched in response to the voltage level at node N1. Capacitors C1, C2, ..., Cn in each inverter chain 321, 322, 323, 324, 325 remove noise on the power supply voltage VCC side. The switching control signal generator 330 generates the switching control signals T1, T2, T3,..., And Tn in response to the output of the inverter chains 321, 322, 323, 324 and 325 which are selectively switched. The switching control signals T1 Only one of (T2, ..., Tn) is generated at a logic low level.
즉, 전원전압(VCC)이 1.5V 정도로 낮을 경우, 전원전압 감지부(310)의 노드 N1 전압레벨을 제1 인버터 체인(321) 만이 로직 로우레벨로 인식하여 스위칭한다. 이에 따라 제1 스위칭 제어 신호(T1) 만이 로직 로우레벨로 발생된다. 그리고, 전원전압(VCC)이 1.5V 보다 높고 2.2V 보다 낮은 경우, 노드 N1 전압을 제1 및 제2 인버터 체인들(321,322)이 로직 로우레벨로 인식하여 제2 스위칭 제어 신호(T2) 만이 로직 로우레벨이 된다. 이러한 동작으로, 스위칭 제어 신호들(T1,T2,…,Tn) 중 하나 만이 로직 로우레벨로 발생된다.That is, when the power supply voltage VCC is as low as 1.5V, only the first inverter chain 321 recognizes the node N1 voltage level of the power supply voltage detector 310 as the logic low level and switches. Accordingly, only the first switching control signal T1 is generated at the logic low level. When the power supply voltage VCC is higher than 1.5 V and lower than 2.2 V, the node N1 voltage is recognized as the logic low level by the first and second inverter chains 321 and 322 so that only the second switching control signal T2 is logic. Low level. In this operation, only one of the switching control signals T1, T2, ..., Tn is generated at a logic low level.
도 4는 도 2의 전원전압 보상 회로부(400)를 나타내는 도면이다. 이를 참조하면, 전원전압 보상 회로부(400)는 스위칭 제어 신호들(T1,T2,…,Tn)에 응답하여 이후에 설명될 발진 회로부(600) 내의 두 노드 A와 B 사이의 지연시간을 조절한다. 전원전압 보상 회로부(400)는 노드 A와 B 사이에 스위치(S1,S2,…Sn)와 지연단(D1,D2,…,Dn)이 각각 직렬 연결된 다수개의 지연라인들(410,420,…430)을 포함한다. 도 3의 전원전압 감지 회로부(300)에서 전원전압(VCC)의 레벨에 따라 선택적으로 로직 로우레벨로 활성화되는 스위칭 제어 신호들(T1,T2,…,Tn)에 연결되는 스위치들(S1,S2,…,Sn)이 온(on)되고, 해당 지연라인들(410,420,…430)의 지연단들(D1,D2,…Dn)에 의하여 노드 A와 B 사이의 지연시간이 결정된다.4 is a diagram illustrating the power supply voltage compensation circuit unit 400 of FIG. 2. Referring to this, the power supply voltage compensation circuit unit 400 adjusts the delay time between two nodes A and B in the oscillation circuit unit 600 to be described later in response to the switching control signals T1, T2,..., And Tn. . The power supply voltage compensation circuit unit 400 includes a plurality of delay lines 410, 420, ... 430 in which switches S1, S2,... Sn and delay stages D1, D2,..., Dn are connected in series between nodes A and B, respectively. It includes. In the power supply voltage sensing circuit unit 300 of FIG. 3, the switches S1 and S2 connected to the switching control signals T1, T2,..., And Tn that are selectively activated at a logic low level according to the level of the power supply voltage VCC. , ..., Sn is turned on, and the delay time between nodes A and B is determined by the delay stages D1, D2, ... Dn of the corresponding delay lines 410, 420, ... 430.
도 5는 도 2의 온도보상 기준전압 발생 회로부(500)를 나타내는 도면이다. 이를 참조하면, 온도보상 기준전압 발생 회로부(500)는 바이어스전압 발생부(510)와 기준전압 발생부(520)를 포함한다. 바이어스전압 발생부(510)에는 피모스 트랜지스터들(MP10,MP20)로 구성되는 제1 전류미러(511)와 엔모스 트랜지스터들(MN10,MN20)로 구성되는 제2 전류미러(512)가 서로 연결되어 있다. 피모스 트랜지스터(MP10)와 엔모스 트랜지스터(MN10)로 형성된 경로로 흐르는 제1 전류량(I1)과 피모스 트랜지스터(MP20)와 엔모스 트랜지스터(MN20)로 형성된 경로로 흐르는 제2 전류량(I2)이 같다는 것은 당업자에게 자명하다. 전원전압(VCC)쪽에 연결된 저항(R10)에 흐르는 제2 전류량(I2)에 의하여 전원전압(VCC)에 대하여 소정의 전압강하가 일어나고, 그 결과로 바이어스전압(VBIAS)이 결정된다. 바람직하기로, 전원전압(VCC)이 2.2V 이상의 전압레벨일 때 바이어스전압(VBIAS)은 1.1V 정도의 전압레벨을 갖는다.5 is a diagram illustrating the temperature compensation reference voltage generation circuit unit 500 of FIG. 2. Referring to this, the temperature compensation reference voltage generator circuit 500 includes a bias voltage generator 510 and a reference voltage generator 520. In the bias voltage generator 510, a first current mirror 511 including PMOS transistors MP10 and MP20 and a second current mirror 512 including NMOS transistors MN10 and MN20 are connected to each other. It is. A first amount of current I 1 flowing in the path formed by the PMOS transistor MP10 and the NMOS transistor MN10, and a second amount of current I 2 flowing in the path formed by the PMOS transistor MP20 and the NMOS transistor MN20. It is apparent to those skilled in the art that A predetermined voltage drop occurs with respect to the power supply voltage VCC by the second current amount I 2 flowing through the resistor R10 connected to the power supply voltage VCC, and as a result, the bias voltage V BIAS is determined. Preferably, the bias voltage V BIAS has a voltage level of about 1.1V when the power supply voltage VCC is at a voltage level of 2.2V or more.
이 때, 바이어스전압 발생부(510) 내 저항(R10)은 온도특성에 있어서 양(+)의 온도계수를 가지는 반면, 트랜지스터들(MP10,MP20,MN10,MN20)은 음(-)의 온도계수를 가진다. 따라서, 온도계수가 서로 반대인 저항(R10)과 트랜지스터들(MP10,MP20,MN10,MN20)의 상호 작용에 의하여 바이어스전압(VBIAS)은 온도변화에 대해서도 안정적인 전압레벨을 갖게 된다.At this time, the resistance R10 in the bias voltage generator 510 has a positive temperature coefficient in the temperature characteristic, whereas the transistors MP10, MP20, MN10, MN20 have a negative temperature coefficient. Has Therefore, the bias voltage V BIAS has a stable voltage level against temperature change by the interaction of the resistors R10 and the transistors MP10, MP20, MN10, and MN20 having opposite temperature coefficients.
기준전압 발생부(520)는 바이어스 전압(VBIAS)을 입력신호로 하는 OP 앰프(Operational Amplifier)를 포함한다. OP 앰프에는 저항들(R20,R30)로 구성되는 피이드백 회로망(feedback network)이 구현되어, OP 앰프로 수신되는 입력신호인 바이어스 전압(VBIAS)을 증폭하여 소정의 이득을 갖는 기준전압(Vref)를 출력한다. 즉, 기준전압(Vref)은The reference voltage generator 520 includes an operational amplifier (OP) using the bias voltage V BIAS as an input signal. In the OP amplifier, a feedback network composed of resistors R20 and R30 is implemented to amplify the bias voltage V BIAS , which is an input signal received by the OP amplifier, to thereby obtain a reference voltage Vref having a predetermined gain. ) That is, the reference voltage Vref is
로 발생된다. 바람직하기로, 기준전압(Vref)은 2V 정도의 전압레벨을 가지도록 설정된다.Is caused by. Preferably, the reference voltage Vref is set to have a voltage level of about 2V.
여기에서, OP 앰프는 전원전압 센싱 신호(S)에 응답하여 그 동작이 인에이블되거나 디세이블된다. 전원전압 센싱 신호(S)의 활성화 레벨인 로직 로우레벨에 응답하여 피모스 트랜지스터(MP30)가 턴-온되어 OP 앰프로 전원전압(VCC)을 공급한다. 이에 따라, 인에이블된 OP 앰프의 동작에 의하여 기준전압(Vref)이 발생된다. 반대로, 전원전압 센싱 신호(S)의 로직 하이레벨에 응답하여 피모스 트랜지스터(MP30)가 턴-오프되어 OP 앰프로의 전원전압(VCC) 공급이 차단된다. 따라서, OP 앰프는 더 이상 동작되지 않아 기준전압(Vref)은 발생되지 않는다.Herein, the operation of the OP amplifier is enabled or disabled in response to the power supply voltage sensing signal S. The PMOS transistor MP30 is turned on in response to a logic low level, which is an activation level of the power supply voltage sensing signal S, to supply the power supply voltage VCC to the OP amplifier. Accordingly, the reference voltage Vref is generated by the operation of the enabled op amp. On the contrary, the PMOS transistor MP30 is turned off in response to the logic high level of the power supply voltage sensing signal S to cut off the supply of the power supply voltage VCC to the OP amplifier. Therefore, the OP amplifier is no longer operated and no reference voltage Vref is generated.
도 5의 온도보상 기준전압 발생 회로부(500)에서 발생된 기준전압(Vref)은 소정의 주파수를 갖는 발진신호(fout)를 만드는 발진 회로부(600)로 제공된다. 발진 회로부(600)는 도 6에 도시되어 있다. 도 6의 발진 회로부(600)는 신호 발진부(610), 신호 증폭부(620) 및 신호 드라이버부(600)를 구비한다.The reference voltage Vref generated by the temperature compensation reference voltage generation circuit part 500 of FIG. 5 is provided to the oscillation circuit part 600 which generates an oscillation signal fout having a predetermined frequency. The oscillation circuit 600 is shown in FIG. The oscillator circuit 600 of FIG. 6 includes a signal oscillator 610, a signal amplifier 620, and a signal driver 600.
신호 발진부(610)에는 노드 A와 B 사이에 앞서 설명한 전원전압 보상 회로부(400, 도 4)가 연결되고, 노드 C와 D 사이에 이 후에 설명될 공정변화 보상 회로부(700, 도 7)가 연결된다. 그리고, 전원전압 보상 회로부(400)와 공정변화 보상 회로부(700) 사이에는 다수개의 인버터들(X10,X20,X30,X40,X50)이 연결되어 있다. 인버터들(X10,X20,…,X50)은 홀수개로 예컨대, 5개로 구성되어 발진을 일으키게 된다. 각각의 인버터들(X10,X20,…,X50)은 기준전압(Vref)을 그 전원으로 사용한다. 이는 도 5의 온도보상 기준전압 발생 회로부(500)에서 발생된 온도변화에 대해 안정한 기준전압(Vref)을 인버터들(X10,X20,…,X50)의 전원전압으로 사용한다는 것을 의미한다. 그리하여 신호 발진부(610)에서 발생되는 노드 D의 신호는 온도변화에 대하여 안정적이다.The signal oscillator 610 is connected to the power supply voltage compensation circuit unit 400 (FIG. 4) described above between the nodes A and B, and the process change compensation circuit unit 700 (FIG. 7) to be described later is connected between the nodes C and D. do. In addition, a plurality of inverters X10, X20, X30, X40, and X50 are connected between the power voltage compensation circuit unit 400 and the process change compensation circuit unit 700. Inverters X10, X20, ..., X50 are formed in an odd number, for example, five, to cause oscillation. Each of the inverters X10, X20, ..., X50 uses the reference voltage Vref as its power source. This means that the reference voltage Vref stable to the temperature change generated by the temperature compensation reference voltage generation circuit unit 500 of FIG. 5 is used as the power supply voltage of the inverters X10, X20, ..., X50. Thus, the signal of the node D generated by the signal oscillator 610 is stable against temperature change.
신호 증폭부(620)는 신호 발진부(610)의 출력인 노드 D의 신호와 이에 반전된 신호를 입력으로 하는 차동증폭기로 구성된다. 신호 증폭부(620) 내의 차동증폭기는 입력되는 두 신호 사이의 위상차를 비교하고 그 결과를 출력하는 것으로, 통상의 차동증폭기와 거의 동일하다. 다만, 신호 발진부(610)는 기준전압(Vref)을 그 전원으로 사용하는 것에 비하여 신호 증폭부(620)는 전원전압(VCC)을 그 전원으로 사용한다.The signal amplifier 620 is configured as a differential amplifier that receives a signal of the node D, which is the output of the signal oscillator 610, and an inverted signal thereof. The differential amplifier in the signal amplifier 620 compares a phase difference between two input signals and outputs the result, which is almost the same as a conventional differential amplifier. However, the signal oscillator 610 uses the reference voltage Vref as its power source, whereas the signal amplifier 620 uses the power source voltage VCC as its power source.
간단히, 신호 증폭부(620)는 바이어스전압(VBIAS)에 의하여 전류원의 역할을 하는 트랜지스터(MN50)가 턴-온되어 있는 상태에서, 피모스 트랜지스터(MP30)를 통하여 흐르는 전류량과 피모스 트랜지스터(MP40)를 통하여 흐르는 전류량이 일정하다. 여기에 노드 D의 신호 레벨과 반전된 노드 D의 신호 레벨에 의하여 엔모스 트랜지스터들(MN30,MN40)은 서로 다른 부하를 가지게 된다. 그리하여 노드 E의 전압레벨과 노드 F의 전압레벨 사이에 차이가 발생한다.For example, the signal amplifier 620 may be configured such that the amount of current flowing through the PMOS transistor MP30 and the PMOS transistor (PMOS transistor MP30) is turned on while the transistor MN50 serving as a current source is turned on by the bias voltage V BIAS . The amount of current flowing through MP40 is constant. Here, the NMOS transistors MN30 and MN40 have different loads according to the signal level of the node D and the inverted node D signal level. Thus, a difference occurs between the voltage level of node E and the voltage level of node F.
즉, 노드 D가 로직 하이레벨을 갖고 노드 /D가 로직 로우레벨을 갖는 경우에는 노드 E는 로직 로우레벨로 그리고 노드 F는 로직 하이레벨로 되고, 노드 D가 로직 로우레벨을 갖고 노드 /D가 로직 하이레벨을 갖는 경우에서는 노드 E는 로직 하이레벨이 그리고 노드 F는 로직 로우레벨이 된다. 따라서, 신호 발진부(610)에서 발생되는 노드 D의 신호에 따라 신호 증폭부(620) 동작이 반복 수행되어, 노드 D 신호의 로직레벨에 따른 노드 F 신호가 발생된다.That is, if node D has a logic high level and node / D has a logic low level, node E goes to a logic low level, node F goes to a logic high level, node D has a logic low level, and node / D is In the case of a logic high level, node E is at the logic high level and node F is at the logic low level. Accordingly, the signal amplifier 620 is repeatedly performed according to the signal of the node D generated by the signal oscillator 610, thereby generating the node F signal according to the logic level of the node D signal.
신호 드라이버부(630)는 전원전압 센싱 신호(S)에 응답하여 신호 증폭기(620)의 출력인 노드 F의 신호를 오실레이터 회로(200, 도2)의 발진신호(fout)로 구동한다. 발진신호(fout)는 본 발명의 오실레이터 회로(200, 도 2)의 실제적인 출력 신호이다. 신호 드라이버부(630)는 전원전압 센싱 신호(S)가 로직 로우레벨일 때 노드 F의 신호를 발진신호(fout)로 구동하고, 전원전압 센싱 신호(S)가 로직 하이레벨일 때에는 발진신호(fout)를 로직 하이레벨로 셋팅한다.The signal driver 630 drives the signal of the node F, which is the output of the signal amplifier 620, as the oscillation signal fout of the oscillator circuit 200 (FIG. 2) in response to the power supply voltage sensing signal S. The oscillation signal fout is an actual output signal of the oscillator circuit 200 (FIG. 2) of the present invention. The signal driver 630 drives the node F signal as the oscillation signal fout when the power supply voltage sensing signal S is at a logic low level, and generates an oscillation signal when the power supply voltage sensing signal S is at a logic high level. fout) is set to a logic high level.
따라서, 오실레이터 회로(200, 도 2)의 발진신호(fout)는 설정된 소정의 주파수를 가지는 신호로 발생된다. 그리고 발진신호(fout)는 앞서 설명한 전원전압 보상 회로부(400, 도 4)와 온도보상 기준전압 발생 회로부(500, 도 5)에 의하여 전원전압 변화와 온도 변화에 대하여 안정적이다. 그러나, 오실레이터 회로(200)가 반도체 제조공정을 통하여 구현되는 관계로 인하여 반도체 공정 변화에 대하여도 발진신호(fout)는 불가피하게 영향을 받게 된다. 그리하여 설정된 주파수를 벗어날 수도 있다. 그러므로, 반도체 공정 변화에 대해서도 안정적인 발진신호(fout)를 발생시키기 위하여, 본 발명의 오실레이터 회로(200)에는 발진 회로부(600) 내 노드C와 노드 D 사이에 공정변화 보상 회로부가 연결된다. 공정변화 보상 회로부(700)는 도 7에 도시되어 있다.Therefore, the oscillation signal fout of the oscillator circuit 200 (Fig. 2) is generated as a signal having a predetermined predetermined frequency. The oscillation signal fout is stable to the power supply voltage change and the temperature change by the power supply voltage compensation circuit unit 400 (FIG. 4) and the temperature compensation reference voltage generation circuit unit 500 (FIG. 5) described above. However, due to the relationship in which the oscillator circuit 200 is implemented through the semiconductor manufacturing process, the oscillation signal fout is inevitably affected by the semiconductor process change. Thus, it may be outside the set frequency. Therefore, in order to generate a stable oscillation signal fout even in the semiconductor process change, the process change compensation circuit unit is connected between the node C and the node D in the oscillator circuit 600 of the present invention. The process change compensation circuit unit 700 is illustrated in FIG. 7.
도 7을 참조하면, 공정변화 보상 회로부(700)는 노드 C와 노드 D 사이에 다수개의 트리밍단들(710,720,730)이 병렬로 연결되어 있다. 각각의 트리밍단(710,720,730)은 퓨즈(F1,F2,…,Fn)와 커패시터(C1,C2,…,Cn)가 직렬로 연결되어 있다. 퓨즈들(F1,F2,…,Fn)은 반도체 공정 후 그 변화 정도에 따라 선택적으로 절단된다. 절단되지 않은 퓨즈들(F1,F2,…,Fn)을 통하여 노드 C와 노드 D에 연결되는 트리밍단들(710,720,730) 내 커패시터들(C1,C2,…,Cn)은 노드 C와 노드 D 사이의 지연을 결정한다.Referring to FIG. 7, in the process change compensation circuit unit 700, a plurality of trimming stages 710, 720, and 730 are connected in parallel between a node C and a node D. FIG. Each of the trimming stages 710, 720, and 730 has fuses F1, F2,..., And Fn connected to capacitors C1, C2,..., And Cn in series. The fuses F1, F2, ..., Fn are selectively cut in accordance with the degree of change after the semiconductor process. Capacitors C1, C2, ..., Cn in trimming stages 710, 720, 730 that are connected to node C and node D through uncut fuses F1, F2, ..., Fn are connected between node C and node D. Determine the delay.
도 8은 공정변화 보상 회로부의 다른 예를 나타내는 도면이다. 이를 참조하면, 공정변화 보상 회로부(700')는 노드 C와 노드 D 사이에 다수개의 트리밍단들(810,820,830)이 병렬로 연결된다. 각각의 트리밍단(810,820,830)은 노드 C의 신호와 트리밍 제어 신호(P1,P2,…,Pn)를 입력하는 2-입력 낸드 게이트(ND1,ND2,…,NDn)와 저항(R1,R2,…,Rn)으로 구성된다. 트리밍 제어 신호들(P1,P2,…,Pn)은 반도체 제조 공정 변화에 따라 선택적으로 외부에서 제공되는 신호들로서, 트리밍 제어 신호들(P1,P2,…,Pn) 중 적어도 하나는 로직 하이레벨로 제공된다. 2-입력 낸드 게이트들(ND1,ND2,….NDn)은 기준전압(Vref)으로 구동되는 데, 이는 도 6의 발진 회로부(600) 내 신호 발진부(610)의 동작과 연장선에 있는 관계로 신호 전달 특성상 적합하다. 공정보상 회로부(700')는 로직 하이레벨로 수신되는 트리밍 제어 신호들(P1,P2,…,Pn)에 응답하여 이에 해당되는저항들(R1,R2,…,Rn)이 노드 C와 노드 D 사이의 지연을 결정한다.8 is a diagram illustrating another example of the process change compensation circuit unit. Referring to this, in the process change compensation circuit unit 700 ′, a plurality of trimming stages 810, 820, and 830 are connected in parallel between the node C and the node D. Each of the trimming stages 810, 820, 830 has two input NAND gates ND1, ND2, ..., NDn and resistors R1, R2, ... which input the signal of the node C and the trimming control signals P1, P2, ... , Rn). The trimming control signals P1, P2,..., And Pn are signals externally provided according to the semiconductor manufacturing process change, and at least one of the trimming control signals P1, P2,..., Pn is brought to a logic high level. Is provided. The two-input NAND gates ND1, ND2,... NDn are driven with a reference voltage Vref, which is a signal in relation to the operation of the signal oscillator 610 in the oscillator circuit 600 of FIG. 6. Suitable for delivery characteristics. The process compensation circuit unit 700 ′ responds to the trimming control signals P1, P2,..., And Pn received at a logic high level so that the corresponding resistors R1, R2,. Determine the delay between.
따라서, 본 발명의 오실레이터 회로(200, 도 2)는 전원전압의 변화에 대하여 이를 감지·보상하는 전원전압 감지 회로와 전원전압 보상 회로, 온도변화에 대하여 이를 보상하는 온도변화 보상 회로, 그리고 반도체 제조 공정 변화에 대하여 이를 보상하는 공정변화 보상 회로를 통하여 일정한 주파수의 발진신호(fout)를 발생한다. 이에 따라 발진신호(fout)에 의하여 동작되는 전자장치들도 그 동작상 안전하다.Therefore, the oscillator circuit 200 (FIG. 2) of the present invention is a power supply voltage sensing circuit for detecting and compensating for a change in power supply voltage, a power supply voltage compensation circuit, a temperature change compensating circuit for compensating for a temperature change, and semiconductor manufacturing An oscillation signal fout of a constant frequency is generated through a process change compensation circuit that compensates for the process change. Accordingly, electronic devices operated by the oscillation signal fout are also safe in operation.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
상술한 본 발명의 오실레이터 회로는 전원전압 및 온도의 변화에 대해서도 일정한 주파수의 발진신호를 발생한다. 또한 반도체 제조 공정 변화에 대하여도 이를 보상하여 안정적인 발진신호를 발생시킨다.The oscillator circuit of the present invention described above generates an oscillation signal of a constant frequency even with a change in power supply voltage and temperature. It also compensates for changes in the semiconductor manufacturing process to generate a stable oscillation signal.
그리고, 종래의 크리스탈 오실레이터 대신에 반도체 집적회로로 구현되기 때문에 제조 공정 시간이 줄어드는 잇점이 있다.In addition, since the semiconductor integrated circuit is implemented instead of the conventional crystal oscillator, the manufacturing process time is reduced.
Claims (27)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0019812A KR100386931B1 (en) | 2000-04-15 | 2000-04-15 | Oscillator circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0019812A KR100386931B1 (en) | 2000-04-15 | 2000-04-15 | Oscillator circuit |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2020000010683U Division KR200217790Y1 (en) | 2000-04-15 | 2000-04-15 | Oscillator circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010096856A KR20010096856A (en) | 2001-11-08 |
| KR100386931B1 true KR100386931B1 (en) | 2003-06-09 |
Family
ID=19664498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0019812A KR100386931B1 (en) | 2000-04-15 | 2000-04-15 | Oscillator circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100386931B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9059717B2 (en) | 2013-01-07 | 2015-06-16 | Samsung Electronics Co., Ltd. | Apparatus for frequency compensation using two counters |
| US9438205B2 (en) | 2013-10-30 | 2016-09-06 | Samsung Electronics Co., Ltd. | Temperature-compensated oscillator and device including the same |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100642915B1 (en) * | 2004-05-06 | 2006-11-03 | 주식회사 하이닉스반도체 | A method for measuring/trimming a reference clock cycle of oscillator and an oscillator thereof |
| KR100696943B1 (en) * | 2004-10-12 | 2007-03-20 | 전자부품연구원 | Oscillator having output independent of temperature and voltage variation |
| KR100773815B1 (en) * | 2006-11-07 | 2007-11-06 | 인터피온반도체주식회사 | Electronic stabilizer circuit of temperature-compensated frequency characteristics |
| KR101104720B1 (en) | 2009-11-30 | 2012-01-11 | 이타칩스 주식회사 | Oscillator circuit compensating for external voltage supply, temperature and process |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5944967A (en) * | 1982-09-06 | 1984-03-13 | Mitsubishi Electric Corp | Power source circuit of pulse width control type switching regulator |
| JPH0918234A (en) * | 1995-04-27 | 1997-01-17 | Seiko Epson Corp | Temperature compensated piezoelectric oscillator |
-
2000
- 2000-04-15 KR KR10-2000-0019812A patent/KR100386931B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5944967A (en) * | 1982-09-06 | 1984-03-13 | Mitsubishi Electric Corp | Power source circuit of pulse width control type switching regulator |
| JPH0918234A (en) * | 1995-04-27 | 1997-01-17 | Seiko Epson Corp | Temperature compensated piezoelectric oscillator |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9059717B2 (en) | 2013-01-07 | 2015-06-16 | Samsung Electronics Co., Ltd. | Apparatus for frequency compensation using two counters |
| US9438205B2 (en) | 2013-10-30 | 2016-09-06 | Samsung Electronics Co., Ltd. | Temperature-compensated oscillator and device including the same |
| US9900015B2 (en) | 2013-10-30 | 2018-02-20 | Samsung Electronics Co., Ltd. | Temperature-compensated oscillator and device including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010096856A (en) | 2001-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8044731B2 (en) | Oscillator circuit | |
| US7633351B2 (en) | Differential ring oscillator | |
| US5994939A (en) | Variable delay cell with a self-biasing load | |
| US7205813B2 (en) | Differential type delay cells and methods of operating the same | |
| US5469120A (en) | High performance voltage controlled oscillator | |
| US9407201B1 (en) | Crystal oscillator circuit | |
| US20070030085A1 (en) | Regulated Capacitive Loading and Gain Control of a Crystal Oscillator During Startup and Steady State Operation | |
| KR102141585B1 (en) | Low power crystal oscillator | |
| EP0583586B1 (en) | Charge pump in a phase lock loop | |
| US7688154B1 (en) | Amplitude regulated crystal oscillator | |
| JPH1153039A (en) | Constant voltage generating circuit | |
| KR101286241B1 (en) | Maximum voltage source selector | |
| KR100386931B1 (en) | Oscillator circuit | |
| JP3625918B2 (en) | Voltage generation circuit | |
| US20080157878A1 (en) | Voltage-Controlled Oscillator Having Independent Output Frequency and Amplitude | |
| KR100845805B1 (en) | Voltage down converter | |
| US7385437B2 (en) | Digitally tunable high-current current reference with high PSRR | |
| KR200217790Y1 (en) | Oscillator circuit | |
| JP2004040757A (en) | Switching point sensing circuit and semiconductor device using the same | |
| KR100379555B1 (en) | Internal voltage generator of semiconductor device | |
| US7009457B2 (en) | Multi-loop oscillator | |
| US7518420B1 (en) | Delay circuit limit detection circuit and method | |
| US10747248B2 (en) | Oscillator | |
| JP4392894B2 (en) | Semiconductor memory device | |
| US6876238B1 (en) | Charge pump |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |