KR100382089B1 - 금속 배선에 도달하는 비아홀 및 층간막 내의 오목그루브를 동시에 형성하는 것을 포함하는 반도체집적회로의 제조 방법 및 그 제조 방법에 의해 제조된반도체 집적회로 - Google Patents

금속 배선에 도달하는 비아홀 및 층간막 내의 오목그루브를 동시에 형성하는 것을 포함하는 반도체집적회로의 제조 방법 및 그 제조 방법에 의해 제조된반도체 집적회로 Download PDF

Info

Publication number
KR100382089B1
KR100382089B1 KR10-2001-0001760A KR20010001760A KR100382089B1 KR 100382089 B1 KR100382089 B1 KR 100382089B1 KR 20010001760 A KR20010001760 A KR 20010001760A KR 100382089 B1 KR100382089 B1 KR 100382089B1
Authority
KR
South Korea
Prior art keywords
film
via hole
interlayer film
integrated circuit
semiconductor integrated
Prior art date
Application number
KR10-2001-0001760A
Other languages
English (en)
Other versions
KR20010086322A (ko
Inventor
니시자와아쯔시
Original Assignee
엔이씨 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 코포레이션 filed Critical 엔이씨 일렉트로닉스 코포레이션
Publication of KR20010086322A publication Critical patent/KR20010086322A/ko
Application granted granted Critical
Publication of KR100382089B1 publication Critical patent/KR100382089B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 금속 배선에 도달하는 비아홀 및 오목 그루브를 층간막 내에 동시에 형성하는 반도체 집적회로의 제조 방법에 관한 것이다. 층간막 및 비아홀 내에 매입된 유기막 물질을 식각할 때, 식각 기체에 의한 유기막 물질의 식각율은 층간막의 식각율에 비해 더 높다. 따라서, 유기막 물질이 층간막 내에 형성된 오목 그루브의 바닥보다 돌출된 상태로 플라즈마 식각이 진행되지 않는다. 이로 인해, 증착물들이 생성되는 것도 방지된다.

Description

금속 배선에 도달하는 비아홀 및 층간막 내의 오목 그루브를 동시에 형성하는 것을 포함하는 반도체 집적회로의 제조 방법 및 그 제조 방법에 의해 제조된 반도체 집적회로{MANUFACTURING METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT INCLUDING SIMULTANEOUS FORMATION OF VIA HOLE REACHING METAL WIRING AND CONCAVE GROOVE IN INTERLAYER FILM AND SEMICONDUCTOR INTEGRATED CIRCUIT MANUFACTURED WITH THE MANUFACTURING METHOD}
본 발명은 금속 배선에 도달하는 비아홀 및 층간막 내의 오목 그루브를 동시에 형성하는 것을 포함하는 반도체 집적회로의 제조 방법 및 그 제조 방법에 의해 제조된 반도체 집적회로에 관한 것이다.
최근 반도체 집적회로의 고성능화와 미세화가 요구됨에 따라, 다양한 제조방법 및 사용 재료들이 연구되고 있다. 통상적으로 반도체 회로의 배선으로는 주로 폴리실리콘과 알루미늄이 사용되었다. 그러나, 반도체 집적회로의 고성능화와 미세화를 실현하기 위해 더 낮은 저항을 갖는 재료들이 요구되고 있다.
이에 따라, 구리를 사용하여 반도체 집적회로의 미세 배선을 형성하는 방법이 제안되었다. 그러나, 구리는 식각에 의해 패터닝하기가 어렵다는 특성을 갖고 있으며, 부식 저항성이 낮다는 문제가 있다. 따라서, 층간막의 내부 및 표면에 구리로 된 금속 배선들이 형성되고 구리로 된 콘택에 의해 금속 배선들이 서로 접속되는 반도체 집적회로를 제조하는 방법으로 듀얼 다마신(Dual Damascene) 방법이 개발되었다.
이하, 종래 기술에 의해 듀얼 다마신 방법으로 반도체 집적회로를 제조하는 방법을 도 1a 내지 도 4c를 참조하여 설명한다. 도 1a 내지 도 4c는 반도체 집적회로의 제조 단계들을 순차적으로 나타내는 단면도들이다.
우선, 종래 기술에 의해 제조된 반도체 집적회로(100)를 설명한다. 도 4c에 도시된 바와 같이, 반도체 집적회로(100)는 실리콘산화막으로 된 하부 층간막(101) 및 상부 층간막(102)을 포함한다. 상부 층간막(102)은 하부 층간막(101)의 표면에 적층된 정지막(115) 상에 배치된다. 구리로 된 하부 금속 배선(103)은 하부 층간막(101)의 상부 내에 매입된다. 또한, 구리로 된 상부 금속 배선(104)은 상부 층간막(102)의 상부에 매입되고, 상부 금속 배선(104)과 일체로 형성된 접속 배선(105)은 하부 금속 배선(103)과 접속된다.
하부 금속 배선(103)과 상부 금속 배선(104)은, 예를 들어 도면을 관통하는방향(이하, 전후 방향이라 함)으로 확장한다. 접속 배선(105)은 예를 들어, 전후 방향의 길이가 좌우 방향의 폭과 동일하도록 형성된다. 전후 방향으로 확장하지 않는 접속 배선(105)은 한 점에서 하부 배선(103)과 상부 배선(104)을 접속시킨다.
상술한 바와 같은 구조를 갖는 반도체 집적회로(100)를 제조하는 일반적인 방법으로써, 도 1a에 도시된 바와 같이, 반도체 기판(110) 상에 실리콘산화막으로 된 하부 층간막(101)을 소정 두께로 형성한다. 하부 층간막(101)의 표면에 포토레지스트막(도면에 미도시)을 형성한 후 이를 패터닝하여 레지스트 마스크(도면에 미도시)를 형성한다. 레지스트 마스크 내의 오프닝을 통하여 하부 층간막(101)을 건식 식각하여, 도 1b에 도시된 바와 같이, 하부 층간막(101)의 표면에서 소정 깊이를 갖는 오목부(111)를 형성한다.
오목부(111)를 완성한 후에, 산소 분위기 하에서의 플라즈마 처리 및 유기물 제거에 의해 레지스트 마스크를 제거한다. 이후, 도 1c에 도시된 바와 같이, 노출된 하부 층간막(101)의 표면에 스퍼터링으로 탄탈륨막(112) 및 구리막(113)을 차례로 형성한다.
다음, 도 1d에 도시된 바와 같이, 구리막(113)의 표면에 오목부(111)를 채우도록 구리로 된 도금막(114)을 형성한다. 도 1e에 도시된 바와 같이, 하부 층간막(101)의 표면이 노출될 때까지 도금막(114), 구리막(113) 및 탄탈륨막(112)을 CMP(Chemical Mechanical Polishing) 공정으로 평탄화 연마한다.
다음, 도 2a에 도시된 바와 같이, 평탄화 연마된 표면에 플라즈마CVD(Chemical Vapor Deposition) 공정에 의해 실리콘질화막으로 된 정지막(115)을 예를 들어, 500 Å의 두께로 형성한다. 정지막(115)의 표면에 플라즈마 CVD 공정에 의해 실리콘산화막으로 된 상부 층간막(102)을 예를 들어, 12000 Å의 두께로 형성한다.
하부 금속 배선(103)의 상부에 오프닝을 갖는 레지스트 마스크(116)를 상부 층간막(102)의 표면에 형성한다. 레지스트 마스크(116) 내의 오프닝을 통하여 상부 층간막(102)을 식각하여, 도 2b에 도시된 바와 같이, 하부 금속 배선(103)과 대향하는 지점에서 상부 층간막(102)의 표면으로부터 정지막(115)의 표면까지 확장하는 비아홀(117)을 형성한다.
비아홀(117)을 형성한 후에 레지스트 마스크(116)를 제거한다. 도 2c에 도시된 바와 같이, 상부 층간막(102) 상에 유기막을 사용하여 ARC(Anti Reflective Coating)막(118)을 2000 Å 정도의 두께로 형성한다. 이때, ARC막(118) 물질은 비아홀(117) 내부를 채우게 된다.
ARC막(118)의 표면에 비아홀(117) 보다 더 넓은 오프닝을 갖는 레지스트 마스크(119)를 예를 들어, 8000 Å의 두께로 형성한다. C4F8과 O2를 혼합하여 형성된 식각 기체와 Ar을 포함하는 불활성 기체가 약 30 mTorr 정도의 압력으로 유지되는 분위기 하에서, 도 2d에 도시된 바와 같이, 레지스트 마스크(119) 내의 오프닝을 통하여 ARC막(118)을 플라즈마 식각한다. C4F8:O2:Ar의 혼합 비율은 예를 들어, 20:10:200으로 한다.
ARC막(118)의 플라즈마 식각이 끝나면, 식각 기체를 C4F8만으로 변경시킨다. 그리고, 도 3a에 도시된 바와 같이, 레지스트 마스크(119) 내의 오프닝을 통하여 ARC막(118) 및 상부 층간막(102)을 동시에 플라즈마 식각하여 비아홀(117) 보다 더 넓은 폭을 갖는 오목 그루브(120)를 형성한다. 오목 그루브(120)의 깊이는 정지막(115)에 도달하지 않도록 4000 Å 정도로 한다.
여기서, C4F8을 포함하는 식각 기체로 상부 층간막(102)과 ARC막(118)을 플라즈마 식각할 때의 식각율은 약 4000 Å/min 이므로, 1분 동안 식각을 수행하여 오목 그루브(120)의 깊이를 4000 Å 정도로 조절할 수 있다.
다음에, 산소에 의한 플라즈마 처리와 아민계 유기물 제거제에 의한 제거 처리에 의해, 도 3b에 도시된 바와 같이, 레지스트 마스크(119) 및 ARC막(118)을 제거하여 비아홀(117)의 바닥에서 정지막(115)을 노출시킨다. 구리로 형성된 하부 금속 배선(103)의 부식 저항성은 낮지만, 상술한 바와 같이 레지스트 마스크(119) 및 ARC막(118)이 제거되면 하부 금속 배선(115)이 정지막(115)에 의해 둘러싸여져 보호되므로 부식되지 않는다는 점에 유의해야 한다.
그 다음에, CHF3와 O2를 혼합하여 형성된 식각 기체와 Ar을 포함하는 불활성 기체 분위기에서 상부 층간막(102)을 마스크로 사용하여 비아홀(117)의 바닥에서 노출된 정지막(115)을 플라즈마 식각하여, 도 3c에 도시된 바와 같이 비아홀(117) 바닥의 하부 금속 배선(103)을 노출시킨다. CHF3:O2:Ar의 혼합 비율은 예를 들어, 20:10:200으로 한다.
여기서, 상부 층간막(102)과 하부 금속 배선(103)의 노출된 표면을 아민계 유기 제거제를 사용하여 세정한다. 그리고, 도 4a에 도시된 바와 같이, 세정된 표면에 스퍼터링으로 탄탈륨질화막(121) 및 구리막(122)을 차례로 형성한다. 그러면, 상부 층간막(102)의 상부면 및 오목 그루브(120)와 비아홀(117)의 내부면을 덮는 탄탈륨질화막(121) 및 구리막(122)이 형성된다.
이후, 도 4b에 도시된 바와 같이, 구리막(122)의 표면에 구리로 된 도금막(123)을 형성한다. 이때, 도금막(123)의 물질은 오목 그루브(120) 및 비아홀(117)을 채우게 된다.
상부 층간막(102)의 표면이 노출될 때까지 도금막(123), 구리막(122) 및 탄탈륨질화막(121)을 CMP 공정으로 평탄화 연마한다. 그러면, 도 4c에 도시된 바와 같이, 오목 그루브(120) 내에 매입된 상부 금속 배선(104) 및 비아홀(117) 내에 매입된 접속 배선(105)이 형성된다. 전술한 단계들에 의해, 반도체 집적회로(100)가 완성된다.
비교적 폭이 좁은 비아홀과 비교적 폭이 넓은 오목 그루브를 동시에 형성하는 방법을 일반적으로 듀얼 다마신 방법이라고 한다. 전술한 층간막들(101, 102)로는 실리콘산화막 이외의 낮은 유전율을 갖는 막을 사용할 수도 있다. 낮은 유전율을 갖는 막으로는 수소를 함유하는 실리콘산화막 또는 유기물을 함유하는 실리콘산화막을 사용할 수 있다.
ARC막(118)용 물질로는 폴리이미드(polyimide) 또는 노보락(novolac)으로 제조된 베이스(base) 수지에 폴리비닐페놀(polyvinylphenol) 또는 폴리메틸메타크리레이트(polymethylmetacrylate)를 첨가한 것을 사용할 수 있다. 레지스트용 물질로는 노보락 수지 또는 폴리이미드 수지를 사용할 수 있다.
전술한 방법으로 반도체 집적회로(100)를 제조하면, 비교적 좁은 폭을 갖는 비아홀(117) 상에 비교적 넓은 폭을 갖는 오목 그루브(120)를 형성할 수 있다. 이에 따라, 하부 층간막(101) 내에 매입된 구리로 된 하부 금속 배선(103)이 비아홀(117) 내의 접속 배선(105)을 통하여 상부 층간막(102) 내에 매입된 구리로 된 상부 금속 배선(104)과 접속되는 구조를 형성할 수 있다.
그러나, 도 3a에 도시된 바와 같이 ARC막(118)과 상부 층간막(102)을 C4F8를 포함하는 식각 기체에 의해 동시에 플라즈마 식각할 때, ARC막(118)의 식각율이 상부 층간막(102)의 식각율에 비해 실제로 더 낮다. 따라서, 오목 그루브(120)의 바닥에서 상부 층간막(102)의 표면보다 ARC막(118)이 돌출된 상태로 플라즈마 식각이 진행된다.
게다가, C4F8를 포함하는 식각 기체는 플라즈마 또는 반응 생성물 내에서 분해되어 플루오로카본(fluorocarbon)계의 증착물들을 발생시키기 쉽다. 따라서, 상술한 바와 같이 오목 그루브(120)의 바닥에서 상부 층간막(102)의 표면보다 ARC막(118)이 돌출된 상태로 플라즈마 식각이 진행되면, 도 5에 도시된 바와 같이, 상부 층간막(102)의 표면에서 돌출된 ARC막(118)의 측면에 증착물들(124)이 퇴적된다.
이와 같이 증착물들(124)이 퇴적되면, 증착물들(124)이 마스크로 작용하여 그 하부에서 플라즈마 식각이 진행되는 것을 방해하게 된다. 따라서, ARC막(118)과 상부 층간막(102)의 동시 식각이 끝난 후에 비아홀(117) 내의 ARC막(118)이 제거되면, 도 6에 도시된 바와 같이 비아홀(117)의 오프닝 주위에 증착물들(124)이 남게 되는 문제가 발생한다.
이처럼 비아홀(117)의 오프닝 주위에 남아있는 증착물들(124)은 상부 금속 배선(104)이 바람직한 형태로 형성되지 못하게 하므로, 단선과 같은 불량을 유발시킨다.
본 발명은 상술한 제반 문제를 해결하기 위해 제안된 것으로, 비아홀 상에 오목 그루브를 형성하기 위한 듀얼 다마신 방법에 따라 상부 층간막 및 유기막을 동시에 플라즈마 식각할 때 비아홀의 오프닝 주위에 증착물들이 남지않는 반도체 집적회로의 제조 방법을 제공하는 데 그 목적이 있다.
도 1a 내지 도 1e는 종래 기술에 의해 듀얼 다마신 방법으로 반도체 집적회로를 제조하는 방법의 제 1 내지 제 5 단계들을 나타내는 단면도들이다.
도 2a 내지 도 2d는 상기 제조 방법의 제 6 내지 제 9 단계들을 나타내는 단면도들이다.
도 3a 내지 3c는 상기 제조 방법의 제 10 내지 제 12 단계들을 나타내는 단면도들이다.
도 4a 내지 도 4c는 상기 제조 방법의 제 13 내지 제 15 단계들을 나타내는 단면도들이다.
도 5는 상기 제조 방법에서 상부 층간막의 표면보다 돌출된 ARC막의 측면에 증착물들이 퇴적된 상태를 나타내는 단면도이다.
도 6은 상기 제조 방법에서 비아홀의 오프닝 주위에 증착물들이 남아있는 상태를 나타내는 단면도이다.
도 7a 내지 도 7c는 본 발명의 실시예에 의해 반도체 집적회로를 제조하는 방법의 주요 단계들을 나타내는 단면도들이다.
*도면의 주요 부분에 대한 부호의 설명
100 : 반도체 집적회로 101 : 하부 층간막
102 : 상부 층간막 103 : 하부 금속 배선
104 : 상부 금속 배선 105 : 접속 배선
110 : 반도체 기판 111 : 오목부
112 : 탄탈륨막 113, 122 : 구리막
114, 123 : 도금막 115 : 정지막
116, 119 : 레지스트 마스크 117 : 비아홀
118 : ARC막 120 : 오목 그루브
121 : 탄탈륨질화막 124 : 증착물
상술한 목적을 달성하기 위하여 본 발명의 일 태양(aspect)에 의한 반도체 집적회로의 제조 방법에 있어서, 레지스트 마스크 내의 오프닝을 통하여 상부 층간막 및 상부 층간막 내에 형성된 비아홀 내에 매입된 유기막 물질을 동시에 플라즈마 식각할 때, 식각 기체에 의한 유기막 물질의 식각율이 상부 층간막의 식각율에 비해 더 높다. 따라서, 상부 층간막 내에 형성된 오목 그루브의 바닥보다 유기막 물질이 돌출된 상태로 플라즈마 식각이 진행되지 않으므로, 증착물이 생성되는 것을 방지할 수 있다.
전술한 식각율의 관계에 의해, 상부 층간막 내에 형성된 오목 그루브의 바닥보다 유기막 물질이 움푹 패인 상태로 플라즈마 식각이 진행된다. 그러나, 상부 층간막 내에서 패인 부분의 측면에는 증착물들이 퇴적되는 경향이 있다.
본 발명의 다른 태양에 의한 반도체 집적회로의 제조 방법에 있어서, 식각 기체는 증착물을 생성하지 않는 분자 구조를 포함한다. 이에 따라, 듀얼 다마신 방법에 의해 상부 층간막 및 유기막을 동시에 플라즈마 식각할 때, 단차가 형성되는 부분들에서도 증착물들이 퇴적되지 않는다.
본 발명의 또 다른 태양에 있어서, 식각 기체는 분자 구조 내에서 탄소 원자의 수에 비해 3배 또는 그 이상인 불소 원자 수를 포함할 수 있다. 이 경우, 식각 기체의 분자 구조 내에 함유된 불소 원자 수가 비교적 많기 때문에, 유기막의 식각율은 상부 층간막의 식각율에 비해 더 높아진다. 또한, 식각 기체의 분자 구조 내에 함유된 탄소 원자 수가 비교적 적기 때문에, 증착물들이 잘 생성되지 않는다. 이러한 식각 기체는, 예를 들어 CF4또는 C2F6를 포함할 수 있다.
본 발명의 또 다른 태양에 있어서, 식각 공정의 압력은 100 mTorr 또는 그 이상인 300 내지 400 mTorr 정도로 할 수 있다. 이 경우, 식각 기체의 높은 압력은 이온들의 충돌 가능성을 증가시키므로, 여러 방향으로 이동하는 이온들이 발생하여 등방성 플라즈마 식각이 진행되고, 이로 인해 조금씩 퇴적되는 증착물들이 연속적으로 제거된다.
본 발명의 상기한 및 다른 목적들, 특징들 및 장점들은 본 발명의 실시예들을 나타내는 첨부된 도면들을 참조하여 다음의 설명에서 명확해질 것이다.
이하, 도 7a 내지 도 7c를 참조하여 본 발명의 실시예를 상세히 설명한다. 상기 실시예에 있어서, 전술한 종래 기술에서와 동일한 부분들은 동일한 이름과 참조 부호들로 나타냈으며, 그것들에 대한 설명은 생략하였다.
본 발명의 실시예에 의한 반도체 집적회로(100)는 완성된 후에 전술한 종래 기술의 구조와 동일한 구조를 갖는다. 상기 실시예에 의한 반도체 집적회로(100)의 제조 방법에 있어서, 종래 기술에 의한 제조 방법과 유사하게, 정지막(115)을 관통하여 그 내부에 매입된 하부 금속 배선(103)을 포함하는 하부 층간막(101) 상에 상부 층간막(102)을 배치시킨다. 비아홀(117)은 상부 층간막(102)의 표면으로부터 하부 금속 배선(103)과 대향하는 정지막(115)의 표면 상의 지점까지 확장되도록 형성된다(도 2b 참조).
상부 층간막(102)의 표면에 ARC막(118)을 형성한다. 이때, ARC막(118) 물질이 비아홀(117) 내부에 매입된다(도 2c 참조). ARC막(118) 상에 비아홀(117) 보다 더 폭이 넓은 오프닝을 갖는 레지스트 마스크(119)를 형성한다. 이후, 도 7a에 도시된 바와 같이, 레지스트 마스크(119) 내의 오프닝을 통하여 ARC막(118)을 플라즈마 식각한다.
ARC막(118)의 플라즈마 식각이 종료된 후에, 식각 기체를 변경시킨다. 도 7b에 도시된 바와 같이, 레지스트 마스크(119) 내의 오프닝을 통하여 상부 층간막(102)과 ARC막(118)을 동시에 플라즈마 식각하여 비아홀(117)보다 더 폭이 넓은 오목 그루브(120)를 형성한다. 오목 그루브(120)의 깊이는 정지막(115)에 도달하지 않는 소정 깊이로 설정된다.
이어서, 플라즈마 식각된 오목 그루브(120)의 바닥에서 비아홀(117) 내에 남아있는 ARC막(118) 물질을 제거한다. 이후, 도 7c에 도시된 바와 같이 하부 금속 배선(103)이 노출되도록 비아홀(117)의 바닥에 위치한 정지막(115)을 식각한다.
본 발명의 실시예에서는, ARC막(118)과 상부 층간막(102)을 듀얼 다마신 방법으로 동시에 플라즈마 식각할 때, 전술한 종래 기술과는 달리 식각 기체로 CF4를 사용한다.
좀더 구체적으로, 도 7a에 도시된 바와 같이 레지스트 마스크(119)의 오프닝을 통하여 ARC막(118)을 플라즈마 식각할 때, CF4와 O2를 혼합하여 형성된 식각 기체 및 Ar을 포함하는 불활성 기체가 300 내지 400 mTorr 정도의 압력으로 유지되는 상태로 주변 환경을 설정한다. 한편, 전술한 플라즈마 식각이 종료된 후, 도 7b에 도시된 바와 같이 레지스트 마스크(119) 내의 오프닝을 통하여 ARC막(118)과 상부 층간막(102)을 동시에 플라즈마 식각할 때, 식각 기체를 CF4로 변경시킨다.
ARC막(118)을 플라즈마 식각할 때 CF4:O2:Ar의 혼합비는 예를 들어, 100:10:500으로 한다. 또한, ARC막(118)과 상부 층간막(102)을 동시에 플라즈마 식각할 때 CF4:Ar의 혼합비는 예를 들어, 100:50으로 한다.
본 발명의 실시예에서는, 듀얼 다마신 방법으로 레지스트 마스크(119) 내의 오프닝을 통하여 ARC막(118) 및 상부 층간막(102)을 동시에 플라즈마 식각할 때, 종래 기술과는 달리 식각 기체로 CF4를 사용한다.
식각 기체로 CF4를 사용하는 플라즈마 식각에서는 물성적으로 ARC막(118)의 식각율이 상부 층간막(102)의 식각율보다 더 높아진다. 이러한 이유로, 도 7b에 도시된 바와 같이, 오목 그루브(120)의 바닥에서 상부 층간막(102)의 표면보다 ARC막(118) 물질이 돌출된 상태로 플라즈마 식각이 진행되지 않는다. 따라서, ARC막(118) 물질의 돌출부가 형성되지 않고, 그러한 돌출부 측면에 증착물들도 퇴적되지 않는다.
이에 더하여, CF4를 포함하는 식각 기체는 분자 구조 내에 탄소 원자들의 수보다 3배 또는 그 이상인 불소 원자들을 포함하고 탄소 원자들의 수는 비교적 적고 불소 원자들의 수는 비교적 많기 때문에, 물성적으로 플루오로카본계의 증착물들이 발생되지 않는다. 또한, 상기 실시예에서, 식각 기체의 압력이 300 내지 400 mTorr 정도로 높으므로, 분자들의 브라운 운동이 활성화되어 등방성 플라즈마 식각이 진행된다. 이로 인해, 상단에 점진적으로 퇴적되는 증착물들이 모든 방향에서 연속적으로 제거된다.
결과적으로, 상기 실시예에서, 듀얼 다마신 방법으로 레지스트 마스크(119)를 통하여 상부 층간막(102)과 ARC막(118)을 동시에 플라즈마 식각할 때, 도 7c에 도시된 바와 같이 비아홀(117)의 오프닝 주위에 플루오로카본계의 증착물들이 퇴적되는 문제가 발생하지 않는다.
전술한 설명에서 식각 기체가 CF4을 포함한다는 예를 들었지만, 식각 기체는 C2F6를 포함할 수도 있다. 또한, 식각 기체의 압력이 300 내지 400 mTorr 정도라고 하였지만, 식각 기체의 압력은 100 mTorr 또는 그 이상일 수도 있다.
본 발명의 바람직한 실시예에서 사용된 특정 단어들은 단지 명백한 설명을 위한 것이며, 다음의 특허청구범위 또는 본 발명의 사상을 벗어나지 않는 범위에서 변경될 수 있음은 주지의 사실이다.
본 발명에 의하면, 비교적 좁은 폭을 갖는 비아홀(117)이 비교적 넓은 폭을 갖는 오목 그루브(120)의 바닥에 위치하는 구조 내에서 비아홀(117)의 오프닝 주위에 증착물들이 생성되는 것을 방지할 수 있다. 여기서, 오목 그루브(120)는 전후 방향으로 확장하고, 비아홀(117)은 전후 방향으로 확장하지 않는다는 것에 유의해야 한다. 따라서, 오목 그루브(120)가 비아홀(117)과 동일한 폭을 갖거나 비아홀(117)이 오목 그루브(120)보다 더 넓은 폭을 갖는 경우에도, 전후 방향으로 비아홀(117)의 오프닝의 주위에 증착물들이 발생할 수 있는 단차가 존재하므로 본 발명을 적용할 수 있다.

Claims (12)

  1. 그 내부에 형성된 오목부 내에 매입된 금속 배선을 포함하는 하부 층간막의 표면에 적층된 정지막 상에 상부 층간막을 배치하는 단계:
    상기 금속 배선과 대향하는 위치에서 상기 상부 층간막의 표면으로부터 상기 정지막의 표면까지 확장하는 비아홀을 형성하는 단계;
    상기 상부 층간막의 표면에 유기막을 형성하면서 상기 비아홀 내부에 상기 유기막 물질을 매입하고, 상기 유기막의 표면에 상기 비아홀의 오프닝과 연결되는 오프닝을 갖는 레지스트 마스크를 형성하는 단계;
    식각 기체와 불활성 기체 분위기에서 상기 레지스트 마스크 내의 오프닝을 통하여 상기 상부 층간막의 표면에 형성된 상기 유기막을 플라즈마 식각하는 단계;
    상기 상부 층간막 보다 상기 유기막에 대해 더 높은 식각율을 갖는 식각 기체와 불활성 기체 분위기에서 상기 정지막에 도달하지 않는 소정 깊이로 상기 유기막을 플라즈마 식각하여 노출된 상기 상부 층간막 및 상기 비아홀 내에 매입된 유기막을 동시에 플라즈마 식각하는 단계; 및
    상기 플라즈마 식각에 의해 형성된 오목 그루브의 바닥에 위치한 상기 비아홀 내에 남아있는 상기 유기막 물질을 제거하고 상기 유기막 물질이 제거된 상기 비아홀의 바닥에 위치한 상기 정지막을 식각하여 상기 금속 배선을 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체 집적회로의 제조 방법.
  2. 그 내부에 형성된 오목부 내에 매입된 금속 배선을 포함하는 하부 층간막의 표면에 적층된 정지막 상에 상부 층간막을 배치하는 단계;
    상기 금속 배선과 대향하는 위치에서 상기 상부 층간막의 표면으로부터 상기 정지막의 표면까지 확장하는 비아홀을 형성하는 단계;
    상기 상부 층간막의 표면에 유기막을 형성하면서 상기 비아홀 내에 상기 유기막 물질을 매입하고, 상기 유기막의 표면에 상기 비아홀의 오프닝과 연결되는 오프닝을 갖는 레지스트 마스크를 형성하는 단계;
    증착물을 생성하지 않는 분자 구조를 포함하는 식각 기체와 불활성 기체 분위기에서 상기 레지스트 마스크 내의 오프닝을 통하여 상기 상부 층간막의 표면에 형성된 상기 유기막을 플라즈마 식각하는 단계;
    식각 기체와 불활성 기체 분위기에서 상기 정지막에 도달하지 않는 소정 깊이로 상기 유기막을 플라즈마 식각하여 노출된 상기 상부 층간막 및 상기 비아홀 내에 매입된 상기 유기막 물질을 동시에 플라즈마 식각하는 단계; 및
    상기 플라즈마 식각에 의해 형성된 오목한 그루브의 바닥에 위치한 상기 비아홀 내에 남아있는 상기 유기막 물질을 제거하고 상기 유기막 물질이 제거된 상기 비아홀의 바닥에 위치한 상기 정지막을 식각하여 상기 금속 배선을 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체 집적회로의 제조 방법.
  3. 제 1 항에 있어서,
    상기 식각 기체는 분자 구조 내에 함유된 불소 원자들 및 탄소 원자들을 포함하고, 상기 불소 원자들의 수가 상기 탄소 원자들의 수보다 3배 또는 그 이상인 것을 특징으로 하는 반도체 집적회로의 제조 방법.
  4. 제 3 항에 있어서,
    상기 식각 기체는 CF4를 포함하는 것을 특징으로 하는 반도체 집적회로의 제조 방법.
  5. 제 3 항에 있어서,
    상기 식각 기체는 C2F6를 포함하는 것을 특징으로 하는 반도체 집적회로의 제조 방법.
  6. 제 2 항에 있어서,
    상기 식각 기체는 분자 구조 내에 함유된 불소 원자들 및 탄소 원자들을 포함하고, 상기 불소 원자들의 수는 상기 탄소 원자들의 수보다 3배 또는 그 이상인 것을 특징으로 하는 반도체 집적회로의 제조 방법.
  7. 제 6 항에 있어서,
    상기 식각 기체는 CF4를 포함하는 것을 특징으로 하는 반도체 집적회로의 제조 방법.
  8. 제 6 항에 있어서,
    상기 식각 기체는 C2F6를 포함하는 것을 특징으로 하는 반도체 집적회로의 제조 방법.
  9. 제 1 항에 있어서,
    상기 분위기 내의 압력은 100 mTorr 또는 그 이상인 것을 특징으로 하는 반도체 집적회로의 제조 방법.
  10. 제 2 항에 있어서,
    상기 분위기 내의 압력은 100 mTorr 또는 그 이상인 것을 특징으로 하는 반도체 집적회로의 제조 방법.
  11. 소정 깊이로 내부에 매입된 금속 배선을 포함하는 층간막의 표면으로부터 확장하여 형성된 오목 그루브 및 상기 오목 그루브의 바닥에 형성된 비아홀을 포함하되, 상기 비아홀의 바닥으로 상기 금속 배선이 노출되고, 제 1 항에 따른 제조 방법에 의해 제조된 반도체 집적회로.
  12. 소정 깊이로 내부에 매입된 금속 배선을 포함하는 층간막의 표면으로부터 확장하여 형성된 오목 그루브 및 상기 오목 그루브의 바닥에 형성된 비아홀을 포함하되, 상기 비아홀의 바닥으로 상기 금속 배선이 노출되고, 제 2 항에 따른 제조 방법에 의해 제조된 반도체 집적회로.
KR10-2001-0001760A 2000-01-18 2001-01-12 금속 배선에 도달하는 비아홀 및 층간막 내의 오목그루브를 동시에 형성하는 것을 포함하는 반도체집적회로의 제조 방법 및 그 제조 방법에 의해 제조된반도체 집적회로 KR100382089B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-009221 2000-01-18
JP2000009221A JP3346475B2 (ja) 2000-01-18 2000-01-18 半導体集積回路の製造方法、半導体集積回路

Publications (2)

Publication Number Publication Date
KR20010086322A KR20010086322A (ko) 2001-09-10
KR100382089B1 true KR100382089B1 (ko) 2003-05-09

Family

ID=18537393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0001760A KR100382089B1 (ko) 2000-01-18 2001-01-12 금속 배선에 도달하는 비아홀 및 층간막 내의 오목그루브를 동시에 형성하는 것을 포함하는 반도체집적회로의 제조 방법 및 그 제조 방법에 의해 제조된반도체 집적회로

Country Status (4)

Country Link
US (1) US6809037B2 (ko)
JP (1) JP3346475B2 (ko)
KR (1) KR100382089B1 (ko)
TW (1) TW567530B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180525B1 (en) * 1998-08-19 2001-01-30 Micron Technology, Inc. Method of minimizing repetitive chemical-mechanical polishing scratch marks and of processing a semiconductor wafer outer surface
US6391757B1 (en) * 2001-06-06 2002-05-21 United Microelectronics Corp. Dual damascene process
KR100434511B1 (ko) * 2002-08-12 2004-06-05 삼성전자주식회사 다마신 배선을 이용한 반도체 소자의 제조방법
KR100462884B1 (ko) * 2002-08-21 2004-12-17 삼성전자주식회사 희생충진물질을 이용한 반도체 장치의 듀얼다마신배선형성방법
KR100441685B1 (ko) * 2002-09-19 2004-07-27 삼성전자주식회사 듀얼 다마신 공정
JP4487489B2 (ja) 2002-09-20 2010-06-23 三菱電機株式会社 埋込材およびこの埋込材を用いた半導体集積回路の製造方法
KR100583957B1 (ko) * 2003-12-03 2006-05-26 삼성전자주식회사 희생금속산화막을 채택하여 이중다마신 금속배선을형성하는 방법
KR101016340B1 (ko) 2003-12-15 2011-02-22 매그나칩 반도체 유한회사 고주파 반도체 장치의 인덕터 제조방법
US7351283B2 (en) * 2004-03-11 2008-04-01 The University Of Vermont And State Agricultural College System and method for fabricating a crystalline thin structure
US20080138927A1 (en) * 2004-03-11 2008-06-12 The University Of Vermont And State Agricultural College Systems and Methods for Fabricating Crystalline Thin Structures Using Meniscal Growth Techniques
KR100704471B1 (ko) * 2004-10-30 2007-04-10 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US20080020584A1 (en) * 2006-03-24 2008-01-24 Shin Hirotsu Method of manufacturing semiconductor device and plasma processing apparatus
JP2008085005A (ja) * 2006-09-27 2008-04-10 Elpida Memory Inc 半導体装置の製造方法
JP5293145B2 (ja) * 2008-12-17 2013-09-18 大日本印刷株式会社 半導体装置
JP5218214B2 (ja) * 2009-03-31 2013-06-26 富士通セミコンダクター株式会社 半導体装置の製造方法
JP6869875B2 (ja) * 2017-11-24 2021-05-12 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5635423A (en) * 1994-10-11 1997-06-03 Advanced Micro Devices, Inc. Simplified dual damascene process for multi-level metallization and interconnection structure
JPH10209273A (ja) * 1997-01-16 1998-08-07 Fujitsu Ltd 半導体装置の製造方法
US5989997A (en) * 1998-02-16 1999-11-23 United Microelectronics Corp. Method for forming dual damascene structure
JP2000188330A (ja) * 1998-12-21 2000-07-04 Nec Corp デュアルダマシン配線の形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3281260B2 (ja) 1996-05-21 2002-05-13 株式会社東芝 半導体装置の製造方法
US5883006A (en) * 1997-12-12 1999-03-16 Kabushiki Kaisha Toshiba Method for making a semiconductor device using a flowable oxide film
US6057239A (en) * 1997-12-17 2000-05-02 Advanced Micro Devices, Inc. Dual damascene process using sacrificial spin-on materials
JP3403058B2 (ja) 1998-03-26 2003-05-06 株式会社東芝 配線形成方法
US6042999A (en) * 1998-05-07 2000-03-28 Taiwan Semiconductor Manufacturing Company Robust dual damascene process
US6380096B2 (en) * 1998-07-09 2002-04-30 Applied Materials, Inc. In-situ integrated oxide etch process particularly useful for copper dual damascene
US6262484B1 (en) * 1999-04-20 2001-07-17 Advanced Micro Devices, Inc. Dual damascene method for backened metallization using poly stop layers
US6362093B1 (en) * 1999-08-20 2002-03-26 Taiwan Semiconductor Manufacturing Company Dual damascene method employing sacrificial via fill layer
US6323123B1 (en) * 2000-09-06 2001-11-27 United Microelectronics Corp. Low-K dual damascene integration process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5635423A (en) * 1994-10-11 1997-06-03 Advanced Micro Devices, Inc. Simplified dual damascene process for multi-level metallization and interconnection structure
JPH10209273A (ja) * 1997-01-16 1998-08-07 Fujitsu Ltd 半導体装置の製造方法
US5989997A (en) * 1998-02-16 1999-11-23 United Microelectronics Corp. Method for forming dual damascene structure
JP2000188330A (ja) * 1998-12-21 2000-07-04 Nec Corp デュアルダマシン配線の形成方法

Also Published As

Publication number Publication date
JP2001203207A (ja) 2001-07-27
TW567530B (en) 2003-12-21
US6809037B2 (en) 2004-10-26
US20010008802A1 (en) 2001-07-19
KR20010086322A (ko) 2001-09-10
JP3346475B2 (ja) 2002-11-18

Similar Documents

Publication Publication Date Title
KR100768363B1 (ko) 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치
KR100382089B1 (ko) 금속 배선에 도달하는 비아홀 및 층간막 내의 오목그루브를 동시에 형성하는 것을 포함하는 반도체집적회로의 제조 방법 및 그 제조 방법에 의해 제조된반도체 집적회로
TWI386978B (zh) 半導體裝置之製造方法
KR101027172B1 (ko) 인터커넥트 컨택트의 건식 에치백
US20020164865A1 (en) Semiconductor device and manufacturing method thereof
WO2002019416A1 (en) Method of manufacturing a semiconductor device having a porous dielectric layer and air gaps
US7217663B2 (en) Via hole and trench structures and fabrication methods thereof and dual damascene structures and fabrication methods thereof
KR20010098774A (ko) 반도체 장치와 그 제조 방법
KR100342639B1 (ko) 반도체 구조물의 제조 방법
US6780778B2 (en) Method for fabricating semiconductor device
JP4173454B2 (ja) 半導体集積回路装置の製造方法
US6524962B2 (en) Method for forming dual-damascene interconnect structure
US6204096B1 (en) Method for reducing critical dimension of dual damascene process using spin-on-glass process
US20080174019A1 (en) Semiconductor device and method for manufacturing the same
US6977438B2 (en) Dual damascene circuit with upper wiring and interconnect line positioned in regions formed as two layers including organic polymer layer and low-permittivity layer
KR100323719B1 (ko) 반도체소자의 금속배선 및 그 제조방법
US6468897B1 (en) Method of forming damascene structure
US6764957B2 (en) Method for forming contact or via plug
JP2003086679A (ja) 集積回路装置およびその製造方法
US6642139B1 (en) Method for forming interconnection structure in an integration circuit
KR100713900B1 (ko) 반도체 소자의 금속배선 제조방법
KR100737701B1 (ko) 반도체 소자의 배선 형성 방법
KR100866122B1 (ko) 듀얼 다마신 공정을 이용한 금속배선 형성방법
KR100403357B1 (ko) 반도체 소자의 제조방법
TW202236450A (zh) 半導體裝置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee