KR100376545B1 - 교환기에서프로세서간아이피씨데이터송수신방법 - Google Patents

교환기에서프로세서간아이피씨데이터송수신방법 Download PDF

Info

Publication number
KR100376545B1
KR100376545B1 KR10-1998-0055355A KR19980055355A KR100376545B1 KR 100376545 B1 KR100376545 B1 KR 100376545B1 KR 19980055355 A KR19980055355 A KR 19980055355A KR 100376545 B1 KR100376545 B1 KR 100376545B1
Authority
KR
South Korea
Prior art keywords
ipc
data
address
level processor
bus
Prior art date
Application number
KR10-1998-0055355A
Other languages
English (en)
Other versions
KR20000039888A (ko
Inventor
김영호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-1998-0055355A priority Critical patent/KR100376545B1/ko
Publication of KR20000039888A publication Critical patent/KR20000039888A/ko
Application granted granted Critical
Publication of KR100376545B1 publication Critical patent/KR100376545B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/36—Arbitration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Information Transfer Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 프로세서간 통신(IPC ; Inter Processor Communication)에 관한 것으로, 특히 상위 IPC 체계와 하위 IPC 버스를 접속하는 상위 레벨 프로세서간의 IPC 데이터를 송수신하는데 있어, 상위 IPC 체계와 송수신되는 IPC 데이터를 하위 IPC 버스를 경유하지 않고 송수신할 수 있도록 하는 교환기에서 프로세서간 IPC 데이터 송수신 방법에 관한 것이다.
본 발명은 상위 IPC 체계와 하위 IPC 버스를 접속하는 상위 레벨 프로세서간의 IPC 데이터를 송수신할 경우에, 해당 상위 레벨 프로세서에서 송수신되는 IPC 데이터의 어드레스를 비교 검사한 후, 하위 IPC 공통 버스를 경유하지 않고 해당 상위 레벨 프로세서에서 IPC 데이터를 송수신함으로써, 하위 IPC 공통 버스의 트래픽을 감소시켜 버스 점유를 높일 수 있고, 해당 상위 레벨 프로세서로 빠른 송수신 데이터의 처리를 가능하게 한다.

Description

교환기에서 프로세서간 아이피씨 데이터 송수신 방법
본 발명은 프로세서간 통신(Inter Processor Communication, 이하 'IPC'라 한다)에 관한 것으로, 특히 상위 IPC 체계와 하위 IPC 버스를 접속하는 상위 레벨 프로세서간의 IPC 데이터를 송수신하는데 있어, 상위 IPC 체계와 송수신되는 IPC데이터를 하위 IPC 버스를 경유하지 않고 송수신할 수 있도록 하는 교환기에서 프로세서간 IPC 데이터 송수신 방법에 관한 것이다.
일반적으로, IPC 네트워크의 개략적인 구조는 첨부된 도 1에 도시한 바와 같이, 서브 시스템(100)과 다른 서브 시스템간의 IPC 데이터를 송수신하기 위해서, 해당 서브 시스템(100) 내의 상위 레벨 프로세서(10)와 하위 레벨 프로세서(20-1-20-N)간의 송수신되는 IPC 데이터를 시리얼 버스로 연결된 아이에스 버스(IS-BUS)를 통해 송수신하고, 해당 상위 레벨 프로세서(10)의 게이트웨이(11)를 통해 해당 상위 레벨 프로세서(10)와 상위 다른 서브 시스템 내 프로세서간의 U-링크를 통해 IPC 데이터를 송수신하도록 이루어져 있다.
여기서, 상기 아이에스 버스(IS-BUS)란 교환기 내 프로세서간의 통신버스를 지칭한다.
한편, 상기 서브 시스템(100) 내의 상위 레벨 프로세서(10)는 첨부된 도 2에 도시한 바와 같이, 서로 다른 서브 시스템간의 정보를 송수신하는 게이트웨이(11)와, IPC 데이터 송수신을 제어하는 CPU(12)와, 송수신 데이터를 저장하는 버퍼부(13,14)를 구비하여 이루어져 있다.
그리고, 상기 게이트웨이(11)는 IPC 데이터의 전송을 중재하는 중재부(11a)와, 다수 개의 하위 레벨 프로세서(20-1, 20-2,...)로부터 전송되는 데이터의 어드레스와 자신의 고유 어드레스를 비교하는 제1어드레스 비교부(11b)와, 각 하위 레벨 프로세서(20-1, 20-2,...)로부터 전송되는 데이터의 어드레스와 시스템내의 그룹 어드레스를 비교하여 다른 IPC 데이터를 추출하는 제2어드레스 비교부(11c)와,상위 서브 시스템으로부터 전송되는 데이터의 어드레스와 시스템 내의 그룹 어드레스를 비교하여 동일한 IPC 데이터를 추출하는 제3어드레스 비교부(11d)와, 상기 제2와 제3 어드레스 비교부(11c, 11d)로부터 전송되는 IPC 데이터를 상기 버퍼부(13, 14)에 저장시켜 상기 중재부(11a)의 제어에 따라 버스를 점유하여 해당 IPC 데이터를 송수신하는 시리얼 제어부(11d)를 구비하여 이루어져 있다.
전술한 바와 같이 구성된 종래의 서브 시스템간 IPC 데이터 접속방법을 살펴보면, 먼저 서브 시스템(100) 내 상위 레벨 프로세서(10)에서 상위서브시스템으로부터 IPC 데이터를 수신할 경우에, 해당 상위 레벨 프로세서(10) 내의 제3어드레스 비교부(11e)에서 상위 서브 시스템으로부터 U-링크를 통해 IPC 데이터를 전송받게 되며, 이에 상위 서브 시스템으로부터 전송되는 IPC 데이터의 어드레스와 자신의 서브 시스템(100) 내의 그룹 어드레스를 비교한 후, 해당 자신의 서브 시스템(100) 내 그룹 어드레스와 동일한 IPC 데이터를 추출하여 시리얼 제어부(11d)로 전송하게 된다.
이에, 상위 레벨 프로세서(10) 내의 시리얼 제어부(11d)에서는 해당 제3어드레스 비교부(11e)로부터 전송되는 IPC 데이터를 제2버퍼부(14)에 전송하여 저장시키게 된다.
이에 따라, 상위 레벨 프로세서(10) 내의 시리얼제어부(11d)에서는 전송할 IPC 데이터가 있음을 해당 중재부(11a)로 알리게 되고, 해당 중재부(11a)에서 버스 점유 순서에 따라 버스 점유권을 부여하게 되며, 이에 제2버퍼부(14)에 저장되어 있는 해당 IPC 데이터를 자신을 포함한 각 프로세서(10, 20-1, 20-2,...)로 전송하게 된다.
이때, 서브 시스템(100) 내의 각 프로세서(10, 20-1, 20-2,...)간의 버스 점유에 따라 데이터를 송수신을 하기 위해서, 각 프로세서(10, 20-1, 20-2,...)간의 공통 버스인 아이에스 버스(IS-BUS)를 통해 해당 각 프로세서(10, 20-1, 20-2,...)간 멀티드롭(Multi-Drop) 형태로 접속되어 상호 중재에 의해 해당 버스를 점유하여 시리얼 통신을 하게 된다.
그리고, 해당 각 프로세서(10, 20-1, 20-2,...)는 자기의 고유한 어드레스를 가지고 있어, 시리얼로 전송되는 데이터를 자기의 고유한 어드레스와 비교하여 동일한 어드레스를 가진 데이터를 추출하여 입력받게 된다.
그래서, 해당 상위 레벨 프로세서(10) 내의 제1어드레스 비교부(11b)에서도 자신이 전송한 IPC 데이터의 어드레스를 다시 아이에스 버스(IS-BUS)를 통해 전송받아 해당 IPC 데이터와 자신의 어드레스를 비교하여 동일 여부에 따라 시리얼 제어부(11d)를 통해 CPU(12)에 저장하게 된다.
이렇게 하여, 상위 서브 시스템에서 해당 서브 시스템(100)내 상위 레벨 프로세서(10)로 IPC 데이터를 전송하는데 있어, 하위 IPC 체계인 아이에스 버스(IS-BUS)를 경유하여 해당 IPC 데이터를 전송받게 된다.
한편, 서브 시스템(100) 내 상위 레벨 프로세서(10)에서 상위 서브 시스템으로 IPC 데이터를 송신할 경우에, 해당 서브 시스템(100) 내의 CPU(12)에서 송신 데이터(TXD)를 시리얼 제어부(11d)에 전송하게 되면, 이에 해당 시리얼 제어부(11d)에서는 버스 점유을 하기 위해서 중재부(11a)에 버스 점유 신호를 인가하게 된다.
이에, 상위 레벨 프로세서(10) 내의 시리얼 제어부(11d)에서 전송할 IPC 데이터가 있음을 해당 중재부(11a)로 알리게 되고, 해당 중재부(11a)에서 버스 점유 순서에 따라 버스 점유권을 부여하게 되며, 이에 해당 IPC 데이터를 자신을 포함한 각 프로세서(10, 20-1, 20-2,...)로 전송하게 된다.
이때, 해당 각 프로세서(10, 20-1, 20-2,...)는 자기의 고유한 어드레스를 가지고 있어, 시리얼로 전송되는 데이터를 자기의 고유한 어드레스와 비교하여 동일한 어드레스를 가진 데이터를 추출하여 인가받게 된다.
그래서, 해당 상위 레벨 프로세서(10) 내의 제1어드레스 비교부(11b)에서도 자신이 전송한 IPC 데이터의 어드레스를 다시 아이에스 버스(IS-BUS)를 통해 전송받아 해당 IPC 데이터와 자신의 어드레스를 비교하여 동일한 IPC 데이터를 시리얼 제어부(11d)를 통해 수신하게 된다.
이에, 해당 시리얼 제어부(11d)에서는 아이에스 버스(IS-BUS)를 통해 전송되는 IPC 데이터의 전송속도와 U-링크를 통해 전송되는 IPC 데이터의 전송속도가 다르므로, 아이에스 버스(IS-BUS)를 통해 전송되는 IPC 데이터를 제1버퍼부(13)에 저장하여 데이터의 전송 속도에 맞추어 U-링크를 통해 상위 서브 시스템으로 전송하게 된다.
이렇게 하여, 서브 시스템(100) 내의 상위 레벨 프로세서(10)에서 상위 서브 시스템으로 IPC 데이터를 전송하는데 있어, 하위 IPC 체계인 아이에스 버스(IS-BUS)를 경유하여 해당 IPC 데이터를 전송하게 된다.
이와 같이, 종래의 교환기에서 상위 IPC 체계와 하위 IPC 버스를 접속하는상위 레벨 프로세서간 IPC 데이터를 송수신할 경우에, 해당 송수신되는 IPC 데이터를 하위 IPC 체계인 공통 버스를 경유해서 해당 상위 레벨 프로세서로 전송된 후, 상위로 IPC 데이터를 송수신해야하는 특성 때문에, 하위 IPC 버스의 트래픽 증가로 인하여 버스 점유권 부여가 늦어지며, 상위 레벨 프로세서에서의 IPC 데이터 송수신 시간이 많이 소요되는 문제점이 있다.
본 발명은 전술한 바와 같은 문제점을 감안하여 안출한 것으로, 상위 IPC 체계와 하위 IPC 버스를 접속하는 상위 레벨 프로세서간의 IPC 데이터를 송수신할 경우에, 해당 상위 레벨 프로세서에서 송수신되는 IPC 데이터의 어드레스를 비교 검사한 후, 하위 IPC 공통 버스를 경유하지 않고 해당 상위 레벨 프로세서에서 IPC 데이터를 송수신함으로써, 하위 IPC 공통 버스의 트래픽을 감소시켜 버스 점유를 높일 수 있고, 해당 상위 레벨 프로세서로 빠른 송수신 데이터의 처리가 가능하도록 하는 것을 목적으로 한다.
도 1은 일반적인 IPC 네트워크 개략적인 구조.
도 2는 도 1에 있어 상위 레벨 프로세서에서 IPC 데이터 접속 장치를 나타낸 구성 블록도.
도 3은 본 발명의 실시 예에 따른 상위 레벨 프로세서에서 IPC 데이터 접속 장치를 나타낸 구성블록도.
* 도면의 주요부분에 대한 부호의 설명 *
10: 상위 레벨 프로세서 31: 게이트웨이
31a: 중재부 31b,31c,31e: 어드레스 비교부
31d: 시리얼 제어부 32: CPU
33,34: 버퍼부
상기와 같은 목적을 달성하기 위해 본 발명은 교환기에서 프로세서간 IPC 데이터 송수신 방법에 있어서, 상위 IPC 체계와 하위 IPC 공통 버스를 접속하고 게이트웨이를 구비하는 상위 레벨 프로세서간의 IPC 데이터를 송수신할 경우에, 해당 IPC 데이터의 어드레스와 자신의 고유 어드레스를 비교하는 과정과; 상기 IPC 데이터의 어드레스와 자신의 고유 어드레스의 동일 여부에 따라 하위 IPC 공통 버스를 경유하지 않고 송수신하는 과정을 포함하여 이루어진 것을 특징으로 한다.
바람직하게는, 본 발명은 상기 상위 레벨 프로세서에서 상위 IPC로 데이터를 송신할 경우에 송신 데이터의 어드레스와 자신의 시스템 내 그룹 어드레스를 비교 검사하는 과정과; 상기 송신 데이터의 어드레스와 자신의 시스템 내 그룹 어드레스가 일치하지 않으면 IPC 데이터를 추출하여 저장하는 과정과; 상기 IPC 데이터를 전송 속도에 맞추어 저장된 순서에 따라 U-링크를 통해 상위 IPC로 전송하는 과정을 더 포함하여 이루어진 것을 특징으로 한다.
또한 바람직하게는, 본 발명은 상기 상위 레벨 프로세서에서 상위 IPC로부터 데이터를 수신할 경우에 수신 데이터 중에서 자신의 시스템 내 그룹 어드레스와 동일한 데이터를 추출하는 과정과; 상기 추출된 IPC 데이터의 어드레스와 상기 상위 레벨 프로세서의 고유 어드레스를 비교 검사하는 과정과; 상기 추출된 IPC 데이터의 어드레스와 상기 상위 레벨 프로세서의 고유 어드레스가 일치하면 상기 추출된 IPC 데이터를 바로 루프백시켜 수신하는 과정을 더 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.
본 발명에 따른 IPC 네트워크의 개략적인 구조는 종래의 구성 설명과 유사하므로 그 설명을 생략한다.
한편, 서브 시스템 내의 상위 레벨 프로세서(30)는 첨부된 도 3에 도시한 바와 같이, 서로 다른 서브 시스템간 정보를 송수신하는 게이트웨이(31)와, IPC 데이터 송수신을 제어하는 CPU(32)와, 송수신 되는 데이터를 저장시키는 버퍼부(33,34)를 구비하여 이루어진다.
그리고, 상기 게이트웨이(31)는 IPC 데이터의 전송을 중재하는 중재부(31a)와, 전송되는 IPC 데이터의 어드레스와 자신의 어드레스를 비교하는 제1어드레스 비교부(31b)와, CPU(32)로부터 전송되는 IPC 데이터의 어드레스와 자신의 시스템 내의 그룹 어드레스를 비교하여 동일여부에 따른 IPC 데이터를 추출하는 제2어드레스 비교부(31c)와, 상위 서브 시스템으로부터 전송되는 IPC 데이터의 어드레스와 자신의 시스템 내의 그룹 어드레스를 비교하여 동일한 IPC 데이터를 추출하는 제3어드레스 비교부(31d)와, 상기 제2어드레스 비교부(31c)로부터 전송되는 IPC 데이터를 상기 제1버퍼부(33)에 저장시켜 송신하거나, 제3어드레스 비교부(31c)로부터 전송되는 IPC 데이터를 상기 제2버퍼부(34)에 저장시키는 동시에 상기 제1어드레스 비교부(31b)에서 데이터의 어드레스를 검사한 후에 해당 IPC 데이터를 수신하는 시리얼 제어부(31d)를 구비하여 이루어진다.
전술한 바와 같이 구성되는 본 발명의 동작을 첨부된 도면에 따라 상세하게 설명하면 다음과 같다.
먼저, 서브 시스템 내의 상위 레벨 프로세서(30)에서 상위 서브 시스템으로부터 IPC 데이터를 수신할 경우에, 해당 서브 시스템 내의 제3어드레스 비교부(31e)에서 상위 서브 시스템으로부터 U-링크를 통해 IPC 데이터를 전송받게 되며, 상위 서브 시스템으로부터 전송되는 IPC 데이터의 어드레스와 자신의 서브 시스템 내의 그룹 어드레스를 비교한 후에 해당 자신의 서브 시스템 내의 그룹 어드레스와 동일한 IPC 데이터를 추출하여 시리얼 제어부(31d)로 전송하게 된다.
이에, 상위 레벨 프로세서(30) 내의 시리얼 제어부(31d)에서는 해당 제3어드레스 비교부(31e)로부터 전송되는 IPC 데이터를 제2버퍼부(34)에 전송하여 저장시키는 동시에 제1어드레스 비교부(31b)에도 IPC 데이터를 전송하여 해당 IPC 데이터의 어드레스와 자신의 고유 어드레스를 비교하여 동일 여부를 검사하게 된다.
이에, 해당 제1어드레스 비교부(31b)에서 해당 IPC 데이터의 어드레스가 일치하지 않을 경우에, 중재부(31a)의 제어에 따라 공통버스인 아이에스 버스(IS-BUS)를 통해 다수 개의 하위 레벨 프로세서로 IPC 데이터를 전송하고, 해당 제1어드레스 비교부(31b)에서 해당 IPC 데이터의 어드레스가 일치할 경우에 중재부(31a)의 제어에 따라 아이에스 버스(IS-BUS)를 통해 각 하위 레벨 프로세서로 데이터를 전송할 필요없이 시리얼 제어부(31d)의 제어에 따라 제2버퍼부(34)에 저장되어 있는 데이터를 CPU(32)에 전송하게 된다.
이때, 상위 서브 시스템으로부터 상위 레벨 프로세서(30)로 데이터를 전송할 목적이었으므로, 해당 제1어드레스 비교부(31b)에서 데이터의 어드레스가 동일하게 되어 중재부(31a)의 중재 기능 없이 바로 시리얼 제어부(31d)로 루프백되어 CPU(32)로 수신 데이터(RXD)를 전송하게 된다.
이렇게 하여, 상위 서브 시스템에서 해당 서브 시스템 내의 상위 레벨 프로세서(30)로 IPC 데이터를 전송하는데 있어, 하위 IPC 체계인 아이에스 버스(IS-BUS)를 경유하지 않고 해당 IPC 데이터를 전송받게 된다.
한편, 상기 서브 시스템 내 상위 레벨 프로세서(30)에서 상위 서브 시스템으로 IPC 데이터를 송신할 경우에, 상기 서브 시스템 내의 CPU(32)에서 송신 데이터(TXD)를 제2어드레스 비교부(31c)로 전송하고, 해당 송신데이터(TXD)의 어드레스와 자신의 서브 시스템 내의 그룹 어드레스를 비교하여 IPC 데이터를 추출하게 된다.
만약, 해당 제2어드레스 비교부(31c)에서 송신 데이터(TXD)의 어드레스와 자신의 서브 시스템 내의 그룹 어드레스와 동일할 경우에 추출한 IPC 데이터를 제1어드레스 비교부(31b)로 전송하여 해당 전송된 IPC 데이터의 어드레스와 상위 레벨 프로세서(30)의 고유 어드레스와 비교 검사하게 된다.
이때, 해당 상위 레벨 프로세서(30)로 전송할 데이터일 경우에는 시리얼 제어부(31d)를 통해 CPU(32)에 저장하고, 임의의 하위 레벨 프로세서로 전송할 데이터일 경우에는 시리얼 제어부(31d)에서 중재부(31a)의 중재 기능에 따라 버스를 점유하여 하위 IPC 체계인 아이에스 버스(IS-BUS)를 통해 해당 하위 레벨 프로세서로 해당 IPC 데이터를 전송하게 된다.
한편, 해당 제2어드레스 비교부(31c)에서 CPU(32)로부터 전송된 송신 데이터(TXD)의 어드레스와 자신의 서브시스템 내의 그룹 어드레스와 동일하지 않을 경우에는 추출한 IPC 데이터를 시리얼 제어부(31d)측으로 전송하게 된다.
이에, 해당 시리얼 제어부(31d)에서는 전송되는 IPC 데이터의 전송 속도와 U-링크를 통해 전송되는 IPC 데이터의 전송속도가 다르므로, 해당 전송할 IPC 데이터를 제1버퍼부(33)에 저장하여 데이터의 전송 속도에 맞추어 저장된 순서에 따라 U-링크를 통해 상위 서브 시스템으로 전송하게 된다.
이렇게 하여, 상기 서브 시스템 내의 상위 레벨 프로세서(30)에서 상위 서브 시스템으로 IPC 데이터를 전송하는데 있어, 하위 IPC 체계인 아이에스 버스(IS-BUS)를 경유하지 않고 해당 IPC 데이터를 전송하게 된다.
전술한 바와 같이, 본 발명은 상위 IPC 체계와 하위 IPC 버스를 접속하는 상위 레벨 프로세서간의 IPC 데이터를 송수신할 경우에, 해당 상위 레벨 프로세서에서 송수신되는 IPC 데이터의 어드레스를 비교 검사한 후, 하위 IPC 공통버스를 경유하지 않고 해당 상위 레벨 프로세서에서 IPC 데이터를 송수신함으로써, 하위 IPC 공통버스의 트래픽을 감소시켜 버스 점유를 높일 수 있고, 해당 상위 레벨 프로세서로 빠른 송수신 데이터의 처리를 가능하게 한다.

Claims (3)

  1. 교환기에서 프로세서간 IPC 데이터 송수신 방법에 있어서,
    상위 IPC 체계와 하위 IPC 공통버스를 접속하고 게이트웨이를 구비하는 상위 레벨 프로세서간의 IPC 데이터를 송수신할 경우에, 해당 IPC 데이터의 어드레스와 자신의 고유 어드레스를 비교하는 과정과;
    상기 IPC 데이터의 어드레스와 자신의 고유 어드레스의 동일 여부에 따라 하위 IPC 공통 버스를 경유하지 않고 송수신하는 과정을 포함하여 이루어진 것을 특징으로 하는 교환기에서 프로세서간 IPC 데이터 송수신 방법.
  2. 제1항에 있어서,
    상기 상위 레벨 프로세서에서 상위 IPC로 데이터를 송신할 경우에 송신 데이터의 어드레스와 자신의 시스템 내 그룹 어드레스를 비교 검사하는 과정과;
    상기 송신 데이터의 어드레스와 자신의 시스템 내 그룹 어드레스가 일치하지 않으면 IPC 데이터를 추출하여 저장하는 과정과;
    상기 IPC 데이터를 전송 속도에 맞추어 저장된 순서에 따라 U-링크를 통해 상위 IPC로 전송하는 과정을 더 포함하여 이루어진 것을 특징으로 하는 교환기에서 프로세서간 IPC 데이터 송수신 방법.
  3. 제1항에 있어서,
    상기 상위 레벨 프로세서에서 상위 IPC로부터 데이터를 수신할 경우에 수신 데이터 중에서 자신의 시스템 내 그룹 어드레스와 동일한 데이터를 추출하는 과정과;
    상기 추출된 IPC 데이터의 어드레스와 상기 상위 레벨 프로세서의 고유 어드레스를 비교 검사하는 과정과;
    상기 추출된 IPC 데이터의 어드레스와 상기 상위 레벨 프로세서의 고유 어드레스가 일치하면 상기 추출된 IPC 데이터를 바로 루프백시켜 수신하는 과정을 더 포함하는 것을 특징으로 하는 교환기에서 프로세서간 IPC 데이터 송수신 방법.
KR10-1998-0055355A 1998-12-16 1998-12-16 교환기에서프로세서간아이피씨데이터송수신방법 KR100376545B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0055355A KR100376545B1 (ko) 1998-12-16 1998-12-16 교환기에서프로세서간아이피씨데이터송수신방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0055355A KR100376545B1 (ko) 1998-12-16 1998-12-16 교환기에서프로세서간아이피씨데이터송수신방법

Publications (2)

Publication Number Publication Date
KR20000039888A KR20000039888A (ko) 2000-07-05
KR100376545B1 true KR100376545B1 (ko) 2003-06-12

Family

ID=19563115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0055355A KR100376545B1 (ko) 1998-12-16 1998-12-16 교환기에서프로세서간아이피씨데이터송수신방법

Country Status (1)

Country Link
KR (1) KR100376545B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100391712B1 (ko) * 2000-12-21 2003-07-16 엘지전자 주식회사 교환기의 아이피시 정합 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0528115A (ja) * 1991-07-18 1993-02-05 Nec Corp 協調処理型情報処理装置
JPH05274284A (ja) * 1992-03-25 1993-10-22 Fuji Facom Corp プロセッサ間通信の確認装置
US5459836A (en) * 1990-02-09 1995-10-17 Unisys Corporation Inter-processor communication net
US5555381A (en) * 1989-11-09 1996-09-10 Ast Research, Inc. Microcomputer architecture utilizing an asynchronous bus between microprocessor and industry standard synchronous bus
KR19980025370U (ko) * 1996-11-01 1998-08-05 정장호 전전자교환기의 ipc 데이타 접속 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5555381A (en) * 1989-11-09 1996-09-10 Ast Research, Inc. Microcomputer architecture utilizing an asynchronous bus between microprocessor and industry standard synchronous bus
US5459836A (en) * 1990-02-09 1995-10-17 Unisys Corporation Inter-processor communication net
JPH0528115A (ja) * 1991-07-18 1993-02-05 Nec Corp 協調処理型情報処理装置
JPH05274284A (ja) * 1992-03-25 1993-10-22 Fuji Facom Corp プロセッサ間通信の確認装置
KR19980025370U (ko) * 1996-11-01 1998-08-05 정장호 전전자교환기의 ipc 데이타 접속 장치

Also Published As

Publication number Publication date
KR20000039888A (ko) 2000-07-05

Similar Documents

Publication Publication Date Title
JP3996455B2 (ja) 情報処理システムのデータ転送方法及び情報処理システム
US7165131B2 (en) Separating transactions into different virtual channels
US10225168B2 (en) Interface apparatus and memory bus system
US7240141B2 (en) Programmable inter-virtual channel and intra-virtual channel instructions issuing rules for an I/O bus of a system-on-a-chip processor
JP2006254450A (ja) 大域的非同期ネットワークオンチップシステムにおける通信ノードアーキテクチャ
KR970029014A (ko) 데이타 프로세싱 시스템 및 방법
EP1779609B1 (en) Integrated circuit and method for packet switching control
US9219695B2 (en) Switch, information processing apparatus, and communication control method
KR20210033996A (ko) 전용 저 레이턴시 링크를 사용한 다수의 하드웨어 가속기에 대한 통합된 어드레스 공간
US20060114817A1 (en) Server, method for controlling data communication of server, computer product
US10592465B2 (en) Node controller direct socket group memory access
US7979573B2 (en) Smart routing between peers in a point-to-point link based system
US6442670B2 (en) Data processing system including a shared memory resource circuit
US7206889B2 (en) Systems and methods for enabling communications among devices in a multi-cache line size environment and disabling communications among devices of incompatible cache line sizes
KR102303424B1 (ko) 랜덤 액세스 메모리를 포함하는 하나 이상의 처리 유닛을 위한 직접 메모리 액세스 제어 장치
KR100376545B1 (ko) 교환기에서프로세서간아이피씨데이터송수신방법
US7480832B2 (en) Centralized error signaling and logging
US6622210B2 (en) Microcontroller with improved access efficiency of instructions
US10356009B2 (en) Processor designed for a deterministic switched ethernet network
US20060129709A1 (en) Multipurpose scalable server communication link
JP2002024007A (ja) プロセッサシステム
JP2001320385A (ja) 計算機システムのパケット送受信方法、装置及びパケット送受信プログラム
KR101073479B1 (ko) 분할 프로토콜 전송 방법 및 프로세싱 시스템
JP4709761B2 (ja) 半導体素子
US6216194B1 (en) Information processing unit for separately controlling a plurality of shared buses

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090302

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee