KR100375224B1 - 전계방출소자의 전극제조 방법 - Google Patents

Abstract

본 발명의 전계방출소자의 전극제조 방법이 게시된다. 본 발명의 전계방출소자의 전극제조 방법은 삼극구조가 형성되어 있는 기판 상에 게이트 전극 및 에미터팁을 보호하기 위한 제1 포토레지스트를 도포하는 공정; 제1 포토레지스트 상에 도금공정을 위한 금속시드층을 형성하는 공정; 금속시드층 상에 집속전극 패턴을 형성하기 위한 제2 포토레지스트를 도포하는 공정; 집속전극 패턴이 형성된 개구부에 집속전극을 도금하는 공정; 및 집속전극의 도금공정 후에 제1 및 제2 포토레지스트, 금속시드층을 제거하는 공정을 포함하여 이루어진다.

따라서, 균일한 높이의 집속전극을 형성함으로써 에미터로부터 방출되는 전자들을 효과적으로 집속시켜 색순도를 향상시키며, 공정을 단순화시키는 효과가 있다.

Description

전계방출소자의 전극제조 방법{METHOD FOR MANUFACTURING OF ELECTRODE OF FIELD EMISSION DISPLAY}

본 발명은 전계방출소자(field emission display)에 관한 것으로, 상세하게는 금속시드층 상에 도금공정을 수행한 다음, 집속전극을 형성함으로써 균일한 높이의 집속전극을 획득하여 에미터에서 방출되는 전자를 효과적으로 집속하는 전계방출소자의 전극 제조방법에 관한 것이다.

일반적으로 박막형 전계 방출소자는 팁의 날카로운 부분에 전계가 집중되는 현상을 이용하여 비교적 낮은 전압, 예를 들어 수십 볼트 정도의 전압을 인가하여 터널효과에 의한 냉전자를 방출시키는 소자로서, 이를 이용하여 형성되는 전계방출소자는 음극선관의 고선명성과 액정표시장치(liquid crystal display)의 경박형의 장점을 모두 갖추고 있어 차세대 표시장치로서 주목받고 있다.

특히 전계방출소자는 경박형의 제작이 가능할 뿐만 아니라, 액정표시장치의 결정적인 단점이 공정수율, 제조단가 및 대형화의 문제점들을 해결할 수 있다.

즉, 액정표시장치는 하나의 단위화소라도 불량이 발생되면 제품전체가 불량 처리되지만, 전계방출소자는 하나의 화소 그룹에 그보다 작은 다수개의 단위화소들이 형성되어 있어 한 두개의 단위화소에 불량이 발생하여도 화소 그룹의 동작에는 이상이 없어 제품 전체의 수율이 향상된다.

또한, 전계방출소자는 액정표시장치에 비해 구조가 간단하고, 소비전력이 작아 단가가 낮고, 휴대형 표시장치에 적합한 이점이 있다.

도 1 내지 도 3은 종래기술에 따른 전계방출소자의 게이트전극 형성방법을 도시한 단면도이다.

도 1에 도시된 바와 같이, 캐소드 전극(110)이 형성된 기판(100)상에 저항층(120)이 형성되며, 상기 저항층(120)상에 제1 절연층(130)이 형성된다. 상기 제1 절연층(130) 상에 게이트 전극(150)이 증착되며, 상기 제1 절연층(130)및 게이트 전극(150)을 식각하여 소정의 홀을 형성하고, 상기 홀 안에 에미터를 형성시키면 삼극구조가 완성된다. 상기 삼극구조 상에서 제2 절연층(160)이 형성되는 공정과 상기 제2 절연층(160) 상에 집속전극(170)이 형성된다. 따라서, 상기 집속전극(170)이 충분한 집속효과를 가져오기 위해서는 높게 형성되어야 된다. 그러나, 상기 집속전극(170)은 높게 형성되기가 어렵고, 복잡한 제조공정이 수행되야하는 문제점이 있다.

도 2에 도시된 전계방출소자는 캐소드 전극(110), 게이트 전극(150) 및 에미터(140)가 형성되는 삼극구조 상에 제2 절연층(200)을 형성하는 공정으로 이루어진다. 이러한 경우, 상기 절연층이 2㎛ 높이로 형성되는 복잡한 공정이 수행되야하며, 소자의 구조에 따라 집속정도가 고정되는 단점이 있다.

도 3은 켄데슨트(candescent)사가 출원한 특허 5,528,103에 게시된 방법으로서, 게이트 전극(350) 옆에 집속전극(360)이 형성된 구조이다. 이러한 경우, 상기 집속전극(350)은 상기 게이트 전극(350) 두께의 10배 이상으로 형성되어, 상기 에미터로부터 방출되는 전자를 집속시키는 구조이다.

상기 게이트 전극(350) 옆에 집속전극(360)이 형성되는 전계방출소자의 제조방법은 캐소드 전극(310) 형성된 기판(300)상에 저항층(320)을 형성하는 공정과 상기 저항층(320) 상에 절연층(330)을 형성하는 공정과 상기 절연층(330) 상에 게이트 전극(350) 및 집속전극(360)의 하층금속박막을 동일한 라인에서 형성하는 공정과 상기 하층금속박막 상에 포토레지스트를 도포하고 게이트 전극(350) 및 하층금속박막을 동시에 패터닝하는 공정과 상기 패터닝된 하층금속박막 상에집속전극(360)을 형성하는 공정으로 이루어진다.

이때, 상기 게이트 전극 및 금속시드층이 동일한 물질일 경우, 전기전도도가 좋은 물질을 사용할 수 없으므로 도금 불균일성 및 물질선택이 제한되는 문제점이 발생된다.

본 발명은 상기한 종래 기술의 문제점을 효과적으로 해결하기 위해, 삼극구조가 형성된 기판 상에 제1 포토레지스트를 도포한 다음, 금속시드층을 형성하고, 상기 금속시드층상에 집속전극의 패턴을 패터닝하기 위한 제2 포토레지스트를 도포하고, 상기 제2 포토레지스트의 홀에 도금공정을 이용하여 집속전극을 형성하고, 상기 제2 포토레지스트, 금속시드층 및 제1 포토레지스트를 제거함으로써 균일한 높이의 집속전극을 제공함에 그 목적이 있다.

도 1 내지 도 3은 종래의 전계방출소자의 집속전극의 형태를 나타내는 도면이다.

도 4a 내지 도4h는 본 발명의 전계방출소자의 집속전극을 제조하는 공정을 나타내는 도면이다.

<도면의 주요 부분에 대한 부호의 설명>

400 : 기판 410 : 캐소드 전극

420 : 저항층 430 : 절연층

440 : 게이트 전극 450 : 에미터팁

460 : 제1 포토레지스트 470 : 금속시드층

480 : 제2 포토레지스트 490 : 집속전극

상기한 기술적 과제를 달성하기 위한 본 발명의 전계방출소자의 전극제조 방법은 삼극구조가 형성되어 있는 기판 상에 게이트 전극 및 에미터팁을 보호하기 위한 제1 포토레지스트를 도포하는 공정; 상기 제1 포토레지스트 상에 도금공정을 위한 금속시드층을 형성하는 공정; 상기 금속시드층 상에 집속전극 패턴을 형성하기 위한 제2 포토레지스트를 도포하는 공정; 상기 집속전극 패턴이 형성된 개구부에 집속전극을 도금하는 공정; 및 상기 집속전극의 도금공정 후에 제1 및 제2 포토레지스트, 금속시드층을 제거하는 공정을 포함하여 이루어진다.

이하, 첨부된 도 4 및 도 5를 참조하여 본 발명의 바람직한 일실시예에 따른전계방출소자의 전극제조 방법에 대하여 상세히 설명한다.

도 4a에 도시된 바와 같이, 캐소드 전극(410)이 형성된 기판(400) 상에 저항층(420)을 형성한다. 그리고, 상기 저항층(420) 및 캐소드 전극(410)이 형성된 기판(400) 상에 절연층(430)을 형성하고 그 상부에 게이트 전극(440)을 증착한다. 그런 다음. 상기 절연층(430) 및 게이트 전극(440)을 등방성식각공정으로 식각하여 상기 절연층(430) 및 게이트 전극(440)에 소정의 홀(442)을 형성한다. 이때, 상기 게이트 전극(440)이 상기 홀(442) 방향으로 소정 거리 돌출되어 있다. 따라서, 상기 홀(442)안에 전자 빔 증착법을 이용하여 몰리브덴과 같은 금속을 수직증착하면 원추형의 에미터(450)가 형성된다.

그런 다음, 상기 캐소드 전극(410)과 교차되는 구조로 형성되는 게이트 전극(440)이 패터닝된다. 이러한 경우, 상기 에미터(420)가 형성된 홀(422)의 양 옆 부분의 게이트 전극(440)이 소정 부분 식각되며, 상기와 같은 구조가 일반적인 전계방출소자의 삼극구조이다.

도 4b에 도시된 바와 같이, 상기 삼극구조가 형성된 기판 상에 제1 포토레지스트(460)가 도포된다. 상기 제1 포토레지스트(460)는 노출되어 있는 게이트 전극(440) 및 에미터(450)의 손상을 보호하기 위하여 게이트 전극(440) 및 노출되어 있는 에미터(450)에 도포된다.

이때, 상기 제1 포토레지스트(460)의 두께는 5~8㎛정도가 가장 적합하다. 왜냐하면, 상기 제1 포토레지스트(460)의 두께가 2㎛이하일 경우에는 상기 제1 포토레지스트(460)가 손상되어 차후 제1 포토레지스트(460)의 제거가 용이하지 않기 때문이다. 한편, 상기 제1 포토레지스트(460)의 두께가 두꺼울 경우에는 집속전극의 패턴을 형성할 때에 원하는 패턴 형성을 손쉽게 형성할 수 없는 문제점이 발생한다.

그리고, 도 4c에 도시된 바와 같이, 상기 제1 포토레지스트(460)가 도포된 기판 전면에 금속시드층(470)을 증착한다. 상기 금속시드층(470)은 상기 절연층 (430)과의 부착력을 증대시키기 위해 부착력이 좋은 Ti, Nb 등과 같은 부착층을 먼저 형성된 다음, 전면증착된다. 이러한 경우, 상기 금속시드층(470)은 게이트 전극(440)과 동일한 금속으로 형성되는 것이 가능하며, 통상 Cu, Au, Ag 등과 같은 전기전도도가 좋은 금속을 금속시드층(470)으로서 사용한다.

그런 다음, 상기 도 4d에 도시된 바와 같이, 제2 포토레지스트(480)를 도포하고 패터닝시킨다. 이러한 경우, 상기 금속시드층(470)이 증착된 하단부(472) 상에 소정의 개구부를 형성시킨다.

그리고, 도 4e에 도시된 바와 같이, 상기 개구부(472) 안에 도금공정을 수행하여 집속전극(490)을 형성한다. 이때, 상기 금속시드층(470) 상에 도금공정을 수행함으로써 전압인가부에서 멀어짐에 따른 도금속도가 조절되어 집속전극의 높이가 균일하게 형성된다.

한편, 상기 집속전극(490)의 형성시, 상기 집속전극(490)의 가장 높은 부분의 높이가 상기 제2 포토레지스트(480)의 높이보다 작게 형성되는 것이 바람직하다.

도 4f 및 도 4g에 도시된 바와 같이, 상기 도금공정이 완료되면 상기 제2 포토레지스트(480)를 제거한다음, 노출되는 금속시드층(470)을 에칭을 통하여 제거한다.

상기 에칭공정 후에, 도 4h에 도시된 바와 같이, 제1 포토레지스트(460)를 제거하여 집속전극을 가진 전계방출소자를 완성한다.

본 발명은 도면에 도시된 일실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위 기술적 사상에 의해 정해져야 할 것이다.

전술한 바와 같은 본 발명에 따른 전계방출소자의 전극제조 방법에 따르면, 게이트 전극과 금속시드층을 같은 물질로 형성하여 도금공정시 균일한 높이의 집속전극을 형성한다. 따라서, 에미터로부터 방출되는 전자들을 효과적으로 집속시켜 색순도를 향상시키며, 공정을 단순화시키는 효과가 있다.

Claims (4)

1. 삼극구조가 형성되어 있는 기판 상에 게이트 전극 및 에미터팁을 보호하기 위한 제1 포토레지스트를 도포하는 공정;

   상기 제1 포토레지스트 상에 부착층을 형성하는 공정;

   상기 부착층 상에 도금공정을 위한 금속시드층을 형성하는 공정;

   상기 금속시드층 상에 집속전극 패턴을 형성하기 위한 제2 포토레지스트를 도포하는 공정;

   상기 집속전극 패턴이 형성된 개구부에 집속전극을 도금하는 공정; 및

   상기 집속전극의 도금공정 후에 제1 및 제2 포토레지스트, 금속시드층을 제거하는 공정을 포함하는 것을 특징으로 하는 전계방출소자의 전극제조 방법.
2. 제 1 항에 있어서,

   상기 제1 포토레지스트의 두께가 5~8㎛ 인것을 특징으로 하는 전계방출소자의 전극제조 방법.
3. 제 1 항에 있어서,

   상기 부착층은 Ti 또는 Nb 를 도포하는 것을 특징으로 하는 전계방출소자의 전극제조 방법.
4. 제 1 항에 있어서,

   상기 금속시드층이 전기전도도가 좋은 금속 즉 Cu, Au, Ag을 사용하는 것을 특징으로 하는 전계방출소자의 전극제조 방법.