KR100372644B1 - 비 휘발성 반도체 메모리 소자의 캐패시터 제조방법 - Google Patents

비 휘발성 반도체 메모리 소자의 캐패시터 제조방법 Download PDF

Info

Publication number
KR100372644B1
KR100372644B1 KR10-2000-0036812A KR20000036812A KR100372644B1 KR 100372644 B1 KR100372644 B1 KR 100372644B1 KR 20000036812 A KR20000036812 A KR 20000036812A KR 100372644 B1 KR100372644 B1 KR 100372644B1
Authority
KR
South Korea
Prior art keywords
film
thin film
depositing
lower electrode
capacitor
Prior art date
Application number
KR10-2000-0036812A
Other languages
English (en)
Other versions
KR20020002597A (ko
Inventor
김남경
박기선
박동수
안병권
한승규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0036812A priority Critical patent/KR100372644B1/ko
Priority to US09/880,056 priority patent/US6597029B2/en
Priority to JP2001189273A priority patent/JP4140214B2/ja
Publication of KR20020002597A publication Critical patent/KR20020002597A/ko
Application granted granted Critical
Publication of KR100372644B1 publication Critical patent/KR100372644B1/ko
Priority to US10/452,494 priority patent/US6815225B2/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 하부 전극에 사용되는 접찹층을 TaON 박막을 이용하여 접촉 특성을 향상시킨 비 휘발성 반도체 메모리 소자의 제조 방법을 개시한다.
개시된 본 발명은, 필드 산화막과 접합영역이 형성된 반도체 기판을 제공하는 단계; 상기 반도체 기판상에 제1 층간 절연막 을 증착하는 단계; 상기 제1 층간 절연막 상부에 접착층용 TaON 박막을 증착하는 단계; 상기 TaON 박막 상부에 하부전극을 형성하는 단계; 상기 하부전극 상부에 강유전체 박막용 SBT 또는 SBTN막을 증착하는 단계; 상기 강유전체 박막 상부에 상부 전극을 형성하는 단계; 접합영역과 상부 전극과의 콘택을 위한 콘택홀을 구비하는 제3 층간 절연막을 증착하는 단계; 및 상기 콘택홀이 매립되도록 금속막을 증착하는 것을 포함하여 구성하는 것을 특징으로 한다.

Description

비 휘발성 반도체 메모리 소자의 캐패시터 제조방법{METHOD FOR MANUFACTURING CAPACITOR IN NONVOLATILE SEMICONDUCTOR MEMORY DEVICE}
본 발명은 비 휘발성 메모리 반도체 소자의 캐패시터 제조방법에 관한 것으로, 특히, 강유전체막의 하부 전극 안정화를 위한 캐패시터 제조방법에 관한 것이다.
일반적으로, 강유전체 메모리 디바이스는 비휘발성이어서, 전원을 떨어뜨린 후에도 기억 내용이 없어지지 않는다. 하지만, 강유전체막 두께가 충분히 얇은 경우에는 자발 분극의 반전이 빨라져서, DRAM과 같이 고속으로 리딩 및 라이팅잉 가능하다.
또한, 1개의 트랜지스터와 1개의 강유전체 캐패시터로서 1비트의 메모리 셀을 형성할 수 있어서, 대용량에 적용된다. 이러한 강유전성막으로는 SrxBi2+yTa2O9(SBT)막, SrxBi2+y(TaiNb1-i)2O9(SBTN)막 등이 있다.
도 1은 강유전성막, 예컨데, SBT막 또는 SBTN막을 유전체로 하는 캐패시터의 제조방법을 설명하기 위한 도면이다.
도 1을 참조하여, 노드(도시되지않음)가 형성된 반도체 기판(11) 상부에 제1 층간 절연막(12)이 증착된다. 접착층(13) 및 전하저장 전극용 도전층(14)은 층간 절연막(12) 상부에 순차적으로 증착된다. 이 때, 접착층(13)은 Ti, TiN, TiOx층이 이용되고, 전하 저장 전극용 도전층(14)은 예를들어, Pt층이 이용된다. 그런다음, SBT막(15)이 전하저장 전극용 도전층(14) 상부에 증착되고, 플레이트 전극용 도전층(16)이 SBT막(15) 상부에 증착된다.
이후, 도시되지는 않았지만, 후속 캐패시터 제조 공정이 계속된다.
그러나, 상기 접착층으로 Ti계열의 물질은 후속으로 하부 전극위에 형성된 SBT막, SBTN막이 캐패시터 결정화 어닐링 과정에서 Ti의 급격한 확산이 일어나 캐패시터 내부로 침투하여 전기적 특성을 크게 열화시킨다. 또한 결정화 어닐링 과정에서 하부 전극을 통해 유입되는 산소에 의해 접착층이 산화되어 체적 증가로 틈이 발생하며, 하부 전극과의 계면에서 하부 전극의 재결정화와 이에 다른 유동성으로 보이드와 계면 박리(lifting)가 발생하여 구조적으로 캐패시터 형성을 어렵게된다.
이에 따라, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 접착층으로 TaON 박막을 사용함으로써 캐패시터의 열화를 방지하는 비 휘발성 메모리 소자의 캐패시터 제조방법을 제공하는데 그 목적이 있다.
도 1은 종래의 비 휘발성 반도체 메모리 소자의 캐패시터 제조방법을 설명하기 위한 단면도.
도 2a 내지 도 2f는 본 발명의 비 휘발성 반도체 메모리 소자의 캐패시터 제조방법을 설명하기 위한 단면도.
* 도면의 주요 부분에 대한 부호설명 *
21 : 반도체 기판 22 : 필드 산화막
23 : 접합영역 24 : 제1 층간 절연막
25 : 접착층용 TaON 박막 26 : 하부 전극용 금속막
27 : 강유전체막용 SBT 또는 SBTN막 28 : 상부 전극용 금속막
29 : 하드 마스크막 30 : 제2 층간 절연막
31 : 금속막
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 필드 산화막과 접합영역이 형성된 반도체 기판을 제공하는 단계; 상기 반도체 기판상에 제1 층간 절연막 을 증착하는 단계; 상기 제1 층간 절연막 상부에 접착층용 TaON 박막을 증착하는 단계; 상기 TaON 박막 상부에 하부전극을 형성하는 단계; 상기 하부전극 상부에 강유전체 박막용 SBT 또는 SBTN막을 증착하는 단계; 상기 강유전체 박막 상부에 상부 전극을 형성하는 단계; 접합영역과 상부 전극과의 콘택을 위한 콘택홀을 구비하는 제3 층간 절연막을 증착하는 단계; 및 상기 콘택홀이 매립되도록 금속막을 증착하는 것을 포함하여 구성하는 것을 특징으로 한다.
상기 접착층용 TaON 박막은 CVD 또는 PE-CVD 방식 등에 의해 형성된다.
상기 접착층용 TaON 박막의 형성은 원료 물질인 탄탈륨 에칠레이트(Ta(OC2H5)5)를 100 mTorr 내지 10 Torr의 압력 범위에서 NH3 가스가 공급되는 챔버내에서, 50 ~ 400Å의 두께로 형성되는데, CVD 방식은 400 ~ 700℃의 증착 온도에서 진행하여 형성하고, PE-CVD 방식은 200 ~ 500℃의 증착 온도에서 200 ~ 1000와트 범위의 플라즈마 파워를 인가하여 형성한다.
상기 하부 전극은 CVD, PE-CVD, PVD, 또는 ALD 방식을 이용하여 형성하는데, Pt, Ir, IrOx, Ru, 또는 RuOx막으로 구성하고, 바람직하게 500 ~ 3000Å의 두께로 형성한다.
그런다음, 상기 강유전체 박막용 SBT 또는 SBTN막의 형성방법은 RTP 열처리를 통하여 승온 속도는 80 ~ 300℃/sec 범위에서 O2, N20 또는 O2 + N2 개스를 반응개스로 하여 핵을 생성하고, 후속으로 700 ~ 850℃의 온도 및 O2, N20 또는 O2 + N2 개스를 반응개스로 하여 퍼니스 열처리를 수행하여 결정립 성장을 이룬다.
상기 강유전체 박막용 SBT 또는 SBTN막의 형성방법은 Spin-On, PVD sputter 또는 PE-MOCVD등 다양한 증착방식을 이용하여 캐패시터를 형성한다.
상기 Spin-on 방식은 스트론튬, 또는 비스무스 등을 옥탄과 혼합함으로써 액체 원료를 사용하며 동시에, Sr, Bi의 안정제로 n-butyl acetate를 이용하여 SBT 또는 SBTN막을 형성한다.
이 때, 상기 액체 원료 중 스트론튬과 옥탄의 혼합액은 0.7 ~ 1.0의 양을 이용하고, 상기 비스무스와 옥턴의 혼합액은 2.05 ~ 2.5의 양을 이용한다.
상기 PVD sputter 방식은 박막의 조성을 유지하기 위하여 상온에서 증착하고, RTA 열처리를 수행한 다음, 후속 열처리로 결정립 성장을 이룬다.
상기 PE-MOCVD 방식은 증착 압력이 5 mTorr ~ 50 Torr 내에서 400 ~ 700℃의 온도로 진행하여 강유전체 박막용 SBT 또는 SBTN막을 형성한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 비 휘발성 반도체 메모리 소자의 캐패시터 제조방법을 상세히 설명한다.
도 2a를 참조하면, 필드 산화막(22)이 공지의 방법에 의해 반도체 기판(21)의 소정부분에 형성한다. 그런다음, 게이트 절연막을 포함하는 게이트 전극(도시되지 않음)을 반도체 기판(21) 및 필도 산화막(22)의 소정 부분에 형성한다. 또한, 측벽 스페이서(도시되지 않음)는 게이트 전극의 양측벽에 공지의 방식으로 형성된다. 접합영역(23)은 게이트 전극 양측의 반도체 기판(21)에 형성되어, 트랜지스터가 형성된다. 그리고나서, 상기 결과물 상부에 제1 층간 절연막(24)을 증착한 다음, CMP공정을 수행하여 평탄화한다.
도 2b를 참조하면, 상기 제1 층간 절연막(24) 상부에 접착층용 TaON 박막(25)을 증착한다. 상기 접착층용 TaON 박막(25)은 CVD 또는 PE-CVD 방식 등에 의해 형성된다. 여기서, 접착층용 TaON 박막의 형성(25)은 원료 물질인 탄탈륨 에칠레이트 (Ta(OC2H5)5)를 100 mTorr 내지 10 Torr의 압력 범위에서 NH3 가스가 공급되는 챔버내에서, 50 ~ 400Å의 두께로 형성되는데, CVD 방식은 400 ~ 700℃의 증착 온도에서 진행하여 형성하고, PE-CVD 방식은 200 ~ 500℃의 증착 온도에서 200 ~ 1000와트 범위의 플라즈마 파워를 인가하여 형성한다. 상기 접착층용 TaON 박막(25)은 강유전체막용 SBT, 또는 SBTN막 캐패시터의 페롭스카이트 구조를 이루는 물질인 캐피시터의 열화를 일으키지 않으며, 구조적으로도 안정하기 때문에 후속에서 유입되는 산소에 의해 산화되어도 Ta2O5의 안정한 화함물을 이루어, 구조적으로 안정하고, 표면이 부드러워 계면 특성도 양호하다.
도 2c를 참조하면, 상기 TaON 박막 상부에 하부전극용 금속막(26)을 증착한다. 상기 하부 전극용 금속막(26), 예컨데, Pt, Ir, IrOx, Ru, 또는 RuOx막으로 구성하고, 증착 방식은 CVD, PE-CVD, PVD, 또는 ALD 방식을 이용하여 형성한다. 이 때, 상기 하부 전극용 금속막(26)은 바람직하게 500 ~ 3000Å의 두께로 형성한다. 그런다음, 상기 하부 전극용 금속막(26) 상부에 강유전체막용 SBT 또는 SBTN막(27)을 증착한다. 상기 강유전체 박막용 SBT 또는 SBTN막의 형성방법은 RTP 열처리를 통하여 승온 속도는 80 ~ 300℃/sec 범위에서 O2, N20 또는 O2 + N2 개스를 반응개스로 하여 핵을 생성하고, 후속으로 700 ~ 850℃의 온도 및 O2, N20 또는 O2 + N2 개스를 반응개스로 하여 퍼니스 열처리를 수행하여 결정립 성장을 이룬다. 또한, 다른 실시예의 형성방법으로 Spin-On, PVD sputter 또는 PE-MOCVD등 다양한 증착방식을 이용하여 캐패시터를 형성한다. 상기 Spin-on 방식은 스트론튬, 또는 비스무스 등을 옥탄과 혼합함으로써 액체 원료를 사용하며 동시에, Sr, Bi의 안정제로 n-butyl acetate를 이용하여 SBT 또는 SBTN막을 형성한다. 이 때, 상기 액체 원료 중 스트론튬과 옥탄의 혼합액은 0.7 ~ 1.0의 양을 이용하고, 상기 비스무스와 옥턴의 혼합액은 2.05 ~ 2.5의 양을 이용한다. 아울러, 상기 PVD sputter 방식은 박막의 조성을 유지하기 위하여 상온에서 증착하고, RTA 열처리를 수행한 다음, 후속 열처리로 결정립 성장을 이룬다. 또한, 상기 PE-MOCVD 방식은 증착 압력이 5 mTorr ~50 Torr 내에서 400 ~ 700℃의 온도로 진행하여 강유전체 박막용 SBT 또는 SBTN막을 형성한다. 그리고나서, 상기 강유전체막용 SBT 또는 SBTN막(27) 상부에 상부 전극용 금속막(28)을 증착한다.
도 2d를 참조하면, 상기 상부 전극용 금속막 상부에 하드 마스크막을 증착하고, 캐패시터 형성 영역에 감광막 패턴(도시되지 않음)을 형성한다. 그런다음, 상기 감광막 패턴을 식각 장벽으로 하여 하드 마스크막(29)을 식각한다.
도 2e를 참조하면, 상기 하드 마스크막(29)을 식각 장벽으로 하여 상기 상부전극용 금속막(28), 강유전체 박막(27), 하부 전극용 금속막(26)과 접착층용 TaON박막(25)을 차례로 식각하여 캐패시터를 형성한다. 그런다음, 상기 하드 마스크막(29)을 제거하고, 상기 결과물 상부에 제2 층간 절연막(30)을 증착한다.
그 다음으로 도 2f를 참조하면, 상기 접합영역(23)과 상부 전극용 금속막 (28)의 소정부분이 노출되도록 제2 층간 절연막을 식각하여 콘택홀을 형성하고, 상기 콘택홀이 매립되도록 금속막(31)을 증착하여 비 휘발성 반도체 소자의 캐패시터를 형성한다.
이상에서 자세히 설명한 바와같이, 하부 전극에 사용되는 접착층을 TaON 박막을 사용하여 강유전체막용 SBT, 또는 SBTN막 캐패시터의 페롭스카이트 구조를 이루는 물질인 캐피시터의 열화를 일으키지 않으며, 구조적으로도 안정하기 때문에 후속에서 유입되는 산소에 의해 산화되어도 Ta2O5의 안정한 화함물을 이루어, 구조적으로 안정하고, 표면이 부드러워 계면 특성도 양호하다.
이에 따라, 캐패시터의 하부 전극에 사용되는 접착층을 TaON 박막을 사용함으로써, 접촉 특성을 향성시켜 하부 전극과의 계면 박리를 억제하여 전기적 특성이 향상시키는 효과가 있다.
기타, 본 발명의 요지를 벗어나지 않는 범위내에서 다양하게 변경하여 실시할 수 있다.

Claims (14)

  1. 필드 산화막과 접합영역이 형성된 반도체 기판을 제공하는 단계;
    상기 반도체 기판상에 제1 층간 절연막을 증착하는 단계;
    상기 제1 층간 절연막 상부에 접착층용 TaON 박막을 증착하는 단계;
    상기 TaON 박막 상부에 하부전극을 형성하는 단계;
    상기 하부전극 상부에 강유전체 박막용 SBT 또는 SBTN막을 증착하는 단계;
    상기 강유전체 박막 상부에 상부 전극을 형성하는 단계; 접합영역과 상부 전극과의 콘택을 위한 콘택홀을 구비하는 제2 층간 절연막을 증착하는 단계; 및
    상기 콘택홀이 매립되도록 금속막을 증착하는 것을 포함하여 구성하는 것을 특징으로 하는 비 휘발성 반도체 메모리 소자의 캐패시터 형성방법.
  2. 제 1항에 있어서, 상기 접착층용 TaON 박막은 CVD 또는 PE-CVD 방식 등에 의해 형성되는 것을 특징으로 하는 비 휘발성 반도체 메모리 소자의 캐패시터 형성방법.
  3. 제 1항 또는 제 2항에 있어서, 상기 접착층용 TaON 박막은 원료 물질인 탄탈륨 에칠레이트 (Ta(OC2H5)5)를 100 mTorr 내지 10 Torr의 압력 범위에서 NH3 가스가 공급되는 챔버내에서, 50 ~ 400Å의 두께로 형성되는 것을 특징으로 하는 비 휘발성 반도체 메모리 소자의 캐패시터 형성방법.
  4. 제 2항에 있어서, 상기 CVD 방식은 400 ~ 700℃의 증착 온도에서 진행하여 형성하는 것을 특징으로 하는 비 휘발성 반도체 메모리 소자의 캐패시터 형성방법.
  5. 제 2항에 있어서, 상기 PE-CVD 방식은 200 ~ 500℃의 증착 온도에서 200 ~ 1000와트 범위의 플라즈마 파워를 인가하여 형성하는 것을 특징으로 하는 비 휘발성 반도체 메모리 소자의 캐패시터 형성방법.
  6. 제 1항에 있어서, 상기 하부 전극은 CVD, PE-CVD, PVD, 또는 ALD 방식을 이용하여 형성하는 것을 특징으로 하는 비 휘발성 반도체 메모리 소자의 캐패시터 형성방법.
  7. 제 1항 또는 제 6항에 있어서, 상기 하부 전극은 Pt, Ir, IrOx, Ru, 또는 RuOx막으로 구성하는 것을 특징으로 하는 비 휘발성 반도체 메모리 소자의 캐패시터 형성방법.
  8. 제 1항 또는 제 6항에 있어서, 상기 하부 전극은 바람직하게 500 ~ 3000Å의 두께로 형성하는 것을 특징으로 하는 비 휘발성 반도체 메모리 소자의 캐패시터 형성방법.
  9. 제 1항에 있어서, 상기 강유전체 박막용 SBT 또는 SBTN막은 RTP 열처리를 통하여 승온 속도는 80 ~ 300℃/sec 범위에서 O2, N20 또는 O2 + N2 개스를 반응개스로 하여 핵을 생성하고, 후속으로 700 ~ 850℃의 온도 및 O2, N20 또는 O2 + N2 개스를 반응개스로 하여 퍼니스 열처리를 수행하여 결정립 성장을 이루는 것을 특징으로 하는 비 휘발성 반도체 메모리 소자의 캐패시터 형성방법.
  10. 제 1항에 있어서, 상기 강유전체 박막용 SBT 또는 SBTN막은 Spin-On, PVD sputter 또는 PE-MOCVD등 다양한 증착방식을 이용하여 형성하는 것을 특징으로 하는 비 휘발성 반도체 메모리 소자의 캐패시터 형성방법.
  11. 제 10항에 있어서, 상기 Spin-on 방식은 스트론튬, 또는 비스무스 등을 옥탄과 혼합함으로써 액체 원료를 사용하며 동시에, Sr, Bi의 안정제로 n-butyl acetate를 이용하여 SBT 또는 SBTN막을 형성하는 것을 특징으로 하는 비 휘발성 반도체 메모리 소자의 캐패시터 형성방법.
  12. 제 11항에 있어서, 상기 액체 원료 중 스트론튬과 옥탄의 혼합액은 0.7 ~ 1.0의 양을 이용하고, 상기 비스무스와 옥턴의 혼합액은 2.05 ~ 2.5의 양을 이용하는 것을 특징으로 하는 비 휘발성 반도체 메모리 소자의 캐패시터 형성방법.
  13. 제 10항에 있어서, 상기 PVD sputter 방식은 박막의 조성을 유지하기 위하여상온에서 증착하고, RTA 열처리를 수행한 다음, 후속 열처리로 결정립 성장을 이루는 것을 특징으로 하는 비 휘발성 반도체 메모리 소자의 캐패시터 형성방법.
  14. 제 10항에 있어서, 상기 PE-MOCVD 방식은 증착 압력이 5 mTorr ~ 50 Torr 내에서 400 ~ 700℃의 온도로 진행하여 강유전체 박막을 형성하는 것을 특징으로 하는 비 휘발성 반도체 메모리 소자의 캐패시터 형성방법.
KR10-2000-0036812A 2000-06-30 2000-06-30 비 휘발성 반도체 메모리 소자의 캐패시터 제조방법 KR100372644B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2000-0036812A KR100372644B1 (ko) 2000-06-30 2000-06-30 비 휘발성 반도체 메모리 소자의 캐패시터 제조방법
US09/880,056 US6597029B2 (en) 2000-06-30 2001-06-14 Nonvolatile semiconductor memory device
JP2001189273A JP4140214B2 (ja) 2000-06-30 2001-06-22 不揮発性半導体メモリ素子のキャパシタ製造方法
US10/452,494 US6815225B2 (en) 2000-06-30 2003-06-03 Method for forming capacitor of nonvolatile semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0036812A KR100372644B1 (ko) 2000-06-30 2000-06-30 비 휘발성 반도체 메모리 소자의 캐패시터 제조방법

Publications (2)

Publication Number Publication Date
KR20020002597A KR20020002597A (ko) 2002-01-10
KR100372644B1 true KR100372644B1 (ko) 2003-02-17

Family

ID=19675121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0036812A KR100372644B1 (ko) 2000-06-30 2000-06-30 비 휘발성 반도체 메모리 소자의 캐패시터 제조방법

Country Status (3)

Country Link
US (2) US6597029B2 (ko)
JP (1) JP4140214B2 (ko)
KR (1) KR100372644B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504554B1 (ko) * 2000-12-21 2005-08-01 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6908639B2 (en) * 2001-04-02 2005-06-21 Micron Technology, Inc. Mixed composition interface layer and method of forming
KR100476556B1 (ko) * 2002-04-11 2005-03-18 삼성전기주식회사 압전트랜스 장치, 압전트랜스 하우징 및 그 제조방법
US7404985B2 (en) * 2002-06-04 2008-07-29 Applied Materials, Inc. Noble metal layer formation for copper film deposition
US7264846B2 (en) * 2002-06-04 2007-09-04 Applied Materials, Inc. Ruthenium layer formation for copper film deposition
US7910165B2 (en) * 2002-06-04 2011-03-22 Applied Materials, Inc. Ruthenium layer formation for copper film deposition
JP4308485B2 (ja) * 2002-07-08 2009-08-05 パナソニック株式会社 容量素子の製造方法
US20050181226A1 (en) * 2004-01-26 2005-08-18 Applied Materials, Inc. Method and apparatus for selectively changing thin film composition during electroless deposition in a single chamber
US20050253268A1 (en) * 2004-04-22 2005-11-17 Shao-Ta Hsu Method and structure for improving adhesion between intermetal dielectric layer and cap layer
WO2005112118A1 (ja) * 2004-05-14 2005-11-24 Renesas Technology Corp. 半導体記憶装置
US7429402B2 (en) * 2004-12-10 2008-09-30 Applied Materials, Inc. Ruthenium as an underlayer for tungsten film deposition
US7265048B2 (en) * 2005-03-01 2007-09-04 Applied Materials, Inc. Reduction of copper dewetting by transition metal deposition
US20070099422A1 (en) * 2005-10-28 2007-05-03 Kapila Wijekoon Process for electroless copper deposition
CN101448977B (zh) * 2005-11-04 2010-12-15 应用材料股份有限公司 用于等离子体增强的原子层沉积的设备和工艺
US7833358B2 (en) * 2006-04-07 2010-11-16 Applied Materials, Inc. Method of recovering valuable material from exhaust gas stream of a reaction chamber
TWI395335B (zh) * 2006-06-30 2013-05-01 Applied Materials Inc 奈米結晶的形成
US7737028B2 (en) * 2007-09-28 2010-06-15 Applied Materials, Inc. Selective ruthenium deposition on copper materials
CN110904419A (zh) * 2019-12-18 2020-03-24 厦门佰事兴新材料科技有限公司 一种电解阳极板及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714993A (ja) * 1993-06-18 1995-01-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5612574A (en) * 1995-06-06 1997-03-18 Texas Instruments Incorporated Semiconductor structures using high-dielectric-constant materials and an adhesion layer
KR970018537A (ko) * 1995-09-21 1997-04-30 김광호 반도체 소자의 커패시터 형성방법
JP2000012792A (ja) * 1998-05-28 2000-01-14 Sharp Corp ダイナミックランダムアクセスメモリに用いられる還元雰囲気に対して安定性を有する誘電体組成物
KR20000007293A (ko) * 1998-07-02 2000-02-07 김영환 반도체 메모리소자의 커패시터 형성방법
JP2000068465A (ja) * 1998-08-21 2000-03-03 Nec Corp 半導体装置及びその形成方法
KR20000026968A (ko) * 1998-10-24 2000-05-15 김영환 반도체 장치의 커패시터 형성 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
US6130103A (en) * 1998-04-17 2000-10-10 Symetrix Corporation Method for fabricating ferroelectric integrated circuits
US6201276B1 (en) * 1998-07-14 2001-03-13 Micron Technology, Inc. Method of fabricating semiconductor devices utilizing in situ passivation of dielectric thin films
JP2000049116A (ja) * 1998-07-30 2000-02-18 Toshiba Corp 半導体装置及びその製造方法
KR100331270B1 (ko) * 1999-07-01 2002-04-06 박종섭 ＴａＯＮ박막을 갖는 커패시터 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714993A (ja) * 1993-06-18 1995-01-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5612574A (en) * 1995-06-06 1997-03-18 Texas Instruments Incorporated Semiconductor structures using high-dielectric-constant materials and an adhesion layer
KR970018537A (ko) * 1995-09-21 1997-04-30 김광호 반도체 소자의 커패시터 형성방법
JP2000012792A (ja) * 1998-05-28 2000-01-14 Sharp Corp ダイナミックランダムアクセスメモリに用いられる還元雰囲気に対して安定性を有する誘電体組成物
KR20000007293A (ko) * 1998-07-02 2000-02-07 김영환 반도체 메모리소자의 커패시터 형성방법
JP2000068465A (ja) * 1998-08-21 2000-03-03 Nec Corp 半導体装置及びその形成方法
KR20000026968A (ko) * 1998-10-24 2000-05-15 김영환 반도체 장치의 커패시터 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504554B1 (ko) * 2000-12-21 2005-08-01 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법

Also Published As

Publication number Publication date
US6597029B2 (en) 2003-07-22
KR20020002597A (ko) 2002-01-10
JP4140214B2 (ja) 2008-08-27
US20020000587A1 (en) 2002-01-03
US20030205744A1 (en) 2003-11-06
US6815225B2 (en) 2004-11-09
JP2002110939A (ja) 2002-04-12

Similar Documents

Publication Publication Date Title
KR100372644B1 (ko) 비 휘발성 반도체 메모리 소자의 캐패시터 제조방법
KR100476375B1 (ko) 캐패시터 및 그를 구비하는 비휘발 소자의 제조 방법
US20010051381A1 (en) Method for manufacturing a ferroelectric memory
KR100326255B1 (ko) 이리듐 및 산화이리듐의 적층구조로 이루어지는 캐패시터콘택 확산방지막을 구비하는 강유전체 메모리 소자 및 그제조 방법
KR100448233B1 (ko) 텅스텐 플러그를 구비한 강유전체 캐패시터 제조방법
KR100353809B1 (ko) 강유전체 캐패시터의 제조 방법
KR100321690B1 (ko) 에프램 소자의 캐패시터 제조 방법
KR100388465B1 (ko) 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법
JP2007184442A (ja) 強誘電体キャパシタ
KR100471400B1 (ko) 비스무스계 강유전체막의 형성 방법
KR100448242B1 (ko) 반도체 소자의 캐패시터 상부전극 제조방법
KR100869339B1 (ko) 비스무스계 강유전체막의 형성 방법
KR100388466B1 (ko) 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법
KR101015142B1 (ko) 반도체 메모리 소자의 캐패시터 및 그 제조 방법
KR100388467B1 (ko) 반도체 소자의 비스무스-란탄-티타늄 산화막 형성방법
KR100573835B1 (ko) 탄탈륨니오비움질화막 하드마스크를 이용한 강유전체캐패시터 방법
KR100578211B1 (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR100772707B1 (ko) 강유전체 메모리 소자의 캐패시터 및 그 제조방법
KR101016950B1 (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR100390844B1 (ko) 반도체 소자의 강유전체 캐패시터 및 그 형성방법
KR20040059436A (ko) 강유전체 메모리 소자의 제조 방법
KR20020002613A (ko) 접촉 저항 증가 및 막의 들림을 효과적으로 방지할 수있는 반도체 메모리 소자 및 그 제조 방법
JP2002151659A (ja) 半導体装置、及びその製造方法
KR20020017749A (ko) 하부전극의 산화를 방지할 수 있는 강유전체 메모리 소자제조 방법
KR20020002643A (ko) 이리듐 또는 루테늄 전극의 표면 안정화 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120126

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee