KR100371267B1 - Rom emulator - Google Patents
Rom emulator Download PDFInfo
- Publication number
- KR100371267B1 KR100371267B1 KR10-2000-0060163A KR20000060163A KR100371267B1 KR 100371267 B1 KR100371267 B1 KR 100371267B1 KR 20000060163 A KR20000060163 A KR 20000060163A KR 100371267 B1 KR100371267 B1 KR 100371267B1
- Authority
- KR
- South Korea
- Prior art keywords
- ram
- signal
- rom emulator
- printer port
- rom
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0733—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a data processing system embedded in an image processing device, e.g. printer, facsimile, scanner
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Quality & Reliability (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
본 발명은 롬에뮬레이터에 관한 것으로서, 더욱 상세하게는 처리속도와 확장성 등을 혁신적으로 개선한 롬에뮬레이터에 관한 것이다. 본 발명은 복수개의 롬에뮬레이터 보드를 연결함으로써 확장 사용할 수 있는 프린터 포트 전송 방식의 롬에뮬레이터로서, 각각의 상기 롬에뮬레이터 보드는 데이터를 저장하는 램과 상기 램과 프린터 포트 및 상기 램과 타겟보드 사이에서 데이터를 일시적으로 저장하기 위한 데이터버퍼 및 어드레스래치와 상기 프린터 포트와 병렬로 연결되는 확장신호발생부를 포함하고, 상기 확장신호발생부는 각각의 상기 롬에뮬레이터 보드마다 서로 다른 H/W적인 접속상태를 가지는 스위치부와 그 스위치부에 연결되는 디 플립플롭을 구비하여, 상기 프린터 포트로부터 전송되는 신호에 대응되는 접속상태를 가지는 롬에뮬레이터 보드에만 신호가 인가되고 나머지 롬에뮬레이터 보드에는 신호가 차단되도록 이루어진 것을 특징으로 하는 롬에뮬레이터를 제공한다.The present invention relates to a ROM emulator, and more particularly, to a ROM emulator with innovative improvements in processing speed and scalability. The present invention is a ROM emulator of a printer port transmission method that can be extended by connecting a plurality of ROM emulator boards, each of the ROM emulator board is a RAM for storing data between the RAM and the printer port and between the RAM and the target board A data buffer for temporarily storing data and an address latch and an extension signal generator connected in parallel with the printer port, wherein the extension signal generator has a different H / W connection state for each ROM emulator board. The switch unit includes a flip-flop connected to the switch unit, and the signal is applied only to the ROM emulator board having a connection state corresponding to the signal transmitted from the printer port, and the signal is blocked to the other ROM emulator boards. Providing a ROM Emulator All.
Description
본 발명은 롬에뮬레이터에 관한 것으로서, 더욱 상세하게는 처리속도와 확장성 등을 혁신적으로 개선한 롬에뮬레이터에 관한 것이다.The present invention relates to a ROM emulator, and more particularly, to a ROM emulator with innovative improvements in processing speed and scalability.
롬에뮬레이터는 독립적인 다수의 개발 시스템을 빠른 시간에 안정된 시스템으로 구현하기 위해서 이용되는 고급 개발 장비로서, 피씨 메인보드, 허브, 로봇, 마이크로마우스 등 대다수의 지능을 내포하고있는 시스템에서 이용되고있다.The ROM emulator is an advanced development equipment used to implement a large number of independent development systems as a stable system in a short time, and is used in a system that includes a majority of intelligence such as PC mainboard, hub, robot, and micro mouse.
프로그래머가 작성한 프로그램(펌웨어: H/W와 S/W를 연결하는 중간 매체)을 H/W가 인식할 수 있도록 하기 위해서는ROM(Read Only Memory)이라는 반도체 디바이스를 이용하여야 한다. 롬의 종류로는 PROM, EPROM, EEPROM 등이 있고, 이들은 전용의 ROM 라이터가 필요하다. 현재 롬라이터는 상당히 고가의 장비이다. PROM은 한번 기록하면 다시 이용할 수 없다. EEPROM의 경우는 전자적으로 지우고, 기록할 수 있어 편리하나 상당히 고가이다. 반면에 EPROM의 경우는 기록후 다시 이용할 수 있고 가격이 저렴한 편이라 가장 많이 이용되고 있으나, 데이터를 지우기 위해서는 자외선을 이용한 롬이레이져가 필요하다. 롬이레이져의 경우, 지우는 시간이 짧으면 5분에서 길면 40여분까지의 상당히 긴 시간이 필요할 뿐 아니라, 상당히 고가이다. 따라서, 기존에는 이 시간을 단축하기 위한 방법으로 여러 개의 롬을 이용해 왔다. 쓰고 지우는 과정을 여러 번 거쳐 수명이 다 된 롬은 지우는 시간이 당연히 길어진다.In order for H / W to recognize a program written by a programmer (firmware: an intermediate medium connecting H / W and S / W), a semiconductor device called a read only memory (ROM) must be used. Types of ROM include PROM, EPROM, EEPROM, and the like, and these require a dedicated ROM writer. At present, ROM writers are quite expensive. Once you write a PROM, you cannot use it again. EEPROM is convenient because it can be erased and written electronically, but it is quite expensive. On the other hand, in case of EPROM, it can be used again after recording and it is inexpensive, so it is most used. However, in order to erase data, a ROM laser using ultraviolet rays is required. ROM erasing lasers require a fairly long time, from 5 minutes to 40 minutes for short erases, and are quite expensive. Therefore, in the past, several ROMs have been used as a way to shorten this time. ROMs that have reached the end of their life through the process of writing and erasing will take longer to erase.
상기한 문제점을 해결하기 위하여 안출된 것이 롬에뮬레이터이다. 롬에뮬레이터는 지울 필요 없이 바로 쓸(write) 수 있고, 실험실에 기본적으로 비치되어 있는 장비인 컴퓨터를 이용하여 설치가 용이하고 저렴한 가격으로 제작이 가능하다는 장점이 있다. 즉, 타겟보드(target board), 피시 및 롬에뮬레이터를 커넥터에 연결하는 것으로 손쉽게 설치가 가능하고 피씨에서 바로 다운로드하여 프로그램을 개발할 수 있다.In order to solve the above problems, a ROM emulator is proposed. ROM emulators can be used without any need for erasing. They are easy to install and can be manufactured at low cost by using a computer, which is basically provided in a laboratory. In other words, it can be easily installed by connecting a target board, fish and ROM emulator to a connector, and can be downloaded directly from PC to develop a program.
롬에뮬레이터는 컴퓨터에 접속되는 방식에 따라 직렬포트에 접속되는 것과 프린터포트와 같은 병렬포트에 접속되는 것이 있다. 병렬로 데이터를 전송하는 방식은 직렬로 데이터를 전송하는 방식에 비하여 전파지연(propagation delay)이 발생할 염려가 작고, 고속으로 데이터를 전송할 수 있고, 2차 데이터 변환이 필요 없다는 장점 때문에 롬에뮬레이터의 전체적인 처리 시간이 단축되고 또한, 롬에뮬레이터의 칩 교환이 용이하여 제품개발속도향상이 빠르다는 장점을 가지고 있으나, 확장성에 문제가 있어 종래의 롬에뮬레이터 대부분은 다중 접속이 가능한 직렬포트 접속방식을 중심으로 개발이 진행되어왔다. 즉, 롬에뮬레이터의 확장성은 개발하고자 하는 시스템의 규모와 동시에 이루어진다. 높은 수준의 시스템을 개발하기 위해서는 그에 맞는 CPU를 선택하게 되는데 그 선택 및 데이터 처리 속도는 데이터 비트 수와 속도에 의해서 결정된다. 속도를 상수로 생각할 때, 결국은 비트 수가 변수인데 비트 수에 알맞은 롬에뮬레이터가 필요하다. 즉, 확장성은 앞으로 진보하는 기술에 맞추어 지원되어야하는 기술이다. 이러한 관점에서 종래의 롬에뮬레이터는 최대 16비트 확장으로 개발되어 있다. 따라서, 32비트, 64비트 시스템 개발에는 롬에뮬레이터를 사용 할 수가 없는 실정이었다.The ROM emulator can be connected to a serial port or to a parallel port such as a printer port, depending on how it is connected to a computer. The data transmission in parallel has a low propagation delay, high data transfer rate, and no need for secondary data conversion. Although the processing time is shortened and the chip development of the ROM emulator is easy, the product development speed is improved. However, due to the problem of scalability, most of the conventional ROM emulators are developed based on the serial port connection method. This has been going on. In other words, the expandability of the ROM emulator is achieved at the same time as the size of the system to be developed. In order to develop a high-level system, a CPU is selected accordingly. The selection and data processing speed are determined by the number and speed of data bits. Thinking of speed as a constant, you end up with a variable number of bits, but you need a ROM emulator for the number of bits. In other words, scalability is a technology that must be supported in the future. In this respect, conventional ROM emulators have been developed with up to 16-bit extensions. Therefore, the ROM emulator cannot be used to develop 32-bit and 64-bit systems.
또한, 직렬 전송 방식에 비하여는 고속의 처리 속도를 가지지만 종래의 병렬 전송 방식의 롬에뮬레이터도 또한 여전히 그 처리 속도에 한계가 있었는바, 예컨대 1M 다운로드에 수 십 초의 시간이 소요된다는 단점이 있었다.In addition, although the processing speed is higher than that of the serial transmission method, the ROM emulator of the conventional parallel transmission method is still limited in the processing speed, for example, there is a disadvantage that it takes tens of seconds for 1M download.
위와 같은 문제점으로 인하여 종래의 롬에뮬레이터의 기술분야에서는 좀 더 고속의 처리 속도와 아울러 확장성의 문제도 동시에 해결할 수 있는 롬에뮬레이터가 요청되고 있는 실정이다.Due to the above problems, in the technical field of the conventional ROM emulator, there is a demand for a ROM emulator capable of solving a problem of scalability at the same time as a faster processing speed.
본 발명의 목적은 상기한 문제점을 해결하기 위하여 안출된 것으로서, 병렬 전송방식인 프린터포트를 이용한 전송방식을 채용하여 고속의 롬에뮬레이터 처리 속도와 빠른 제품개발속도를 가지면서도 동시에 우수한 확장성을 가지는 롬에뮬레이터를 제공하는데 있다.An object of the present invention has been made to solve the above problems, by adopting a transmission method using a printer port of a parallel transmission method ROM having a high speed ROM emulator processing speed and a fast product development speed and excellent expandability To provide an emulator.
본 발명의 다른 목적은 종래의 프린터포트 접속방식의 롬에뮬레이터에 비하여 혁신적으로 향상된 처리속도를 가지는 롬에뮬레이터를 제공하는데 있다.Another object of the present invention is to provide a ROM emulator having an innovatively improved processing speed compared to a conventional ROM emulator of a printer port connection method.
도 1은 본 발명의 바람직한 실시예에 따른 롬에뮬레이터의 개략적인 구성도이다.1 is a schematic diagram of a ROM emulator according to a preferred embodiment of the present invention.
도 2는 본 발명의 바람직한 실시예에 따른 롬에뮬레이터 구동 프로그램을 개략적으로 보여주는 도면이다.2 is a view schematically showing a ROM emulator driving program according to a preferred embodiment of the present invention.
도 3은 도 1의 롬에뮬레이터의 구성부 중 확장신호발생부의 구성을 개략적으로 보여주는 도면이다.FIG. 3 is a diagram schematically illustrating a configuration of an extension signal generator among components of the ROM emulator of FIG. 1.
도 4는 도 1에 도시된 WE신호의 생성을 위한 WE신호 생성부를 개략적으로 보여주는 도면이다.4 is a diagram schematically illustrating a WE signal generator for generating a WE signal illustrated in FIG. 1.
상기한 목적을 달성하기 위하여 본 발명은 복수개의 롬에뮬레이터 보드를 연결함으로써 확장 사용할 수 있는 프린터 포트전송 방식의 롬에뮬레이터로서, 각각의 상기 롬에뮬레이터 보드는 데이터를 저장하는 램과 상기 램과 프린터 포트 및 상기 램과 타겟보드 사이에서 데이터를 일시적으로 저장하기 위한 데이터버퍼 및 어드레스래치와 상기 프린터 포트와 병렬로 연결되는 확장신호발생부를 포함하고, 상기 확장신호발생부는 각각의 상기 롬에뮬레이터 보드마다 서로 다른 H/W적인 접속 상태를 가지는 스위치부와 그 스위치부에 연결되는 디 플립플롭을 구비하여, 상기 프린터 포트로부터 전송되는 신호에 대응되는 접속상태를 가지는 롬에뮬레이터 보드에만 신호가 인가되고 나머지 롬에뮬레이터 보드에는 신호가 차단되도록 이루어진 것을 특징으로 하는 롬에뮬레이터를 제공한다.In order to achieve the above object, the present invention is a ROM emulator of a printer port transmission method that can be extended by connecting a plurality of ROM emulator boards, each of the ROM emulator board is a RAM for storing data and the RAM and the printer port and A data buffer and an address latch for temporarily storing data between the RAM and the target board, and an extension signal generator connected in parallel with the printer port, wherein the extension signal generator is different from each ROM emulator board. A switch unit having a / W connection state and a de-flop connected to the switch unit, and a signal is applied only to a ROM emulator board having a connection state corresponding to a signal transmitted from the printer port, and to the remaining ROM emulator boards. Characterized in that the signal is made to be blocked It provides a ROM emulator that.
또한, 본 발명은 프린터 포트 전송 방식의 롬에뮬레이터로서, 데이터를 저장하는 램과, 상기 램과 프린터 포트 및 상기 램과 타겟 보드 사이에서 데이터를 일시적으로 저장하기 위한 데이터버퍼 및 어드레스래치와, 램에 쓰기(Write Enable)신호를 자동으로 생성하여 인가하기 위한 WE신호 생성부를 포함하고, 상기 WE신호 생성부는 순차적으로 연결된 제1 NOT 게이트, RC 회로, 제2 NOT 게이트 및 3 상태 버퍼를 포함하고, 상기 램과 프린터포트 사이의 어드레스래치의 일 입력단과상기 제1 NOT 게이트 입력단은 상호 연결되도록 구성되고, 상기 램과 프린터포트 사이의 어드레스래치의 일 출력단과 상기 3 상태 버퍼의 일 입력단은 상호 연결되도록 구성되어, 상기 램과 프린터포트 사이의 어드레스래치에 신호가 인가되면 그 신호는 상기 제1 NOT 게이트에도 인가되고, 그 신호는 상기 RC 회로에서 지연된 후, 상기 램과 프린터포트 사이의 어드레스래치의 일 출력단으로부터 래치레이디(Latch Ready)신호가 상기 3 상태 버퍼에 입력되면 상기 3 상태 버퍼로부터 자동 쓰기신호가 램으로 출력되는 것을 특징으로 하는 롬에뮬레이터를 제공한다.In addition, the present invention is a ROM emulator of the printer port transmission method, a RAM for storing data, a data buffer and address latch for temporarily storing data between the RAM and the printer port, the RAM and the target board, RAM A WE signal generator for automatically generating and applying a write enable signal, wherein the WE signal generator includes a first NOT gate, an RC circuit, a second NOT gate, and a three-state buffer sequentially connected; One input terminal of the address latch between the RAM and the printer port and the first NOT gate input terminal are configured to be interconnected, and one output terminal of the address latch between the RAM and the printer port and one input terminal of the three state buffer are configured to be interconnected. When a signal is applied to the address latch between the RAM and the printer port, the signal is also applied to the first NOT gate. The signal is delayed in the RC circuit, and when a latch ready signal is input to the tri-state buffer from one output terminal of the address latch between the RAM and the printer port, the auto-write signal is transferred from the tri-state buffer to the RAM. Provides a ROM emulator characterized in that the output.
본 발명의 바람직한 실시예에 따르면, 상기 롬에뮬레이터는 그 사용 전원으로 타겟보드의 전원을 사용한다.According to a preferred embodiment of the present invention, the ROM emulator uses the power of the target board as its power source.
본 발명의 바람직한 실시예에 따르면, 상기 롬에뮬레이터는 상기 램과 프린터포트 사이의 데이터버퍼와 램 사이의 데이터라인으로부터 데이터를 프린터 포트로 다시 전송하여 에러 발생 여부를 확인한 후, 에러가 발생한 것으로 판명되는 경우 이를 수정할 수 있도록 이루어진다.According to a preferred embodiment of the present invention, the ROM emulator transmits data from the data buffer between the RAM and the printer port and the data line between the RAM back to the printer port to check whether an error has occurred, and then it is determined that an error has occurred. If so, this is done so that you can correct it.
본 발명의 바람직한 실시예에 따르면, 상기 롬에뮬레이터는 다운로드하고자 하는 파일의 형식이 HEX 형식인 경우 구동 프로그램이 BIN 형식으로의 변환을 자동으로 수행하도록 이루어진다.According to a preferred embodiment of the present invention, the ROM emulator is configured to automatically convert the driving program to the BIN format when the format of the file to be downloaded is the HEX format.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 바람직한 실시예에 따른 롬에뮬레이터의 개략적인 구성도이다.1 is a schematic diagram of a ROM emulator according to a preferred embodiment of the present invention.
도시한 바와 같이, 본 발명의 롬에뮬레이터는 프린터포트(11)를 이용한 병렬전송방식을 사용한다. 프린터 포트(11)를 통하여 나오는 입출력으로는 데이터용 출력 8비트, 데이터용 입력 4비트 및 컨트롤용 출력이 사용된다. 본 발명의 롬에뮬레이터가 지원하는 최대 용량을 1M 바이트로 설정하는 경우, 1M 바이트를 지정하기 위해서는 최소 20비트의 어드레스 라인이 필요하게 되는데, 따라서, 데이터용 출력 8비트는 버퍼(13)에 저장된 후, 그 8비트를 이용하여 20비트의 램(Random Access Memory)어드레스(상위, 중간 및 하위의 3 부분으로 나눠 총 20비트의 램 어드레스를 만들어 낸다) 및 램(19)에 전송할 데이터 8비트를 만들어낸다. 그러므로, 개발에 필요한 신호 전송선의 어드레스버스 및 데이터버스선의 총 비트 수는 28비트 (어드레스 20비트 + 데이터 8비트)이므로, 이 부분을 처리하기 위해서 버퍼(Buffer)(15)및 래치(Latch)(17)를 이용한다. 버퍼(13)에 저장된 데이터용 출력 8비트는 램(19)에 전송할 데이터는 버퍼(15)에, 어드레스로 전송할 신호는 래치(17)에 전송된다.As shown, the ROM emulator of the present invention uses a parallel transmission method using the printer port 11. As the input and output output through the printer port 11, 8 bits of data output, 4 bits of data input and an output for control are used. When the maximum capacity supported by the ROM emulator of the present invention is set to 1M bytes, an address line of at least 20 bits is required to specify 1M bytes. Therefore, after the output 8 bits for data are stored in the buffer 13, The 8 bits are used to create a 20-bit random access memory address (divided into three parts: upper, middle, and lower, creating a total of 20 bits of RAM address) and 8 bits of data to be sent to RAM 19. Serve Therefore, since the total number of bits of the address bus and data bus lines of the signal transmission line required for development is 28 bits (address 20 bits + data 8 bits), a buffer 15 and a latch ( 17). The output 8 bits for data stored in the buffer 13 are transmitted to the RAM 19, the data to be transmitted to the buffer 15, the signal to be sent to the address is sent to the latch 17.
그리고 컨트롤용 출력은 클럭발생부(clock Generator)(27a), 확장신호(Expansion signal) 발생부(27b) 및 디코더(Decoder)(29)를 거치게 된다.The control output is passed through a clock generator 27a, an expansion signal generator 27b, and a decoder 29.
현재 버퍼(13)를 통하여 들어오는 8비트신호가 데이터정보인지 어드레스정보인지에 따른 처리는 디코더(29)를 통하여 이루어진다. 즉, 피씨 프린터 포트(11)를 통하여 프로그래머가 현재 출력하는 것이 데이터정보라면 먼저 클럭을 발생하고, 디코더(29)에서 데이터버퍼(15)에만 데이터가 전송되도록 CS(chip select)신호 및 클럭을 발생시킨다. 이 때, 어드레스래치(17)는 동작하지 않는다. 피씨에서 어드레스정보를 프린터 포트(11)를 통하여 전송하는 경우에 디코더(29)에서 어드레스래치(17)에 CS신호 및 클럭을 주어 어드레스래치(17)에 어드레스정보가 전송되도록 한다. 이 때, 데이터버퍼(15)는 동작하지 않는다.The process according to whether the 8-bit signal input through the current buffer 13 is data information or address information is performed by the decoder 29. That is, if the programmer currently outputs the data through the PC printer port 11, the clock is generated first, and the decoder 29 generates the CS (chip select) signal and the clock so that data is transmitted only to the data buffer 15. Let's do it. At this time, the address latch 17 does not operate. When the PC transmits the address information through the printer port 11, the decoder 29 gives a CS signal and a clock to the address latch 17 so that the address information is transmitted to the address latch 17. At this time, the data buffer 15 does not operate.
롬이라는 소자는 한번의 데이터와 어드레스로 동작하는 것이 아니다. 즉, 어드레스는 계속 증가하면서 선택한 롬의 용량(2764, 27256, 27512..등)의 모든 데이터가 전송될 때까지 계속적인 데이터 및 어드레스를 변경한다. 버퍼 및 래치는 한번의 데이터만을 자신이 가지고 있다가 새로운 데이터를 자신이 받을 환경이 주어지면 이전의 데이터는 버리고, 새로운 데이터를 자신이 가지게 된다. 따라서 이전의 데이터를 어딘가에 전송하여야한다. 그 일시적인 전송 소자로서 본 발명에서는 램(19)을 이용한다. 본 발명의 바람직한 실시예에 따른 롬에뮬레이터에서는 램(19)으로서 SRAM을 이용하며, 따라서, 다운 받은 후에 프린터 케이블을 분리하여도 데이터가 유지된다는 장점이 있다.A device called a ROM does not work with one data and one address. That is, the address continues to increase, changing the data and address continuously until all data of the selected ROM capacity (2764, 27256, 27512, etc.) is transferred. A buffer and a latch have only one data, and given an environment to receive new data, the old data is discarded and the new data is owned. Therefore, the previous data should be sent somewhere. As the temporary transfer element, the RAM 19 is used in the present invention. In the ROM emulator according to a preferred embodiment of the present invention, the RAM is used as the RAM 19. Therefore, the data is retained even when the printer cable is disconnected after downloading.
한편, 어드레스정보 및 데이터정보를 램(19)에 공급하는데 있어, 램(19)이 새로운 데이터를 받아야 한다는 명령은 디코더(29)에서 발생시킨다. CS(Chip Select)신호는 램을 동작할 수 있게 하는 신호이다. CS신호가 선택된 이후에 램(19)을 동작 가능하게 만들고, 이 램(19)에 데이터를 쓸것인지, 램(19)의 데이터를 프린터 포트(11)에서 읽어야 할 것인지를 결정하는 신호인 RD(Read)/WR(Write)신호가 발생된다. 이 세가지 신호(CS, RD, WR)의 발생이 모두 끝나면 어드레스래치(17)에서 지정하는 주소로 데이터버퍼(15)에 저장된 데이터가 램(19)으로 전송된다.On the other hand, in supplying the address information and the data information to the RAM 19, a command to the RAM 19 to receive new data is generated by the decoder 29. The CS (Chip Select) signal is a signal that enables the RAM to operate. After the CS signal is selected, the RAM 19 is made operable, and RD (which is a signal for determining whether to write data to the RAM 19 or read data from the RAM 19 from the printer port 11). Read) / WR (Write) signals are generated. When all three signals CS, RD, and WR are generated, data stored in the data buffer 15 is transferred to the RAM 19 at the address designated by the address latch 17.
램(19)에 저장된 데이터를 타겟보드(25)에서 읽기 위해서는 어드레스 및 데이터 제어신호를 타겟보드(25)에서 램(19)에 간접적으로 전송할 필요가 있다. 따라서, 이를 위하여 램 아래에 도시된 데이터버퍼(21) 및 어드레스래치(23)가 사용된다.In order to read data stored in the RAM 19 on the target board 25, it is necessary to indirectly transmit an address and a data control signal from the target board 25 to the RAM 19. Therefore, the data buffer 21 and the address latch 23 shown below the RAM are used for this purpose.
최종적으로 타겟보드(롬에뮬레이터를 이용한 개발보드)(25)에 데이터가 전송된다. 이 과정은 피씨와 램 사이의 모든 신호 라인이 차단되고 타겟보드(25)의 컨트롤러가 램(19)에 있는 데이터를 읽을 수 있도록 어드레스 라인과 데이터 라인이 연결된 상태에서 이루어진다. 이 때 롬 타입에 따라 핀의 기능이 다르기 때문에 에뮬레이터에 달려 있는 소켓 하나로 여러 가지 롬 타입에 호환성 있게 사용할 수 있어야 한다. 본 발명의 바람직한 실시예에 따르면, 지원하는 롬의 타입 및 핀의 수에 관계없이 에뮬레이터를 롬 소켓에 바로 삽입하여 사용할 수 있도록, 후술하는 바와 같이 S/W적으로 롬 타입에 대한 옵션을 사전 설정하고 이에 대응되게 램과 소켓 사이를 연결시키는 내장회로를 포함한다. 즉, 불필요한 라인은 차단하고 필요한 선은 대응되게 연결시키는 내장회로를 포함한다.Finally, data is transmitted to the target board (development board using the ROM emulator) 25. This process is performed while all signal lines between the PC and the RAM are blocked and the address line and the data line are connected so that the controller of the target board 25 can read the data in the RAM 19. In this case, since the function of the pin is different depending on the ROM type, one socket of the emulator must be compatible with various ROM types. According to a preferred embodiment of the present invention, as described below, the option for the ROM type is preset in S / W so that the emulator can be directly inserted into the ROM socket regardless of the ROM type and the number of pins supported. And correspondingly includes an internal circuit for connecting between the ram and the socket. That is, it includes an internal circuit that blocks unnecessary lines and connects necessary lines correspondingly.
본 발명의 롬에뮬레이터는 최대 64비트까지 확장이 가능하다. 즉, 본 발명의 바람직한 실시예에 따르면, 20핀 단자를 병렬로 확장 보드(31)에 연결하면 최대 64비트 시스템 개발에 사용이 가능하다. 도시한 바와 같이, 본 발명에서는 종래의 시스템에 비하여 데이터 안정성을 위하여 버퍼를 사용하였다.The ROM emulator of the present invention can be extended up to 64 bits. That is, according to a preferred embodiment of the present invention, by connecting the 20-pin terminal to the expansion board 31 in parallel, it is possible to use for the development of a maximum 64-bit system. As shown, the present invention uses a buffer for data stability as compared to the conventional system.
본 발명의 바람직한 실시예에 따른 롬에뮬레이터에서는 소형화 및 이동성의 확보를 위하여 SOIC 타입의 칩을 사용하고, 따라서, 마이크로 마우스와 같이 이동성이 필수적인 제품을 개발함에 있어서도 적합하다.The ROM emulator according to a preferred embodiment of the present invention uses a SOIC type chip for miniaturization and securing mobility. Therefore, the ROM emulator is also suitable for developing products in which mobility is essential, such as a micro mouse.
또한, 본 발명은 타겟보드(25)의 전원을 사용함으로써 별도의 전원 공급 없이도 작동이 가능하여, 이동형 로봇 등의 개발에도 적합하다.In addition, the present invention can be operated without a separate power supply by using the power of the target board 25, it is also suitable for the development of a mobile robot.
도 2는 본 발명의 바람직한 실시예에 따른 롬에뮬레이터 구동 프로그램을 개략적으로 보여주는 도면이다.2 is a view schematically showing a ROM emulator driving program according to a preferred embodiment of the present invention.
도시된 바와 같이, 본 발명의 바람직한 실시예에 따른 롬에뮬레이터 구동 프로그램은 개략적으로 옵션 선택 모드(S01), 다운모드(S02), 확인 모드(S03) 및 롬에뮬레이션 모드(S04)로 나누어 볼 수 있다.As shown, the ROM emulator driving program according to a preferred embodiment of the present invention may be roughly divided into an option selection mode (S01), a down mode (S02), a confirmation mode (S03), and a ROM emulation mode (S04). .
옵션 선택 모드(S01)에서는 프린터 포트 어드레스 자동 검사, 롬 타입 설정, 다운 받을 파일 선택, 다운 받을 파일이 BIN 형식인가 HEX 형식인가의 결정, 다운 받은 후에 확인모드를 실행시킬 것인가의 여부 결정, 스피드 모드 설정, Extra Reset 설정(타겟보드(25)에 리셋 신호를 어떻게(High or Low) 줄 것인가 등의 설정) 및 에뮬레이터 플레인 넘버 설정(몇 비트 확장인지의 설정) 등을 수행한다.In the option selection mode (S01), automatic printer port address checking, ROM type setting, file selection for downloading, determination of whether the file to be downloaded is in BIN format or HEX format, whether to execute the confirmation mode after downloading, and speed mode Setting, Extra Reset setting (setting of how to give reset signal (High or Low) to target board 25, etc.) and emulator plane number setting (setting of how many bits are extended).
다음으로, 다운 모드(S02)가 실행되는데, 다운 모드(S02)에서는 먼저 확장 모드인가에 따라 확장 모드인 경우, 즉, 16비트 이상의 확장 사용인 경우에는 자동 분할 다운로드 설정을 한 후, 다음 단계인 Hex to Bin 변환 단계로 진행되고, 확장 사용이 아닌 경우에는 단순히 Hex to Bin 변환 단계로 이행된다. 예컨대, 16비트의 경우 하나의 파일을 두 개의 파일로 나누어 각각의 에뮬레이터에 다운 받아야 하는데, 본 발명에서는 이를 한 번의 실행으로 파일을 분할하고 다운로드까지 자동으로 함으로써 작업자의 노력이 절감됨과 아울러 처리속도의 향상에 이바지한다. 도면에는 도시되지는 않았지만, 자동 분할 다운로드 설정 단계와 Hex to Bin 변환 단계 사이에는 잡신호 제거를 위한 롬 소켓쪽 신호 차단 및 상위·중간·하위 어드레스 출력단계가 포함된다. Hex to Bin 변환 단계에서는 파일 형식에 따라 Hex 형식인 경우에는 Hex to Bin 변환을 한 후, 스피드 모드 단계로 진행되고, 파일 형식이 Bin인 경우에는 단순히 스피드 모드 단계로 이행된다. 종래의 롬에뮬레이터들은 BIN 형식의 파일 또는 HEX 형식의 파일만을 다운로드 할 수가 있었다. 그러나, 본 발명에서는 이 두 가지 파일 형식을 모두 다운로드 할 수가 있다는 장점이 있다. 스피드 모드 단계에서는 스피드가 Normal인 경우에는 Normal 스피드 모드설정을 수행한 후, 다운로드 단계로 진행되고, Fast인 경우에는 단순히 다운로드 단계로 이행된다. 다운로드는 8비트 단위로 프린터 포트를 통하여 데이터가 전송된다. 다운로드가 종료되면 잡신호를 제거하기 위하여 피씨와 램에 연결된 모든 신호선이 차단된다.Next, the down mode (S02) is executed. In the down mode (S02), in the extended mode according to whether the extended mode is used, that is, in the case of extended use of 16 bits or more, after setting the automatic split download setting, The process proceeds to the Hex to Bin conversion step, and if it is not extended use, the process simply proceeds to the Hex to Bin conversion step. For example, in case of 16-bit, one file is divided into two files and must be downloaded to each emulator. In the present invention, by dividing the file in one execution and automatically downloading the file, the operator's effort is saved and the processing speed is increased. Contribute to improvement. Although not shown in the figure, between the automatic split download setting step and the Hex to Bin conversion step, the ROM socket-side signal blocking and the upper, middle, and lower address output steps for removing the noisy signal are included. In the Hex to Bin conversion step, if the file format is Hex format, after Hex to Bin conversion, the speed mode step is performed. If the file format is Bin, the speed mode step is simply performed. Conventional ROM emulators can only download files in BIN format or files in HEX format. However, the present invention has the advantage that both file formats can be downloaded. In the speed mode step, when the speed is normal, the normal speed mode setting is performed, and then the download step is performed. Download is transmitted through the printer port in 8-bit units. When the download is complete, all signal lines connected to the PC and RAM are cut off to eliminate any signal jams.
확장 사용과 관련하여 다운 모드를 좀 더 상세히 설명하면, 예컨대, 16비트 확장 사용 다운 모드의 경우, PCB0을 선택한 후 PCB0에 다운로드하고, 그 다음으로 PCB1를 선택한 후 PCB1에 다운로드하고, 그리고 나서 PCB0과 PCB1을 선택 해제하는 순으로 다운로드가 이루어진다. 따라서, 비록 확장 사용일지라도 모든 출력이나 입력은 모든 PCB(롬에뮬레이터 보드)에 전달되지만, 이는 선택이 이루어진 PCB에만 영향을 미치게 되므로 소정의 데이터는 대응되는 PCB에만 전송되게 된다.The down mode is described in more detail in connection with extended use, for example, for 16-bit extended use down mode, select PCB0 and download it to PCB0, then select PCB1 and download to PCB1, and then Downloading is done in order to deselect PCB1. Thus, even for extended use, all outputs or inputs are delivered to all PCBs (ROM emulator boards), but this only affects the PCB from which the selection is made, so that certain data is sent only to the corresponding PCB.
다음으로 확인 모드(S03)가 실행되는데, 상술한 옵션 선택 모드(S01)에서 확인모드 실행을 설정한 경우에는 에러 검사 단계로 진행되고, 확인모드(S03) 실행을 설정하지 않은 경우에는 롬 에뮬레이션 모드(S04)로 이행된다. 한편, 에러 검사 단계에서 에러가 발생한 것으로 판명되면, 다시 다운로드 단계로 복귀되고, 에러가 발생하지 않은 것으로 판명되는 경우에만 롬 에뮬레이션 모드로 진행된다. 확인하는 과정은 다운 받는 과정과 유사한데, 먼저, 확장 사용인 경우, 롬에뮬레이터 보드 선택을 한 후, 롬 소켓 쪽과 데이터용 출력(PC를 기준으로) 신호를 차단하고, 어드레스 출력을 한 다음 데이터를 읽어 온다. 그러나, 데이터용 입력 4비트만을 사용하기 때문에, 상위 니블 4비트를 읽고 하위니블 4비트를 읽어 8비트를 만든다. 만든 후에 원본 파일과 비교하여 에러가 발생한 것으로 판명되는 경우, 다음 어드레스를 출력하기 전에 에러가 발생한 그 특정 어드레스에 있는 데이터를 즉시 수정하게 된다. 이는 해당 주소의 데이터만 즉시 수정함으로써 에러 체크와 수정이 동시에 수행되어 처리 속도 향상에 이바지한다.Next, the confirmation mode (S03) is executed. If the confirmation mode execution is set in the above-described option selection mode (S01), the process proceeds to the error checking step. If the execution of the confirmation mode (S03) is not set, the ROM emulation mode is performed. The process proceeds to S04. On the other hand, if it is found that an error has occurred in the error checking step, it returns to the download step again, and proceeds to the ROM emulation mode only when it is found that no error has occurred. Checking process is similar to downloading process. First, in case of extended use, select ROM emulator board, cut off the ROM socket side and data output (based on PC) signal, output address and then Reads. However, since only 4 input bits for data are used, the upper nibble 4 bits are read and the lower nibble 4 bits are read to make 8 bits. If it is found that an error has occurred compared to the original file after creation, the data at that specific address where the error occurred is immediately corrected before the next address is output. This immediately corrects only the data of the address so that error checking and correction are performed simultaneously, contributing to the improvement of processing speed.
본 발명의 바람직한 실시예에 따르면, 상술한 바 있는 잡신호 제거를 위한 피씨와 램(19) 사이의 신호선의 차단과 타겟보드(25)와 램(19) 사이의 신호선의 차단을 자동으로 수행하기 위하여 내장 신호차단회로를 포함할 수 있다.According to a preferred embodiment of the present invention, in order to automatically perform the blocking of the signal line between the PC and the RAM 19 and the signal line between the target board 25 and the RAM 19 for removing the aforementioned miscellaneous signal. It may include a built-in signal blocking circuit.
도 3은 도 1의 롬에뮬레이터의 구성부 중 확장신호발생부(27b)의 구성을 개략적으로 보여주는 도면이다.3 is a diagram schematically illustrating a configuration of an extension signal generator 27b among components of the ROM emulator of FIG. 1.
전술한 바와 같이, 확장신호발생부(27b)는 프린터 포트(11)와 디코더(29) 사이에 설치되고 에뮬레이터의 각 롬에뮬레이터 보드마다 하나씩 설치된다. 도 3에 도시된 바와 같이, 확장신호발생부(27b)는 스위치부(271)와 D 플립플롭(D flip-flop)(273)을 포함하는데, 스위치부(271)는 각 롬에뮬레이터 보드마다 서로 다른 H/W적인 접속 상태를 가진다. 예컨데, PCB0에서는 1-2만이 접속된 상태를 가지고, PCB1에서는 3-4만이 접속된 상태를 가지도록 구성된다. 한편, 프린터 포트(11)에서 출력되는 8비트 초기 데이터는 다운 받을 롬에뮬레이터 보드를 지정하는 정보를 포함한다. 따라서, 프린터 포트(11)를 통하여 출력되는 모든 신호는 모든 롬에뮬레이터 보드에 병렬로 전달되지만, 그 신호에 의하여 영향을 받는 롬에뮬레이터 보드는 대응되는 접속상태를 가지는 롬에뮬레이터 보드로만 한정된다. 스위치부(271)를 통하여 전달된 신호는 D 플립플롭(273)을 통하여 디코더(29)에 전달되어 디코더(29)의 구동을 가능하게 한다. 이러한 방식으로 PCB0에 대한 다운로드가 종료되면 다음으로 PCB1을 지정하여 다운로드하고 PCB1에 대한 다운로드가 종료되면 다음으로 PCB2에 대한 다운로드가 개시되는 방식으로 전체의 PCB에 대한 다운로드가 수행된다. 위의 확장신호발생부(27b)는 매우 간단한 구조로서 우수한 확장성을 달성할 수 있도록 이바지한다.As described above, the expansion signal generator 27b is installed between the printer port 11 and the decoder 29, one for each ROM emulator board of the emulator. As shown in FIG. 3, the extension signal generator 27b includes a switch part 271 and a D flip-flop 273, and the switch part 271 is provided with each ROM emulator board. It has other H / W connection status. For example, only 1-2 are connected in PCB0 and only 3-4 are connected in PCB1. On the other hand, the 8-bit initial data output from the printer port 11 includes information specifying the ROM emulator board to download. Therefore, all signals output through the printer port 11 are transmitted in parallel to all ROM emulator boards, but the ROM emulator boards affected by the signals are limited to ROM emulator boards having a corresponding connection state. The signal transmitted through the switch unit 271 is transferred to the decoder 29 through the D flip-flop 273 to enable driving of the decoder 29. In this way, when the download to PCB0 is finished, the next PCB1 is designated and downloaded. When the download to PCB1 is finished, the download to the PCB2 is started. The above expansion signal generator 27b has a very simple structure and contributes to achieving excellent expandability.
결과적으로 확장 보드를 1 개에 8비트로 총 8개의 보드를 병렬 접속하면 64비트 시스템 개발이 가능하다. 현 CPU실정으로 64비트를 넘어서는 시스템 개발은 거의 불가능한 실정이므로, 더 이상의 비트 증가보다는 멀티프로세서(Multi processor)로서 64비트 CPU를 병렬 접속하여 시스템 속도를 향상시키기 때문에 최대 64비트면 앞으로 롬에뮬레이터를 고가에 구매할 필요가 없다는 것이다.As a result, 64-bit system development is possible by connecting 8 boards in total and 8 boards in total. Since it is almost impossible to develop a system that exceeds 64 bits due to the current CPU, the system speed is increased by connecting a 64-bit CPU in parallel as a multiprocessor rather than increasing the number of bits. There is no need to buy on.
도 4는 도 1에 도시된 WE(Write Enable)신호의 생성을 위한 WE신호 생성부를 개략적으로 보여주는 도면이다.FIG. 4 is a view schematically illustrating a WE signal generator for generating a write enable (WE) signal illustrated in FIG. 1.
도 1에 도시한 바와 같이, 디코더(29)는 램(19)에 WE신호를 출력하게 되는데, 이를 좀 더 상세히 설명한 도면이 도 4이다. 도시한 바와 같이 WE신호 생성부는 제1 NOT 게이트(291), RC 회로(293), 제2 NOT 게이트(295) 및 3 상태 버퍼(three state buffer)(297)를 포함한다. 상기 디코더(29)에서 출력단은 어드레스래치(17)의 일 입력단과 상기 제1 NOT 게이트(291) 입력단과 병렬로 연결되어 있다. 따라서, 상기 어드레스래치(17)에 신호가 인가되면 그 신호는 상기 제1 NOT 게이트(291)에도 인가되고, 그 신호는 상기 RC 회로(293)에서 지연된다. 이 지연되는 순간에 램(19)에 전송될 어드레스는 어드레스래치(17)에 저장된다. 한편, 상기 어드레스래치(17)의 일 출력단과 상기 3상태 버퍼(297)의 일 입력단은 상호 연결되어 있다. 따라서, 어드레스가 상기 어드레스래치(17)에 저장이 종료된 후, 상기 어드레스래치(17)의 일 출력단으로부터 래치레이디(Latch Ready)신호가 출력되면 이는 상기 3 상태 버퍼(297)에도 입력되고, 이때 상기 3상태 버퍼(297)로부터 자동 쓰기 신호가 램(19)으로 출력된다.As shown in FIG. 1, the decoder 29 outputs a WE signal to the RAM 19, which is described in more detail with reference to FIG. 4. As illustrated, the WE signal generator includes a first NOT gate 291, an RC circuit 293, a second NOT gate 295, and a three state buffer 297. The output terminal of the decoder 29 is connected in parallel with one input terminal of the address latch 17 and the input terminal of the first NOT gate 291. Therefore, when a signal is applied to the address latch 17, the signal is also applied to the first NOT gate 291, and the signal is delayed in the RC circuit 293. The address to be transmitted to the RAM 19 at this delay is stored in the address latch 17. Meanwhile, one output terminal of the address latch 17 and one input terminal of the tri-state buffer 297 are connected to each other. Therefore, after the address is stored in the address latch 17, when a latch ready signal is output from one output terminal of the address latch 17, it is also input to the tri-state buffer 297. The auto write signal is output from the tri-state buffer 297 to the RAM 19.
종래의 롬에뮬레이터에서는 별도의 WE신호를 주어야 하였던 것과는 달리, 본 발명에서는 WE신호 생성 및 출력이 자동으로 이루어짐으로써 롬에뮬레이터 처리 속도 증가에 이바지할 수 있다.Unlike the conventional ROM emulator, which has to give a separate WE signal, in the present invention, the WE signal is automatically generated and output, thereby contributing to an increase in the ROM emulator processing speed.
상기한 구성의 본 발명에 따르면, 병렬전송방식인 프린터포트를 이용한 전송방식을 채용하여 고속의 롬에뮬레이터 처리속도와 빠른 제품개발속도를 가지면서도, 동시에 우수한 확장성을 가지는 롬에뮬레이터를 제공할 수 있다.According to the present invention having the above-described configuration, by adopting a transmission method using a printer port, which is a parallel transmission method, it is possible to provide a ROM emulator having a high speed ROM emulator processing speed and a rapid product development speed, and at the same time having excellent expandability. .
또한, 본 발명은 종래의 프린터포트 접속방식의 롬에뮬레이터에 비하여 혁신적으로 향상된 처리속도를 가지는 효과가 있다. 즉, 본 발명의 롬에뮬레이터를 사용하여 실험한 결과 1M 다운로드에 약 4초가 소요되는 혁신적인 처리 속도를 나타내었다. 이는 종래의 롬에뮬레이터가 1M 다운로드에 수 십 초가 소요되는 것과 비교할 때 매우 우수한 처리 속도의 향상을 가져 온 것이다.In addition, the present invention has the effect of having an innovatively improved processing speed compared to the conventional ROM emulator of the printer port connection method. That is, the experiment using the ROM emulator of the present invention showed an innovative processing speed of about 4 seconds for 1M download. This has resulted in a very good throughput improvement compared to conventional ROM emulators that take tens of seconds to download 1M.
또한, 본 발명은 별도의 전원 공급 없이 타겟보드의 전원을 사용할 수 있도록 함으로써, 예컨대 이동형 로봇 개발에도 적합한 환경을 제공할 수 있다.In addition, the present invention by using the power of the target board without a separate power supply, it can provide an environment suitable for the development of a mobile robot, for example.
또한, 본 발명은 자동으로 잡음을 감소시킬 수 있어 깨끗한 에뮬레이션이 가능하고, 아울러 지원하는 롬의 타입 또는 핀의 수에 관계없이 에뮬레이터를 타겟보드의 롬 소켓에 바로 삽입하여 사용할 수 있어 개발자의 노력 및 시간 절감을 제공할 수 있는 효과가 있다.In addition, the present invention can automatically reduce noise to enable a clean emulation, and can be used by inserting the emulator directly into the ROM socket of the target board regardless of the ROM type or the number of pins supported. This has the effect of providing time savings.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0060163A KR100371267B1 (en) | 2000-10-12 | 2000-10-12 | Rom emulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0060163A KR100371267B1 (en) | 2000-10-12 | 2000-10-12 | Rom emulator |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010000682A KR20010000682A (en) | 2001-01-05 |
KR100371267B1 true KR100371267B1 (en) | 2003-02-07 |
Family
ID=19693251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2000-0060163A KR100371267B1 (en) | 2000-10-12 | 2000-10-12 | Rom emulator |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100371267B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100375524B1 (en) * | 2001-02-20 | 2003-03-17 | 주식회사 케이엠데이타 | ROM Emulator |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6180069A (en) * | 1984-09-28 | 1986-04-23 | Yokogawa Hokushin Electric Corp | Program rom emulator |
JPS629595A (en) * | 1985-07-08 | 1987-01-17 | Toraitetsuku:Kk | Rom emulator |
KR900005266A (en) * | 1988-09-30 | 1990-04-13 | 최근선 | 16-bit ROM Emulation |
JPH04148344A (en) * | 1990-10-11 | 1992-05-21 | Nec Corp | Rom emulator |
KR19990009583A (en) * | 1997-07-10 | 1999-02-05 | 윤주형 | Multi-access ROM Emulator Using Computer |
KR19990050684A (en) * | 1997-12-17 | 1999-07-05 | 정몽규 | ROM emulation device |
KR19990059756A (en) * | 1997-12-31 | 1999-07-26 | 정몽규 | Memory of the engine control |
-
2000
- 2000-10-12 KR KR10-2000-0060163A patent/KR100371267B1/en not_active IP Right Cessation
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6180069A (en) * | 1984-09-28 | 1986-04-23 | Yokogawa Hokushin Electric Corp | Program rom emulator |
JPS629595A (en) * | 1985-07-08 | 1987-01-17 | Toraitetsuku:Kk | Rom emulator |
KR900005266A (en) * | 1988-09-30 | 1990-04-13 | 최근선 | 16-bit ROM Emulation |
JPH04148344A (en) * | 1990-10-11 | 1992-05-21 | Nec Corp | Rom emulator |
KR19990009583A (en) * | 1997-07-10 | 1999-02-05 | 윤주형 | Multi-access ROM Emulator Using Computer |
KR19990050684A (en) * | 1997-12-17 | 1999-07-05 | 정몽규 | ROM emulation device |
KR19990059756A (en) * | 1997-12-31 | 1999-07-26 | 정몽규 | Memory of the engine control |
Also Published As
Publication number | Publication date |
---|---|
KR20010000682A (en) | 2001-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6718407B2 (en) | Multiplexer selecting one of input/output data from a low pin count interface and a program information to update a firmware device from a communication interface | |
US6009496A (en) | Microcontroller with programmable embedded flash memory | |
US8386694B2 (en) | Memory device, its access method, and memory system | |
KR100280637B1 (en) | Computer system capable of data update of fixed flash ROM and its control method | |
CN112925569A (en) | Firmware data processing method, device, equipment and storage medium | |
KR100371267B1 (en) | Rom emulator | |
US8291270B2 (en) | Request processing device, request processing system, and access testing method | |
US5168562A (en) | Method and apparatus for determining the allowable data path width of a device in a computer system to avoid interference with other devices | |
US20100102849A1 (en) | Electronic device, method for configuring reprogrammable logic element, computer-readable medium, computer data signal and image forming apparatus | |
US6598176B1 (en) | Apparatus for estimating microcontroller and method thereof | |
CN112732287B (en) | Program burning method, main circuit board and sub-circuit board | |
JP2000322244A (en) | System and method for version up of software | |
JP2004288147A (en) | Xip system to serial memory and its method | |
KR100606306B1 (en) | Controller and data writing method | |
EP1080410A1 (en) | Vlsi emulator comprising processors and reconfigurable circuits | |
KR100375524B1 (en) | ROM Emulator | |
CN113467842B (en) | Method for starting embedded device suitable for industrial application scene, embedded device and computer readable storage medium | |
KR100686280B1 (en) | Control device and data writing method | |
CN118093440B (en) | QSPI FLASH program curing system and method based on serial port | |
JP2980015B2 (en) | Magnetic disk drive | |
GB2264574A (en) | External data storage device and connection therefor. | |
KR970006024B1 (en) | Apparatus for debug | |
JPH10340189A (en) | Boot data writing method utilizing cpu bus and adapter corresponding to the writing method | |
JP2002182939A (en) | Memory writing method and memory writer | |
JPH10312307A (en) | Emulator for computer system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120118 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |