KR100370857B1 - 반도체 웨이퍼의 열처리 방법 및 그 열처리 지지 장치 - Google Patents

반도체 웨이퍼의 열처리 방법 및 그 열처리 지지 장치 Download PDF

Info

Publication number
KR100370857B1
KR100370857B1 KR10-1999-0035416A KR19990035416A KR100370857B1 KR 100370857 B1 KR100370857 B1 KR 100370857B1 KR 19990035416 A KR19990035416 A KR 19990035416A KR 100370857 B1 KR100370857 B1 KR 100370857B1
Authority
KR
South Korea
Prior art keywords
heat treatment
heat
wafers
semiconductor wafers
semiconductor
Prior art date
Application number
KR10-1999-0035416A
Other languages
English (en)
Other versions
KR20000017532A (ko
Inventor
부크너알프레드
토오이슐러토마스
바우어테레시아
스페를요한
Original Assignee
와커 실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와커 실트로닉 아게 filed Critical 와커 실트로닉 아게
Publication of KR20000017532A publication Critical patent/KR20000017532A/ko
Application granted granted Critical
Publication of KR100370857B1 publication Critical patent/KR100370857B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67115Apparatus for thermal treatment mainly by radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H01L21/67309Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by the substrate support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 RTP 시스템의 처리체임버내에서 상방 및 하방열원, 특히 다수의 상방 및 하방램프를 사용하여 반도체웨이퍼, 바람직하게는 단결정 초순수실리콘웨이퍼의 열처리방법에서, 일정한 간격을 두고 평행하게 중첩시켜 설치하고 기하학적인 형상크기(치수)와 열재료특성이 동일한 최소한 2개의 웨이퍼를 열처리함을 특징으로 하는 열처리방법에 관한 것이다.

Description

반도체웨이퍼의 열처리방법 및 그 열처리 지지장치{Process for the heat treatment of semiconductor wafers and holding device for the heat treatment thereof}
본 발명은 처리체임버(process chamber)내에서 상방 및 하방열원을 사용하여 반도체웨이퍼의 열처리하는 방법에 관한 것이다.또, 본 발명은 그 열처리를 하는 동안 그 반도체웨이퍼를 지지하는 장치에 관한 것이다.
반도체웨이퍼는 다수의 처리방법, 예로서 열처리방법으로 처리된다.
신속한 열처리방법으로 공지된 이들의 열처리방법중에서 그 반도체웨이퍼는 단시간, 바람직하게는 수초간 바람직하게는 500~1200℃의 온도로 가열시킨다.
이와같은 열처리는 예로서 결정결함(crystal defects)의 아닐링(annealing), 엷은 표면 코팅의 제조 또는 클리닝(cleaning)의 목적에 사용되고, 또 제어할 수 있는 열원, 예로서 램프를 구비한 RTP 반응기내에서 실시된다.
이 경우, 그 재료는 비교적 용량이 적은 처리체임버내에서 가시광 또는 적외선광에 조사(exposure)시켜 가열시킨다.
따라서, RTP반응기는 그 재료의 온도를 처리체임버내에서 급속한 변화를 할 수 있도록 한다.
가장 적합한 처리(optimum processing)(신속한 가열, 지속공정, 신속한 냉각)는 처리할 수 있는 재료만이 가열되고, 넓은 면적을 가진 반응기벽 또는 다량 가스용량이 가열되지 않도록 형성되어있는 콤팩트한 싱글웨이퍼반응기(compact single-wafer reactor)내에서 실시할 수 있다.그러나, 신속한 가열 및 신속한 냉각만이 아니라 반도체웨이퍼 전체에 걸친 균일한 온도분포와 반도체웨이퍼 배치(batch)의 동일한 열처리가 목적달성을 위한 처리에 중요하다.
RTP 반응기, 예로서 반도체웨이퍼의 지지장치(holding device) 또는 열원의 서로 다른 구조가 특히 처리되는 재료의 에지(edge)에서 서로 다른 온도의 불균일성(inhomogeneties) 발생의 원인이 되었다.
또, 예로서 내경(internal diameter)이 웨이퍼형상재료의 직경보다 더 큰 환상요소(annular element)는 열처리하는 동안 그 웨이퍼의 에지에서 최대 열손실을 보상할 수 있도록 하는 것이 공지되었다.
서로 다른 재료 또는 코팅을 하나의 기하학적 또는 화학적으로 구성된 구성형상으로 가진 다수의 웨이퍼에 열처리를 실시할때, 특히 구성된 구조에 의한 온도의 불균일성이 발생한다.
특허문헌 DE 42 23 133 C2 명세서에서는 웨이퍼를 동시에 상방과 하방에서 가열시킬 수 있는 시스템(장치)내에서 램프출력(lamp power)의 독립제어(independent control)와 상방 및 하방의 램프뱅크(upper and lower banks of lamps)의 독립제어에 의한 구조적인 효과때문에 열불균일성의 감소에 대하여 기재되어있다.
이 기재의 구성에 대하여, 특허문헌 DE 44 37 361 C2 명세서에서는 반도체공업에서 감도가 우수한 소자, 예로서 반도체웨이퍼상에서의 집적회로를 신속하게 열처리하는 방법 및 그 장치에 있어서, 능동 및 수동적인 구조에 따르는 열불균일성을 감소시킬 수 있는 그 열처리방법 및 그 장치에 대하여 기재되어있다.
이 발명에 의해, 광변환플레이트(light transformer plate)와 고온계를 사용함으로써 특히 배면코팅되고 감도가 우수한 소자를 가진 반도체웨이퍼를 효율있게 열처리 하였다.
그러나, 이 처리방법의 결점은 항상 하나의 제품 웨이퍼만을 처리할 수 있고, 또 먼저 광변한 플레이트를 가열시킬 필요가 있다는 데 있다.
따라서, 경제적 제조에 대하여 기술적으로 정한 가열속도 및 용량요구는 이 처리방법으로 얻을 수 없다.
또, 제품와이어를 처리할때마다, 서로 다른 여러가지의 코팅, 열적 재료특성 또는 기하학적인 형상치수를 가진 제품웨이퍼의 그 다음 처리를 위하여 광변환플레이트를 교환할 필요가 있다.
그러나, 그 광변환플레이트의 매번 교환은 그 처리체임버내에 예로서 입자가 유입되어 오염되기 때문에 그 제품웨이퍼상에도 동일하게 불리한 영향을 미친다.
위에서 설명한 인용특허문헌에서는 반도체웨이퍼 및 반도체공업에서의 감도가 우수한 소자를 균일하게 열처리하는 여러가지의 해결방법이 제안되었으나, 이와같은 타입의 열처리기술은 1회에 1개의 제품웨이퍼만을 처리하는 것으로 한정되어있다.
구성된 구조에 의해 발생한 열적 불균일성을 받지 않으며, 또 열손실을 상호작용에 의해 보상받도록 하는 최소한 2개의 반도체웨이퍼, 바람직하게는 동일한 기하학적 치수를 가진 단결정의 초순수실리콘웨이퍼(monocrystalline ultrapure silicon wafers)의 균일한 열처리에 대해서는 그 어떤 문헌에서도 기재된 바 없다.
따라서, 본 발명의 목적은 최소한 2개의 반도체웨이퍼를 동시에 균일하게 열처리시키고, 그 다음으로 제품웨이퍼로서 사용할 수 있는 방법 및 장치를 제공하는 데 있다.
도 1은 본 발명의 방법을 사용하여 열전대에 의해 측정한 상대온도차를 처리공정에 따라 작성한 그래프를 나타낸다.
도 2는 본 발명의 지지장치의 한 실시예의 설명도를 나타낸다.
도 3은 도 2의 지지장치의 단면도를 나타낸다.도 4는 본 발명의 지지장치의 한 실시예의 단면도를 나타낸다.(도면의 주요부분에 대한 부호의 설명)1: 지지프레임(support frame)2: 바(bar)3: 지지부(supports)
본 발명의 목적은 처리체임버내에서 상방 및 하방의 열원을 사용하여 반도체웨이퍼를 열처리 하는 방법에 평행하게 간격을 두며 중첩시켜 설치하고 기하학적 치수와 열적 재료특성에 대하여 동일한 최소한 2개의 웨이퍼를 열처리시킴으로써 달성된다.또, 본 발명의 목적은 처리체임버내에서 반도체웨이퍼를 열처리하는 지지장치(holding device)에서 그 처리체임버내에서 고정시키고, 평행하게 간격을 두도록 하는 지지부(supports)(3)를 가진 내방향의 바(bars)(2)를 구비한 지지프레임(support frame)(1)을 가진 지지장치에 의해 달성된다.2개의 웨이퍼를 평행하게 간격을 두어 중첩시켜 설치할때 그 스택(stack)에서 서로 대향하는 웨이퍼표면이 각각의 다른 웨이퍼에 의해 열원으로 부터 차단(shield)된다.이것에 의해, 각각의 웨이퍼표면상에서 불균일한 온도분포가 발생하여 웨이퍼의 이 배치(batch)의 동일한 열처리를 기대할 수 없다.그러나, 2개의 반도체웨이퍼, 바람직하게는 단결정 초순수실리콘웨이퍼가 기하학적 치수와 열적 재료특성에 대하여 동일하며, 또 평행하게 간격을 두어 중첩시켜 처리체임버내에 있는 본 발명의 지지장치내에서 설치하여 열처리할때 이들의 웨이퍼가 균일하게 열처리시킬 수 있음을 기대이상으로 확인하였다.본 발명에 의한 방법은 웨이퍼사이의 에너지전달을 이용하는데 기반을 두고 있다.램프에 대향하는 웨이퍼표면은 상방 및 하방램프(아래에서는 1차 에너지원이라 함)로부터 방사에너지를 받음으로써 가열된다.각각의 경우 다른 웨이퍼에 대향하는 표면은 다른 반도체웨이퍼로 부터의 방사에너지(아래에서는 2차 에너지원이라 함)의 반사 및 방출에 의해 가열된다.이 경우, 그 방사에너지의 반사는 그 웨이퍼가 열적 재료특성과 기하학적 치수에 대하여 동일한 웨이퍼이므로 동일하다.그 열처리는 1차 및 2차 에너지원을 사용하여 실시된다.본 발명에 의한 방법으로 확인된 소정의 잇점은 종래의 기술과 비교하여 그 용량이 상승된다는 점에 있다.이와같은 이유는 균일한 열처리에 의해 두개의 웨이퍼가 제품웨이퍼로서 사용될 수 있기 때문이다.광변환플레이트(light coventer plates)의 교환이 더 이상 필요없고, 또 본 발명에 의한 지지장치가 처리체임버내에 고정되어 있어 예로서 입자등에 의한 오염물이 그 처리체임버내로 유입되지 않는다.바람직한 실시예에 의해, 반도체웨이퍼, 바람직하게는 단결정 초순수 실리콘 웨이퍼를 제어할 수 있는 램프뱅크(banks of lamps) 또는 제어할 수 있는 램프를 가진 RTP 반응기의 처리체임버내에 고정되어 있는 본 발명의 지지장치로 우선 옮긴다.
이때, 그 지지장치에 최소한 2개의 단결정 초순수 실리콘웨이퍼를 동시에, 또는 연속적으로 로딩(loading)시킬 수 있다.
그 다음으로, 이들의 웨이퍼를 방사에너지에 의해 바람직하게는 50~500℃/s의 가열속도에서 바람직한 온도 500~1200℃로 가열한다.그 다음으로 그 온도를 계속해서 방사에너지의 방사에 의해 바람직하게는 1~300초 동안 유지한다.
최종적으로, 냉각상(colling phase)을 바람직하게는 -10~-100℃/s로 실시한다.
이들의 웨이퍼의 열처리전에 먼저 예로서 램프출력의 최적화를 일련의 테스트에 의해 실시할 필요가 있기 때문에, 동일한 열적재료특성 및 기하학적 치수를 가진 동일한 타입의 웨이퍼, 바람직하게는 단결정 초순수 실리콘웨이퍼를 열처리 하는 것이 바람직하다.
통상의 기술자가 필요로 하는 반도체웨이퍼 전체에 대한 균일한 온도분포와 동일한 타입의 반도체웨이퍼 배치(batch)의 동일한 열처리는 본 발명에 의한 방법을 사용하여 달성된다.본 발명은 첨부 도면에 따라 자세하게 아래에 설명한다.
도 1은 그 방법의 효율성(performance)을 나타낸 것이다.
평행하게, 간격을 바람직하게는 1~30mm, 특히 바람직하게는 10~20mm로 두고 중첩시켜 설치한 2개의 단결정 초순수 실리콘웨이퍼상에 열전대를 설치하였다.
그 다음으로, 이들의 웨이퍼를 본 발명의 방법을 사용하여 열처리하였다.
그 열전대에 의해 측정된 온도에 있어서 상대온도차(relative temperature difference) △T[%]를 도 1에서 종축 좌표에 나타내었다.횡축좌표에서는 시간축 t[s](s:초)을 나타내었다.
본 발명에 의한 방법에 의해 가열상(4), 유지상(5) 및 냉각상(6)처리과정중에 이들 웨이퍼의 이 배치(batch)에서 거의 동일한 열처리를 할 수 있다.
이 방법을 실시하는 본 발명에 의한 지지장치는 이들의 웨이퍼를 오염시키지 않는 내열성재료, 예로서 석영글라스, 알루미늄옥사이드, 실리콘카바이드 또는 실리콘으로 제조된다.
그 지지장치의 하나의 바람직한 예를 도 2a 및 도 2b에 나타내나, 그 지지장치는 지지프레임(support frame) 및 바(bars)의 형상 및 크기와 바 (bars) 및 지지부(supports)의 수에 한정되지 않는다.
그 지지장치의 또다른 바람직한 실시예를 도 3에 나타낸다.
이들의 바람직한 실시예는 지지프레임(1)과 3개의 내측방향의 바(bars)(2)로 구성되어있다.반도체웨이퍼를 지지하는 지지부(3)는 그 바(2)에 설치되어있다.
또, 그 바는 반도체웨이퍼 서로간의 평행한 간격을 허용하도록 구성되어있다.그 바람직한 평행한 간격은 1~30mm이고, 특히 바람직한 평행한 간격을 10~20mm이다.
도 3의 지지장치는 여러가지의 직경을 가진 웨이퍼를 지지할 수 있도록 한다.
그 지지장치는 외부에서 침입하는 오염을 방지하기 위하여 그 처리체임버내에 고정시키는 것이 바람직하다.
본 발명에 의해 처리체임버내에서 상방과 하방의 열원을 사용하여 반도체웨이퍼를 열처리하는 방법에서 평행하게 간격을 두어 중첩시켜 설치하고 기하학적 치수와 열적재료특성에 대하여 동일한 최소 2개의 웨이퍼를 열처리 할 수 있고, 열원으로는 상방과 하방의 열원에 대향하는 반도체웨이퍼의 표면을 가열하는 램프를 사용할 수 있으며, 서로 대향하는 반도체웨이퍼의 표면은 다른 반도체웨이퍼의 방사에너지의 반사와 방출에 의해 가열시킬 수 있고, 그 반도체웨이퍼의 간격은 1-30㎜로 하는 것이 효과적이다.

Claims (5)

  1. 처리체임버(process chamber)내에서 기하학적 치수(geometrical dimensions)와 열적재료특성(thermal material properties)이 동일한 최소 2개의 반도체웨이퍼를 평행하게 간격을 두어 중첩시켜 설치하고, 동시에 열처리하는 그 처리체임버내에서 상방열원과 하방열원을 사용하여 최소 2개의 반도체웨이퍼를 동시에 열처리 하는 반도체웨이퍼의 열처리방법에 있어서,
    그 열원은 그 상방과 하방의 열원에 대향하는 반도체웨이퍼의 표면을 가열하는 램프(lamps)이고, 서로 대향하는 그 반도체웨이퍼의 표면은 각각의 경우 다른 반도체웨이퍼로 부터의 방사에너지의 반사 및 방출에 의해 가열됨을 특징으로 하는 열처리방법.
  2. 제1항에 있어서,
    그 반도체웨이퍼는 1~30mm로 간격을 둠을 특징으로 하는 열처리방법.
  3. 삭제
  4. 삭제
  5. 삭제
KR10-1999-0035416A 1998-08-27 1999-08-25 반도체 웨이퍼의 열처리 방법 및 그 열처리 지지 장치 KR100370857B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19839092A DE19839092A1 (de) 1998-08-27 1998-08-27 Verfahren und Vorrichtung für die Wärmebehandlung von Halbleiterplatten
DE19839092.0 1998-08-27

Publications (2)

Publication Number Publication Date
KR20000017532A KR20000017532A (ko) 2000-03-25
KR100370857B1 true KR100370857B1 (ko) 2003-02-05

Family

ID=7878969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0035416A KR100370857B1 (ko) 1998-08-27 1999-08-25 반도체 웨이퍼의 열처리 방법 및 그 열처리 지지 장치

Country Status (6)

Country Link
US (1) US20020008098A1 (ko)
EP (1) EP0982761A1 (ko)
JP (1) JP3754846B2 (ko)
KR (1) KR100370857B1 (ko)
DE (1) DE19839092A1 (ko)
TW (1) TW417209B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6599818B2 (en) * 2000-10-10 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method
DE10127889A1 (de) * 2001-06-08 2002-12-19 Infineon Technologies Ag Verfahren zum Umschmelzen von auf Verbindungsstellen aufgebrachtem Lotmaterial

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0217633A (ja) * 1988-07-05 1990-01-22 Nec Corp 縦型ウェハーボート
JPH1064921A (ja) * 1996-08-21 1998-03-06 Kokusai Electric Co Ltd 半導体製造装置の基板加熱装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6079729A (ja) * 1983-10-07 1985-05-07 Hitachi Ltd ウエハ酸化方式
GB8421568D0 (en) * 1984-08-24 1984-09-26 Plastex Bradford Ltd Pinned insert
JPH02102523A (ja) * 1988-10-11 1990-04-16 Nec Corp ウェハーボート
JPH0653301A (ja) * 1992-07-29 1994-02-25 Dainippon Screen Mfg Co Ltd 半導体ウエハのbt処理装置
JP3250628B2 (ja) * 1992-12-17 2002-01-28 東芝セラミックス株式会社 縦型半導体熱処理用治具
JPH07230965A (ja) * 1994-02-16 1995-08-29 Dainippon Screen Mfg Co Ltd 熱処理装置
JPH08167577A (ja) * 1994-12-09 1996-06-25 Kokusai Electric Co Ltd 半導体成膜装置
JPH09139352A (ja) * 1995-11-15 1997-05-27 Nec Corp 縦型炉用ウェーハボート

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0217633A (ja) * 1988-07-05 1990-01-22 Nec Corp 縦型ウェハーボート
JPH1064921A (ja) * 1996-08-21 1998-03-06 Kokusai Electric Co Ltd 半導体製造装置の基板加熱装置

Also Published As

Publication number Publication date
KR20000017532A (ko) 2000-03-25
DE19839092A1 (de) 2000-03-09
JP3754846B2 (ja) 2006-03-15
JP2000077348A (ja) 2000-03-14
TW417209B (en) 2001-01-01
US20020008098A1 (en) 2002-01-24
EP0982761A1 (de) 2000-03-01

Similar Documents

Publication Publication Date Title
US5938850A (en) Single wafer heat treatment apparatus
JPS5959876A (ja) 光照射炉の運転方法
KR20110005906A (ko) 고비중 급속 열 처리 장치 및 방법
US6051512A (en) Apparatus and method for rapid thermal processing (RTP) of a plurality of semiconductor wafers
EP0872878A1 (en) Heat-treating apparatus
US5751896A (en) Method and apparatus to compensate for non-uniform film growth during chemical vapor deposition
JPH0845863A (ja) 半導体基板の枚葉式熱処理装置
JPH09237789A (ja) 遮蔽体および熱処理装置および熱処理方法
US5626680A (en) Thermal processing apparatus and process
KR20030096732A (ko) 반도체소자 제조용 화학기상증착장치의 쿨링 스테이지
KR100370857B1 (ko) 반도체 웨이퍼의 열처리 방법 및 그 열처리 지지 장치
KR101334817B1 (ko) 히터블록 및 기판처리장치
KR0134035B1 (ko) 열처리 장치
TW515117B (en) Method of manufacturing semiconductor wafer
KR100784471B1 (ko) 반도체 기판 열처리용 장치 및 방법
US6759624B2 (en) Method and apparatus for heating a semiconductor wafer plasma reactor vacuum chamber
KR100239405B1 (ko) 반도체 제조장치
WO1985002417A1 (en) Method and apparatus for chemical vapor deposition
JPH0729843A (ja) 熱処理装置
JP3497317B2 (ja) 半導体熱処理方法およびそれに用いる装置
JP2004228462A (ja) ウエーハの熱処理方法及び熱処理装置
JP3084232B2 (ja) 縦型加熱処理装置
JP3510329B2 (ja) 熱処理装置
JPH01152718A (ja) 半導体製造装置
JPS6032317A (ja) 半導体ウエハの熱処理方法および熱処理装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120117

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee