KR100370116B1 - 반도체 패키지 및 그 제조방법 - Google Patents
반도체 패키지 및 그 제조방법 Download PDFInfo
- Publication number
- KR100370116B1 KR100370116B1 KR10-2001-0002159A KR20010002159A KR100370116B1 KR 100370116 B1 KR100370116 B1 KR 100370116B1 KR 20010002159 A KR20010002159 A KR 20010002159A KR 100370116 B1 KR100370116 B1 KR 100370116B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- chip
- image pickup
- state image
- via hole
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 100
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 84
- 239000002184 metal Substances 0.000 claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 239000007787 solid Substances 0.000 claims abstract description 28
- 239000011521 glass Substances 0.000 claims abstract description 23
- 239000000853 adhesive Substances 0.000 claims abstract description 19
- 230000001070 adhesive effect Effects 0.000 claims abstract description 19
- 238000003384 imaging method Methods 0.000 claims abstract description 12
- 229910000679 solder Inorganic materials 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- 239000004593 Epoxy Substances 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims description 2
- 238000004904 shortening Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 15
- 239000010408 film Substances 0.000 description 5
- 239000008393 encapsulating agent Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
Claims (7)
- 본딩패드부를 관통하여 비어홀(via hole)이 형성됨과 함께 상기 비어홀에는 연결메탈이 구비되는 고체촬상소자용 칩과;상기 고체촬상소자용 칩이 장착되는 기판과;상기 고체촬상소자용 칩과 상기 기판을 전기적으로 연결시키는 접속수단과;상기 고체촬상소자용 칩의 둘레를 따라 도포되는 접착제와;상기 고체촬상소자용 칩의 상부에 구비되는 투명한 글라스와;상기 기판의 하면에 구비되어 외부장치와 연결되는 외부단자부를 포함하여 이루어지는 반도체 패키지.
- 제1항에 있어서,상기 접속수단은 이방성 전도성 필름(anisotropic conductive film:ACF) 또는 이방성 전도성 페이스트(anisotropic conductive paste:ACP)인 것을 특징으로 하는 반도체 패키지.
- 제1항에 있어서,상기 접속수단은 전도성 에폭시 또는 솔더 페이스트이며, 상기 접속수단 주위에는 비전도성 필름(non conductive film:NCF) 또는 비전도성 페이스트(non conductive paste:NCP)가 더 구비되는 것을 특징으로 하는 반도체 패키지.
- 본딩패드부를 관통하여 비어홀이 형성됨과 함께 상기 비어홀에는 연결메탈이 구비되는 고체촬상소자용 칩과;상기 고체촬상소자용 칩이 장착되는 기판와;상기 고체촬상소자용 칩과 상기 기판을 전기적으로 연결시키는 접속수단과;상기 기판의 끝단부 둘레를 따라 구비되는 지지대와;상기 지지대에 도포되는 접착제와;상기 지지대의 상부에 구비되는 투명한 글라스와;상기 기판의 하면에 구비되어 외부장치와 연결되는 외부단자부를 포함하여 이루어지는 반도체 패키지.
- 기판의 상면에 반도체 칩과의 전기적인 연결을 위한 접속수단을 구비하는 단계와;본딩패드부를 관통하여 비어홀이 형성됨과 함께 상기 비어홀에는 연결메탈이 구비되는 고체촬상소자용 칩이 다수개 형성되는 웨이퍼를 상기 기판에 장착하는 단계와;상기 웨이퍼의 각 고체촬상소자용 칩의 둘레를 따라 접착제를 도포하는 단계와;상기 웨이퍼에 투명한 글라스를 결합하는 단계와;상기 기판의 하면에 외부장치와 연결되는 외부단자부를 구비하는 단계와;상기 웨이퍼의 각 고체촬상소자용 칩을 소잉하여 개별화하는 단계를 포함하는 반도체 패키지의 제조방법.
- 기판의 상면에 반도체 칩과의 전기적인 연결을 위한 접속수단을 구비하는 단계와;본딩패드부를 관통하여 비어홀이 형성됨과 함께 상기 비어홀에는 연결메탈이 구비되는 고체촬상소자용 칩을 상기 기판에 장착하는 단계와;상기 고체촬상소자용 칩의 둘레를 따라 접착제를 도포하는 단계와;상기 고체촬상소자용 칩에 투명한 글라스를 결합하는 단계와;상기 기판의 하면에 외부장치와 연결되는 외부단자부를 구비하는 단계를 포함하는 반도체 패키지의 제조방법.
- 기판의 상면에 반도체 칩과의 전기적인 연결을 위한 접속수단을 구비하는 단계와;본딩패드부를 관통하여 비어홀이 형성됨과 함께 상기 비어홀에는 연결메탈이 구비되는 고체촬상소자용 칩을 상기 기판에 장착하는 단계와;상기 기판의 끝단부 둘레를 따라 지지대를 구비하는 단계와;상기 지지대에 접착제를 도포하는 단계와;상기 지지대에 투명한 글라스를 결합하는 단계와;상기 기판의 하면에 외부장치와 연결되는 외부단자부를 구비하는 단계를 포함하는 반도체 패키지의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0002159A KR100370116B1 (ko) | 2001-01-15 | 2001-01-15 | 반도체 패키지 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0002159A KR100370116B1 (ko) | 2001-01-15 | 2001-01-15 | 반도체 패키지 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020061221A KR20020061221A (ko) | 2002-07-24 |
KR100370116B1 true KR100370116B1 (ko) | 2003-01-30 |
Family
ID=27691700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0002159A KR100370116B1 (ko) | 2001-01-15 | 2001-01-15 | 반도체 패키지 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100370116B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101374144B1 (ko) * | 2012-01-25 | 2014-03-18 | 앰코 테크놀로지 코리아 주식회사 | 워피지 방지 구조를 갖는 반도체 장치 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100687069B1 (ko) | 2005-01-07 | 2007-02-27 | 삼성전자주식회사 | 보호판이 부착된 이미지 센서 칩과 그의 제조 방법 |
KR100616670B1 (ko) * | 2005-02-01 | 2006-08-28 | 삼성전기주식회사 | 웨이퍼 레벨의 이미지 센서 모듈 및 그 제조방법 |
JP2007012995A (ja) * | 2005-07-01 | 2007-01-18 | Toshiba Corp | 超小型カメラモジュール及びその製造方法 |
KR100809718B1 (ko) * | 2007-01-15 | 2008-03-06 | 삼성전자주식회사 | 이종 칩들을 갖는 적층형 반도체 칩 패키지 및 그 제조방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1041425A (ja) * | 1996-07-18 | 1998-02-13 | Nec Corp | 半導体パッケージとその製造方法 |
KR19990020380A (ko) * | 1997-08-30 | 1999-03-25 | 김영환 | 이미지 센싱 패캐이지 |
KR19990057564A (ko) * | 1997-12-30 | 1999-07-15 | 구본준 | 칩단위 패키지 및 그의 제조방법 |
US6011301A (en) * | 1998-06-09 | 2000-01-04 | Stmicroelectronics, Inc. | Stress reduction for flip chip package |
JP2000277683A (ja) * | 1999-01-18 | 2000-10-06 | Toshiba Corp | 半導体装置、及び半導体装置の実装方法 |
-
2001
- 2001-01-15 KR KR10-2001-0002159A patent/KR100370116B1/ko active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1041425A (ja) * | 1996-07-18 | 1998-02-13 | Nec Corp | 半導体パッケージとその製造方法 |
KR19990020380A (ko) * | 1997-08-30 | 1999-03-25 | 김영환 | 이미지 센싱 패캐이지 |
KR19990057564A (ko) * | 1997-12-30 | 1999-07-15 | 구본준 | 칩단위 패키지 및 그의 제조방법 |
US6011301A (en) * | 1998-06-09 | 2000-01-04 | Stmicroelectronics, Inc. | Stress reduction for flip chip package |
JP2000277683A (ja) * | 1999-01-18 | 2000-10-06 | Toshiba Corp | 半導体装置、及び半導体装置の実装方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101374144B1 (ko) * | 2012-01-25 | 2014-03-18 | 앰코 테크놀로지 코리아 주식회사 | 워피지 방지 구조를 갖는 반도체 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR20020061221A (ko) | 2002-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11508776B2 (en) | Image sensor semiconductor packages and related methods | |
US7423335B2 (en) | Sensor module package structure and method of the same | |
US7745897B2 (en) | Methods for packaging an image sensor and a packaged image sensor | |
US7282693B2 (en) | Camera module for compact electronic equipments | |
JP2644711B2 (ja) | 金属の回路基板を有するチップスケールのパッケージ | |
US20020163075A1 (en) | Semiconductor package with embedded heat-dissipating device | |
US20040219713A1 (en) | Elimination of RDL using tape base flip chip on flex for die stacking | |
KR20070007151A (ko) | 랜드 그리드 어레이 패키지형 디바이스 및 그 형성 방법 | |
US20060087017A1 (en) | Image sensor package | |
JP2001223326A (ja) | 半導体装置 | |
JP2001185657A (ja) | 半導体パッケージ及びその製造方法 | |
KR100664316B1 (ko) | 이미지 센서 패키지, 고체촬상장치 및 그 제조방법 | |
KR100370116B1 (ko) | 반도체 패키지 및 그 제조방법 | |
KR20040060124A (ko) | 플립-칩 세라믹 패키징 방법 | |
US6710434B1 (en) | Window-type semiconductor package and fabrication method thereof | |
KR100377471B1 (ko) | 반도체패키지 및 그 제조방법 | |
KR100526191B1 (ko) | 고체 촬상용 반도체 장치 | |
KR20050018381A (ko) | 고체 촬상용 반도체 장치 및 그 제조방법 | |
KR100388290B1 (ko) | 반도체패키지 및 그 제조방법 | |
JP2002261192A (ja) | ウエハレベルcsp | |
KR100370117B1 (ko) | 반도체 패키지 및 그 제조방법 | |
KR100359790B1 (ko) | 반도체 패키지 및 그 제조방법 | |
KR20080062565A (ko) | 플립 칩 패키지 | |
KR20040060123A (ko) | 반도체 소자 패키징 방법 | |
US20020135059A1 (en) | Chip packaging structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130108 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20140106 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20150106 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20160105 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20170110 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20180108 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20190108 Year of fee payment: 17 |
|
FPAY | Annual fee payment |
Payment date: 20200113 Year of fee payment: 18 |