KR100363674B1 - 플라즈마 디스플레이 패널의 고속 구동장치 및 방법 - Google Patents
플라즈마 디스플레이 패널의 고속 구동장치 및 방법 Download PDFInfo
- Publication number
- KR100363674B1 KR100363674B1 KR1020000020785A KR20000020785A KR100363674B1 KR 100363674 B1 KR100363674 B1 KR 100363674B1 KR 1020000020785 A KR1020000020785 A KR 1020000020785A KR 20000020785 A KR20000020785 A KR 20000020785A KR 100363674 B1 KR100363674 B1 KR 100363674B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- address
- discharge
- scan
- sustain
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/28—Auxiliary electrodes, e.g. priming electrodes or trigger electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/24—Sustain electrodes or scan electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
본 발명은 전극 수를 줄임과 아울러 고속 구동에 적합하도록 한 플라즈마 디스플레이 패널에 관한 것이다.
본 발명에 따른 플라즈마 디스플레이 패널은 방전셀들에 공통으로 연결되며 방전셀을 선택하기 전에 서스테인전극쌍 중 어느 하나와 함께 보조방전을 일으키기 위한 공통프라이밍전극과, 공통프라이밍전극과 서스테인전극쌍 중 어느 하나 사이의 방전공간에서 발생된 가시광을 차단하기 위한 가시광차단층을 구비한다.
본 발명에 따른 플라즈마 디스플레이 패널은 보조방전을 일으키기 위한 보조전극쌍이 설치되는 종래의 플라즈마 디스플레이 패널에 대비하여 전극 수를 줄임과 아울러 고속 구동할 수 있게 되므로 고해상도 패널에 적합하게 된다.
Description
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 전극 수를 줄임과 아울러 고속 구동에 적합하도록 한 플라즈마 디스플레이 패널에 관한 것이다. 또한, 본 발명은 플라즈마 디스플레이 패널을 고속 구동하도록 한 구동장치 및 방법에 관한 것이다.
최근, 평판 디스플레이 장치로서 대형패널의 제작이 용이한 플라즈마 디스플레이 패널(이하 "PDP"라 함)이 주목받고 있다. PDP로는 도 1에 도시된 바와 같이 3전극을 구비하고 교류전압에 의해 구동되는 3전극 교류 면방전형 PDP가 대표적이다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사/서스테인전극(30Y) 및 공통서스테인전극(30Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다. 주사/서스테인전극(30Y)과 공통서스테인전극(30Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(13Y,13Z)을 포함한다. 투명전극(12Y,12Z)은 통상 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. 주사/서스테인전극(30Y)과 공통서스테인전극(30Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(20X)은 주사/서스테인전극(30Y) 및 공통서스테인전극(30Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전셀의 방전공간에는 방전을 위한 He+Xe 또는 Ne+Xe 등의 불활성 혼합가스가 주입된다.
이러한 3전극 교류 면방전형 PDP는 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋 기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들로 나누어지게 된다. 아울러, 8개의 서브 필드들 각각은 어드레스 기간과 서스테인 기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋기간 및 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 화상의 계조를 구현할 수 있게 된다.
이와 같은 PDP의 구동방법은 어드레스 기간에 어드레스 방전에 의해 선택되는 방전셀의 발광여부에 따라 선택적 쓰기(Selective writing) 방식과 선택적 소거(Selective erasing) 방식으로 대별된다.
선택적 쓰기방식은 데이터 펄스와 스캔펄스를 동시에 공급하여 어드레스 방전을 일으키기 전에 전체 방전셀(1)을 동일한 방전 조건으로 만들어 주기 위하여 리셋 기간에 아주 큰 전압레벨을 가지는 리셋펄스를 전체 방전셀에 공급하여 리셋방전을 일으키게 된다. 이 때, 방전셀들 내에 생성된 공간전하의 디케이타임(Decay time)은 실험적으로 밝혀진 바에 의하면 30∼40μs를 넘지 못하므로 어드레스 방전에 크게 기여하지 못한다. 따라서, 선택적 쓰기 방식에서는 어드레스 방전이 짧은 시간 내에 균일하게 일어나지 못하기 때문에 각 주사라인을 주사하기 위한 스캔펄스의 펄스폭이 3μs 이상되어야 한다. 이렇게 주사시간이 길기 때문에 선택적 쓰기 방식은 주사라인이 많아지게 되는 고해상도에서 서스테인 기간에 할당될 수 있는 시간이 부족하거나 없게 된다.
이에 반하여, 선택적 소거방식에서는 어드레스 방전을 일으키기 전에 모든 주사라인의 방전셀들에 대하여 라이팅방전을 일으키게 된다. 따라서, 방전셀 내부에는 많은 양의 벽전하가 축적되므로 짧은 어드레스 펄스에 의해서도 어드레스 방전이 일어날 수 있게 된다. 실제로, 선택적 소거방식에 있어서, 어드레스 방전을 일으키기 위한 데이터펄스와 스캔펄스는 1μs 정도에 불과하다. 그러나 선택적 소거 방식은 매 서브필드의 어드레스 기간 전에 전체 주사라인의 방전셀들에 대한 라이팅방전을 일으켜야 되므로 비표시기간에도 수차례의 발광이 일어나는 단점이 있다. 이는 화상의 블랙레벨을 높임으로써 콘트라스트를 저해하는 원인으로 지적되고 있다.
본원 출원인은 기출원된 한국특허출원 "99-42121"호를 통하여 고속으로 구동됨과 아울러 콘트라스트를 최소화시킬 수 있는 PDP를 제안한 바 있다. 이와 같은 PDP에는 방전셀(44) 내에 표시방전셀(43)과 보조방전셀(42)이 마련된다. 보조방전셀들(41)은 표시방전셀들(43) 사이에 배치된다. 보조방전셀들(41)에는 블랙매트릭스(42)가 형성된된다. 이 보조방전셀들(41)에는 주사/서스테인전극라인(YN-1,YN)에접속된 보조주사전극라인들(AYN,AYN+1)과, 공통서스테인전극라인들(Z)과 보조주사전극라인들(AYN,AYN+1) 사이에 배치된 공통보조전극라인들(AZ)을 포함한다. 보조주사전극라인들(AYN,AYN+1)과 공통보조전극라인들(AZ)은 리셋기간에 리셋방전을 일으키게 되며, 어드레스기간에 이전 주사라인의 어드레스방전과 함께 보조방전셀들(41) 내에서 보조방전을 일으킴으로써 다음 주사라인의 표시방전셀들(43)에 공간전하를 공급하게 된다. 이렇게 이전 주사라인에 포함된 보조방전셀들(41)로부터 공간전하가 미리 공급되므로 표시방전셀들(1) 내에 충분한 공간전하가 마련되므로 어드레스 방전시 스캔펄스와 데이터펄스의 펄스폭을 1μs 이하로 줄일 수 있게 된다. 또한, 리셋방전과 어드레스 기간에서의 보조방전에 의해서 보조방전셀들(41) 내에 발생된 가시광이 블랙매트릭스(42)에 의해 흡수되므로 콘트라스트를 높일 수 있게 된다.
그러나 기출원된 PDP는 각 주사라인마다 상부기판(10) 상에 4 개의 전극라인들이 형성되어야 하므로 방전셀(44)이 커질 수밖에 없다. 이에 따라, 방전셀의 크기가 작아지고 방전셀들간의 피치(Pitch)가 좁아지는 고해상도의 패널에서는 방전셀 내에 4 개의 전극라인을 형성할 수 있는 공간이 제약받게 된다. 즉, 상부기판(10)에만 4 개의 전극라인들이 형성되어야 하므로 고해상도 패널에서는 전극이 형성되는 공간이 부족하게 된다.
따라서, 본 발명의 목적은 전극 수를 줄임과 아울러 고속 구동에 적합하도록한 PDP을 제공하는데 있다.
본 발명의 다른 목적은 고속 구동에 적합하도록 한 PDP의 구동장치 및 방법을 제공함에 있다.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.
도 2는 종래의 다른 플라즈마 디스플레이 패널의 전극구조를 나타내는 평면도.
도 3은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널 및 그 구동부들을 나타내는 도면.
도 4는 도 3에 도시된 플라즈마 디스플레이 패널의 전극구조를 상세히 나타내는 평면도.
도 5는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형도.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 상부기판 12Y,12Z : 투명전극
13Y,13Z : 금속버스전극 14,22 : 유전체층
16 : 보호막 18 : 하부기판
20X : 어드레스전극 24 : 격벽
26 : 형광체 30Y : 주사/서스테인전극
30Z : 공통서스테인전극 41 : 보조방전셀
42,62 : 블랙매트릭스 43 : 표시방전셀
44,51 : 방전셀 52 : 주사/서스테인 구동부
54 : 공통 서스테인 구동부 56A,56B : 어드레스 구동부
상기 목적들을 달성하기 위하여, 본 발명에 따른 PDP는 방전셀들에 공통으로 연결되며 방전셀을 선택하기 전에 서스테인전극쌍 중 어느 하나와 함께 보조방전을 일으키기 위한 공통프라이밍전극과, 공통프라이밍전극과 서스테인전극쌍 중 어느 하나 사이의 방전공간에서 발생된 가시광을 차단하기 위한 가시광차단층을 구비한다.
본 발명에 따른 PDP의 구동장치는 데이터가 공급되는 어드레스전극, 어드레스전극과 교차되는 서스테인전극쌍 및 방전셀들에 공통으로 연결된 공통프라이밍전극이 형성된 표시패널과; 어드레스기간 동안 공통프라이밍전극에 소정 레벨의 직류전압을 공급하기 위한 프라이밍전극 구동부와; 프라이밍전극 상의 전압레벨이 소정레벨을 유지하는 기간 동안 상기 서스테인전극쌍 중 어느 하나에 직류전압과 반대극성의 스캔펄스를 공급하기 위한 주사구동부와, 서스테인전극쌍 중 어느 하나에 스캔펄스가 공급되는 동안 어드레스전극에 스캔펄스와 반대극성의 데이터펄스를 공급하기 위한 어드레스 구동부를 구비한다.
본 발명에 따른 PDP의 구동방법은 어드레스기간 동안 방전셀들에 공통으로 연결된 공통프라이밍전극에 소정 레벨의 직류전압을 공급하는 단계와, 공통프라이밍전극 상의 전압레벨이 소정레벨을 유지하는 기간 동안 서스테인전극쌍 중 어느 하나에 직류전압과 반대극성의 스캔펄스를 공급하는 단계와, 서스테인전극쌍 중 어느 하나에 스캔펄스가 공급되는 동안 어드레스전극에 스캔펄스와 반대극성의 데이터펄스를 공급하는 단계를 포함한다.
상기 목적들 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 3 내지 도 5를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 3을 참조하면, 본 발명에 따른 PDP는 공통 프라이밍전극(Pcom), 어드레스전극라인들(X1내지Xn), 주사/서스테인 전극라인들(Y1내지Ym) 및 공통 서스테인 전극라인(Z)의 교차부에 매트릭스 형태로 배치된 m×n 개의 방전셀들(51)을 구비한다. 공통 프라이밍 전극라인(Pcom)은 인접한 주사라인들에 포함된 공통 서스테인 전극라인(Z)과 주사/서스테인 전극라인(Y1내지Ym) 사이에 형성된다. 이 공통 프라이밍 전극라인(Pcom)은 주사/서스테인 전극라인(Y1내지Ym)과 함께 보조방전을 일으키게 된다. 보조방전에 의해 생성된 공간전하는 어드레스 방전시 방전셀들(51) 내의 내부전압을 높임으로써 어드레스 방전시 외부에서 공급되는 외부전압(데이터펄스 및 스캔펄스)의 전압레벨을 낮추게 된다. 공통 프라이밍 전극라인(Pcom)과 주사/서스테인 전극라인(Y1내지Ym) 사이의 보조방전공간에는 도 4와 같이 블랙매트릭스(62)가 형성된다. 블랙매트릭스(62)는 보조방전에 의해 발생된 가시광을 흡수하는 역할을 한다. 어드레스 전극라인들(X1내지Xn)은 기수 번째와 우수 번째로 나뉘어 제1 및 제2 어드레스 구동부(56A,56B)로부터 데이터펄스가 공급된다. 주사/서스테인 전극라인(Y1내지Ym)은 공통 프라이밍 전극라인(Pcom)과의 보조방전과 어드레스 전극라인들(X1내지Xn)과의 어드레스방전을 일으키게 된다. 이를 위하여, 주사/서스테인 전극라인들(Y1내지Ym)에는 주사/서스테인 구동부(52)로부터 스캔펄스가 순차적으로 공급된다. 그리고 주사/서스테인 전극라인들(Y1내지Ym)은 주사/서스테인 구동부(52)로부터의 서스테인펄스에 따라 공통 서스테인 전극라인(Z)과 함께 서스테인 방전을 일으키게 된다. 공통 서스테인 전극라인(Z)은 주사/서스테인 전극라인들(Y1내지Ym)에 공급되는 서스테인 펄스와 교번되는 서스테인 펄스가 공통 서스테인 구동부(54)로부터 공급된다.
도 5는 본 발명에 따른 PDP의 고속 구동방법을 설명하기 위한 구동 파형도이다.
도 5를 참조하면, 공통 프라이밍 전극라인(Pcom)에는 어드레스기간에 소정 레벨의 직류전압이 공급된다. 주사/서스테인 전극라인들(Y1내지Ym-1N-1)에는 어드레스기간에 스캔펄스가 공급되며, 서스테인기간에 서스테인 펄스가 공급된다.
먼저, 리셋기간의 a시점에 공통 프라이밍 전극라인(Pcom)에 리셋펄스(RSTP)가 공급된다. 그러면 공통 프라이밍 전극라인(Pcom)과 주사/서스테인 전극라인(Y1내지Ym) 사이의 전압차에 의해 모든 주사라인에 포함된 방전셀들(51)이 리셋방전된다. 이 때, 공통 프라이밍 전극라인(Pcom)과 주사/서스테인 전극라인(Y1내지Ym) 사이의 방전공간에서 발생된 가시광은 블랙매트릭스(62)에 의해 흡수된다. 이어서, b시점에는 주사/서스테인 전극라인(Y1내지Ym)에 안정화펄스(STP)가 공급된다. 안정화펄스(STP)에 의해 방전셀들(51)에 미소방전이 일어나면서 벽전하 및 공간전하가 형성된다. c 시점에는 주사/서스테인 전극라인(Y1내지Ym)에 정극성의 램프파(RAMP)가 공급됨과 동시에, 공통 프라이밍 전극라인(Pcom)에 부극성의 램프파(-RAMP)가 공급된다. 이 램프파(RAMP,-RAMP)에 의해 주사/서스테인 전극라인(Y1내지Ym)과 공통 프라이밍 전극라인(Pcom) 사이의 방전공간에 벽전하 및 공간전하가 일정량 축적된다. 이렇게 안정화펄스(STP)와 램프파(RAMP,-RAMP)가 공통 프라이밍 전극라인(Pcom)과 주사/서스테인 전극라인(Y1내지Ym)에 공급되면 모든 방전셀들(51)에 균일한 양의 벽전하와 공간전하가 축적되어 어드레스 기간에서의보조방전이 용이하게 된다.
어드레스기간이 시작되는 d 시점에서, 공통 프라이밍 전극라인(Pcom)에 소정 레벨의 직류전압(DC)이 공급되기 시작함과 동시에 제1 주사/서스테인 전극라인(Y1)에 부극성의 스캔펄스(-SCP1)가 공급된다. 이 때, 공통 프라이밍 전극라인(Pcom)과 제1 주사/서스테인 전극라인(Y1)의 전압차에 의해 이들 전극들(Pcom,Y1) 간에 보조방전이 일어난다. 이 보조방전에 의해 제1 주사라인에 포함된 모든 방전셀들(51) 내에 벽전하와 공간전하가 생성된다. 이어서, 제1 주사/서스테인 전극라인(Y1) 상의 전압이 부극성의 스캔펄스(-SCP) 레벨을 유지하는 e 시점에 어드레스 전극라인(X1내지Xn)에 데이터펄스(DP)가 공급된다. 이 때, 보조방전에 의해 발생된 벽전하 및 공간전하에 의한 방전셀(51)의 내부전압과 외부에서 공급되는 데이터펄스(DP) 및 스캔펄스(-SCP1)에 의해 어드레스 방전이 일어남으로써 방전셀(51)이 선택된다. 이렇게 보조방전에 의해 생성된 벽전하 및 공간전하에 의해 제1 주사라인의 주사시간이 1μs 이하로 줄어들게 된다. 즉, 보조방전은 어드레스 방전에 대한 프라이밍 효과를 제공하게 된다. 이어서, f 시점에 제2 주사/서스테인 전극라인(Y2)에 부극성의 스캔펄스(-SCP)가 공급됨과 동시에 어드레스 전극라인(X1내지Xn) 상의 전압은 그라운드 레벨로 변하게 된다. 이에 따라, 공통 프라이밍 전극라인(Pcom)과 제2 주사/서스테인 전극라인(Y2)의 전압차에 의해 이들 전극들(Pcom,Y2) 간에 보조방전이 일어난다. 제2 주사/서스테인 전극라인(Y2) 상의 전압이 부극성의 스캔펄스(-SCP2) 레벨을 유지하는 g 시점에 어드레스 전극라인(X1내지Xn)에 데이터펄스(DP)가 공급되어 어드레스 방전이 일어난다. 이와 같이 데이터 비인가기간 동안 공통 프라이밍 전극라인(Pcom)과 주사/서스테인 전극라인들(Y1내지Ym) 사이의 전압차에 의해 일어나는 보조방전을 이용하여 모든 주사라인에 대하여 순차적으로 어드레스 방전을 일으키게 된다. 주사/서스테인 전극라인들(Y1내지Ym)에 순차적으로 공급되는 스캔펄스(-SCP1내지-SCPm)는 보조방전과 어드레스 방전시 주사/서스테인 전극라인들(Y1내지Ym) 상의 전압을 부극성의 소정레벨로 유지하기 위해 데이터펄스(DP)보다 큰 펄스폭을 가진다. 따라서, 보조방전을 이용하여 데이터펄스가 공급되는 기간에 어드레스 방전이 일어나게 되므로 스캔펄스(-SCP내지-SCPm)의 펄스폭보다 짧은 기간에 한 주사라인에 대한 스캐닝이 완료된다.
서스테인 기간에는 공통 프라이밍 전극라인(Pcom) 상의 전압이 그라운드레벨(GND)을 유지하게 된다. 이 서스테인 기간에 주사/서스테인전극라인들(Y1내지Ym)과 공통서스테인전극라인(Z)에 서스테인펄스(SUSP)가 공급된다. 그러면 어드레스 방전에 의해 선택된 방전셀들(51)은 주사/서스테인전극라인(Y1내지Ym)과 공통서스테인전극라인(Z)에 교번적으로 공급되는 서스테인펄스(SUSP)에 의해 서스테인 방전이 일어나게 된다. 서스테인 기간이 완료되는 시점에 공통 서스테인 전극라인(Z)에 소거펄스(EP)가 공급되어 서스테인 방전이 소거된다.
한편, 공통 프라이밍 전극라인(Pcom)은 집적회로(Integrated Circuit : IC)에 의해 구동되지 않고 직류전압을 절환하기 위한 스위치소자만으로 구동될 수 있다.
상술한 바와 같이, 본 발명에 따른 PDP는 어드레스 방전에 앞서 어드레스 방전을 용이하게 하기 위한 보조방전을 일으키기 위하여 공통 프라이밍 전극라인을 방전셀 내에 설치하고 보조방전을 이용하여 어드레스기간을 줄이게 된다. 이에 따라, 본 발명에 따른 PDP는 보조방전을 일으키기 위한 보조전극쌍이 설치되는 종래의 PDP에 대비하여 전극 수를 줄임과 아울러 고속 구동할 수 있게 되므로 고해상도 패널에 적합하게 된다. 본 발명에 따른 PDP의 구동장치 및 방법은 어드레스 방전에 앞서 방전셀 내에 벽전하와 공간전하를 축적하여 어드레스 방전에 대한 프라이밍 효과를 제공함으로써 어드레스 기간을 줄임으로써 PDP를 고속 구동할 수 있게 된다. 나아가, 본 발명에 따른 PDP의 구동장치 및 방법은 보조방전 공간 상에 블랙매트릭스를 설치하여 보조공간에서 발생되는 가시광을 차단함으로써 비표시 기간에 일어나는 발광에 의한 콘트라스트 저해를 방지할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.
Claims (13)
- 데이터가 공급되는 어드레스전극 및 상기 어드레스전극과 교차되는 서스테인전극쌍의 교차부에 방전셀들이 매트릭스 형태로 배치되는 플라즈마 디스플레이 패널에 있어서,상기 방전셀들에 공통으로 연결되며 상기 방전셀을 선택하기 전에 상기 서스테인전극쌍 중 어느 하나와 함께 보조방전을 일으키기 위한 공통프라이밍전극과,상기 공통프라이밍전극과 상기 서스테인전극쌍 중 어느 하나 사이의 방전공간에서 발생된 가시광을 차단하기 위한 가시광차단층을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
- 제 1 항에 있어서,상기 공통프라이밍전극은 상기 서스테인전극쌍 중 스캔펄스가 공급되는 주사/서스테인전극과 함께 상기 보조방전을 일으키는 것을 특징으로 하는 플라즈마 디스플레이 패널.
- 방전셀들을 초기화하기 위한 리셋기간, 상기 방전셀들을 선택하기 위한 어드레스기간 및 상기 선택된 방전셀들을 표시하기 위한 서스테인기간으로 나누어 플라즈마 디스플레이 패널을 구동시키는 장치에 있어서,데이터가 공급되는 어드레스전극, 상기 어드레스전극과 교차되는 서스테인전극쌍 및 상기 방전셀들에 공통으로 연결된 공통프라이밍전극이 형성된 표시패널과;상기 어드레스기간 동안 상기 공통프라이밍전극에 소정 레벨의 직류전압을 공급하기 위한 프라이밍전극 구동부와;상기 프라이밍전극 상의 전압레벨이 상기 소정레벨을 유지하는 기간 동안 상기 서스테인전극쌍 중 어느 하나에 상기 직류전압과 반대극성의 스캔펄스를 공급하기 위한 주사구동부와,상기 서스테인전극쌍 중 어느 하나에 상기 스캔펄스가 공급되는 동안 상기 어드레스전극에 상기 스캔펄스와 반대극성의 데이터펄스를 공급하기 위한 어드레스 구동부를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
- 제 3 항에 있어서,상기 데이터펄스는 상기 스캔펄스에 대하여 소정 지연값만큼 지연되도록 상기 어드레스전극에 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
- 데이터가 공급되는 어드레스전극, 상기 어드레스전극과 교차되는 서스테인전극쌍 및 상기 서스테인전극쌍의 교차부에 방전셀이 마련된 플라즈마 디스플레이 패널을 상기 방전셀들을 초기화하기 위한 리셋기간, 상기 방전셀들을 선택하기 위한 어드레스기간 및 상기 선택된 방전셀들을 표시하기 위한 서스테인기간으로 나누어 구동시키는 방법에 있어서,상기 어드레스기간 동안 상기 방전셀들에 공통으로 연결된 공통프라이밍전극에 소정 레벨의 직류전압을 공급하는 단계와,상기 공통프라이밍전극 상의 전압레벨이 상기 소정레벨을 유지하는 기간 동안 상기 서스테인전극쌍 중 어느 하나에 상기 직류전압과 반대극성의 스캔펄스를 공급하는 단계와,상기 서스테인전극쌍 중 어느 하나에 상기 스캔펄스가 공급되는 동안 상기 어드레스전극에 상기 스캔펄스와 반대극성의 데이터펄스를 공급하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
- 제 5 항에 있어서,상기 데이터펄스는 상기 스캔펄스에 대하여 소정 지연값만큼 지연되도록 상기 어드레스전극에 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
- 제 5 항에 있어서,상기 데이터펄스들 간에는 데이터 비인가기간이 소정시간 존재하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
- 제 5 항에 있어서,상기 데이터펄스의 펄스폭은 상기 스캔펄스의 그것보다 짧은 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000020785A KR100363674B1 (ko) | 2000-04-19 | 2000-04-19 | 플라즈마 디스플레이 패널의 고속 구동장치 및 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000020785A KR100363674B1 (ko) | 2000-04-19 | 2000-04-19 | 플라즈마 디스플레이 패널의 고속 구동장치 및 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010097042A KR20010097042A (ko) | 2001-11-08 |
KR100363674B1 true KR100363674B1 (ko) | 2002-12-05 |
Family
ID=19665636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000020785A KR100363674B1 (ko) | 2000-04-19 | 2000-04-19 | 플라즈마 디스플레이 패널의 고속 구동장치 및 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100363674B1 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100421493B1 (ko) * | 2001-12-06 | 2004-03-11 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 |
KR100472367B1 (ko) * | 2002-04-04 | 2005-03-08 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 및 그 구동방법 |
KR100472370B1 (ko) * | 2002-07-26 | 2005-02-21 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 및 그 구동방법 |
-
2000
- 2000-04-19 KR KR1020000020785A patent/KR100363674B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20010097042A (ko) | 2001-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100341313B1 (ko) | 플라즈마 디스플레이 패널과 구동장치 및 방법 | |
KR100604275B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
KR100524310B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
EP1484739A2 (en) | Method for driving a three-electrode plasma display panel with application of DC voltage to address electrodes during the sustain period | |
KR100341312B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 및 장치 | |
KR100363674B1 (ko) | 플라즈마 디스플레이 패널의 고속 구동장치 및 방법 | |
KR100330033B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
KR100332058B1 (ko) | 플라즈마 디스플레이 패널의 고속 구동방법 및 장치 | |
KR100662279B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
KR100493614B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
KR100555306B1 (ko) | 플라즈마 디스플레이 패널 | |
KR100433231B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
KR100475158B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
KR100579332B1 (ko) | 플라즈마 디스플레이 패널의 전극구조 | |
KR100488457B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
KR100574368B1 (ko) | 데이터 집적회로 및 이를 이용한 플라즈마 디스플레이패널의 구동장치 | |
KR100452701B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
KR100675323B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
KR20060079025A (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
KR100482349B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 및 장치 | |
KR100612505B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
KR100502341B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
KR100359570B1 (ko) | 플라즈마 디스플레이 패널 | |
KR100480158B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
KR100489278B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
N231 | Notification of change of applicant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20071017 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |