KR100361696B1 - 쇼트키베리어다이오드 및 그 제조방법 - Google Patents

Abstract

본 발명은 쇼트키베리어다이오드 및 그 제조방법을 개시한다. 이에 의하면, 알곤 이온주입공정에 의해 쇼트키정션부가 형성될 부분의 단결정실리콘층을 비정질 실리콘층으로 전환하고, 비정질 실리콘층에 베리어금속층을 접합하여 쇼트키정션부를 형성하고, 베리어금속층 상에 배선용 금속층을 적층한다.

따라서, 쇼트키정션부의 비정질 실리콘층에서는 단결정 실리콘층일 때 다량으로 존재하던 누설전류원이 상당히 감소하므로 순방향전압(V_F)이 낮은 상태에서도 역방향전류(I_R)를 낮아지는 전기적 특성향상이 이루어진다.

Description

쇼트키베리어다이오드 및 그 제조방법 {Schottky Barrier Diode and its manufacturing method}

본 발명은 쇼트키베리어다이오드(Schottky Barrier Diode)에 관한 것으로, 보다 상세하게는 쇼트키정션부에서의 누설전류원을 줄여서 소자의 전기적 특성을 향상시키도록 한 쇼트키베리어다이오드 및 그 제조방법에 관한 것이다.

일반적으로 쇼트키베리어다이오드는 실리콘기판에서의 PN접합을 이용하는 PN접합다이오드와는 달리 실리콘기판과 금속층 사이의 쇼트키접합을 이용하는 반도체 소자로서, 다수캐리어에 의한 동작특성을 가지므로 빠른 스위칭특성을 나타내고, 또한 실리콘기판-금속층 사이의 쇼트키접합을 이용한 터널링방식으로 소자구동이 이루어지므로 PN접합다이오드에 비해 상당히 낮은 온 상태의 전압강하특성을 나타낸다. 따라서 쇼트키베리어다이오드는 저 손실 특성이 요구되는 응용분야 즉, 통신분야의 전원스위치와 같은 핵심소자로 주로 이용되고 있으며, 현재는 시스템의 소형화, 저 손실화 추세의 맞추어 순방향 전압특성을 더욱 더 낮추는 방향으로 개발되고 있다.

이러한 종래의 쇼트키베리어다이오드에서는 도 1에 도시된 바와 같이 고농도의 제 1 도전형, 예를 들어 N형 단결정 실리콘기판(10) 상에 저농도의 N형 에피층(11)이 성장되고, 에피층(11) 상에 쇼트키정션부를 정의하기 위한 개구부를 갖는 산화막(13)이 형성되고, 쇼트키정션부의 에피층(11)과 산화막(13) 상에 함께 베리어금속층(15)이 적층되고, 베리어금속층(15) 상에 배선용 금속층(17)이 적층된다.

이와 같이 구성되는 종래의 쇼트키베리어다이오드의 제조방법을 도 2 내지 도 4를 참조하여 설명하면, 먼저, 도 2에 도시된 바와 같이, 고농도의 제 1 도전형, 예를 들어 N형 단결정 실리콘기판(10) 상에 저농도의 N형 에피층(11)을 성장시킨다. 그런 다음 에피층(11) 상에 절연막, 예를 들어 산화막(13)을 열산화공정에 의해 적층하고, 쇼트키정션부의 정의를 위한 산화막(13)의 개구부(14)를 형성하기 위해 사진식각공정을 이용하여 산화막(13)의 일부분을 그 아래의 에피층(11)이 노출될 때까지 식각한다.

도 3에 도시된 바와 같이, 산화막(13)의 개구부(14)가 정의되고 나면, 개구부(14) 내의 노출된 에피층(11)과 남은 산화막(13) 상에 함께 몰리브덴(Mo), 티타늄(Ti) 또는 백금(Pt)과 같은 재질의 베리어금속층(15)을 적층한다. 따라서, 베리어금속층(15)과 에피층(11)의 접합면에서 쇼트키정션부가 형성된다.

도 4에 도시된 바와 같이, 쇼트키정션부의 형성이 완료되고 나면, 베리어금속층(15) 상에 예를 들어 알루미늄과 같은 재질의 배선용 금속층(17)을 적층한다. 이후 사진식각공정을 이용하여 배선용 금속층(17)과 베리어금속층(15)의 불필요한 부분을 모두 제거하고 원하는 부분만을 남긴 형태의 패턴으로 형성하여 도 1에 도시된 바와 같은 쇼트키베리어다이오드를 완성한다.

그런데, 이와 같은 제조방법에 의해 제조된 종래의 쇼트키베리어다이오드의 경우, 산화막(13)의 형성을 위한 열산화공정이 통상 1000℃ 이상의 고온에서 진행되므로 상기 열산화공정이 진행되는 동안에 산화막(13)은 물론 단결정실리콘 재질의 에피층(11)의 표면에 이미 형성되어 있던 결함, 예를 들어 댕글링본드(dangling bond), 실리콘원자의 전위(dislocation) 등도 함께 성장하여 쇼트키정션부에 결함(19)이 다량으로 발생한다. 이는 누설전류원으로 작용한다. 또한 베리어금속층(15)이 단지 베리어를 최소화할 수 있는 재질로 이루어진다. 이로써,베리어금속층(15)의 물리적 특성상 순방향전압(V_F)이 낮아짐에도 불구하고 역방향전류(I_R)가 증가하는 전기적 특성의 저하를 가져온다. 현재 종래의 쇼트키베리어다이오드의 순방향전압(V_F)과 역방향전류(I_R)가 모두 낮은 전기적 특성의 저하를 개선할 수 있는 새로운 방안이 절실히 요구되고 있는 중이다.

따라서 본 발명의 목적은 쇼트키정션부에서의 누설전류원을 줄여서 소자의 전기적 특성을 향상시키도록 한 쇼트키베리어다이오드 및 그 제조방법을 제공하는데 있다.

도 1은 종래 기술에 의한 쇼트키베리어다이오드를 나타낸 단면도.

도 2 내지 도 4는 종래 기술에 의한 쇼트키다이오드의 제조방법을 나타낸 공정도.

도 5는 본 발명에 의한 쇼트키베리어다이오드를 나타낸 단면도.

도 6 내지 도 8은 본 발명에 의한 쇼트키베리어다이오드의 제조방법을 나타낸 공정도.

이와 같은 목적을 달성하기 위한 본 발명에 의한 쇼트키베리어다이오드는

고농도의 제 1 도전형 단결정 실리콘기판;

상기 실리콘기판 상에 형성된 저농도의 제 1 도전형 에피층;

상기 에피층 상에 적층된 절연막의 개구부를 거쳐 상기 에피층에 접합하며 상기 에피층과의 계면에 쇼트키정션부를 형성하는 베리어금속층;

상기 쇼트키정션부 내의 누설전류원을 줄이기 위해 상기 쇼트키정션부에 형성된 비정질 실리콘층; 그리고

상기 베리어금속층 상에 형성된 배선용 금속층을 포함하는 것을 특징으로 한다.

바람직하게는 상기 비정질 실리콘층이 예를 들어 알곤 이온의 이온주입에 의해 에피층의 단결정 실리콘층로부터 전환될 수 있다. 또한 베리어금속층이 바나듐(V) 재질로 형성되고 500∼1500Å의 두께로 형성될 수 있다.

또한 본 발명에 의한 쇼트키베리어다이오드의 제조방법은

고농도의 제 1 도전형 단결정 실리콘기판 상에 저농도의 제 1 도전형 에피층을 형성하는 단계;

상기 에피층 상에 원하는 크기의 개구부를 갖는 절연막을 형성하는 단계;

상기 개구부 내의 에피층에 쇼트키정션부 내의 누설전류원을 줄이기 위한 비정질 실리콘층을 형성하는 단계;

상기 개구부 내의 에피층에 배리어금속층을 접합시키고 상기 개구부 내의 에피층에 상기 쇼트키정션부를 형성하는 단계; 그리고

상기 배리어금속층 상에 배선용 금속층을 형성하는 단계를 포함하는 것을 특징으로 한다.

바람직하게는 상기 비정질 실리콘층을 예를 들어 알곤 이온의 이온주입에 의해 쇼트키정션부의 에피층의 단결정 실리콘층으로부터 전환할 수 있다. 또한 베리어금속층을 바나듐(V) 재질로 형성되고 500∼1500Å의 두께로 형성될 수 있다.

따라서 본 발명에 의하면, 에피층과 베리어금속층 사이의 쇼트키정션부에 비정질 실리콘층을 형성하여 쇼트키정션부 내의 누설전류원을 줄이고 나아가 순방향전압(V_F)이 낮아짐에 따라 역방향전류(I_R)도 낮아지는 전기적 특성의 향상을 이룰수 있다.

이하, 본 발명에 의한 쇼트키베리어다이오드 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다. 종래의 부분과 동일 구성 및 동일 작용의 부분에는 동일 부호를 부여한다.

도 5는 본 발명에 의한 쇼트키베리어다이오드를 나타낸 단면도이고, 도 6 내지 도 8은 본 발명에 의한 쇼트키베리어다이오드의 제조방법을 나타낸 공정도이다.

도 5를 참조하면, 본 발명의 쇼트키베리어다이오드에서는 고농도의 제 1 도전형, 예를 들어 N형 단결정 실리콘기판(10) 상에 저농도의 N형 에피층(11)이 성장되고, 에피층(11) 상에 쇼트키정션부를 정의하기 위한 개구부를 갖는 산화막(13)이 형성되고, 쇼트키정션부의 에피층(11)과 산화막(13) 상에 함께 베리어금속층(25)이 적층되고, 베리어금속층(25) 상에 알루미늄 재질의 배선용 금속층(27)이 적층된다. 또한 쇼트키정션부의 에피층(11)에 누설전류원을 줄이기 위한 비정질 실리콘층(21)이 형성된다. 여기서, 비정질 실리콘층(21)이 예를 들어 알곤 이온의 이온주입에 의해 쇼트키정션부의 에피층(11)의 단결정실리콘층으로부터 비결정 실리콘층(21)으로 전환된 것이다. 베리어금속층(25)이 예를 들어 바나듐(V) 재질로 이루어진다.

이와 같이 구성된 쇼트키베리어다이오드의 제조방법을 도 6 내지 도 8을 참조하여 설명하기로 한다.

도 6을 참조하면, 고농도의 제 1 도전형, 예를 들어 N형 단결정 실리콘기판(10) 상에 저농도의 N형 에피층(11)을 예를 들어 5μm의 두께로 성장시킨다. 그런 다음 에피층(11) 상에 절연막, 예를 들어 산화막(13)을 열산화공정에 의해 적층하고, 쇼트키정션부의 정의를 위한 산화막(13)의 개구부(14)를 형성하기 위해 사진식각공정을 이용하여 산화막(13)의 일부분을 그 아래의 에피층(11)이 노출될 때까지 식각한다. 여기서, 산화막(13)은 도 6의 후속공정으로서 이온주입공정을 실시할 때 마스크층으로서 역할을 수행하기에 충분한 7000∼8000Å의 두께를 갖는 것이 바람직하다.

이어서 쇼트키정션부를 정의하기 위한 산화막(13)의 개구부(14)를 형성하기 위해 사진식각공정을 이용하여 산화막(13)의 일부분을 그 아래의 에피층(11)이 노출될 때까지 식각한다.

산화막(13)의 개구부(14)가 정의되고 나면, 이온주입공정을 이용하여 예를 들어 알곤 이온을 개구부(14) 내의 노출된 에피층(11)에 5E14∼1E15 ions/cm²의 도우즈와 80∼100 KeV의 가속전압의 조건에서 이온주입하고 이를 열처리공정으로 처리한다. 이는 개구부(14) 내의 에피층(11)의 단결정 실리콘층을 비정질 실리콘층으로 전환하여 도 7의 후속공정에서 형성될 쇼트키정션부 내의 에피층(11)의 단결정실리콘층에 다량으로 존재하던 누설전류원들을 상당히 줄이기 위함이다. 따라서, 쇼트키베리어다이오드의 순방향전압(V_F)이 낮은 상태에서도 역방향전류(I_R)가 낮아질 수 있다.

도 7을 참조하면, 알곤 이온의 이온주입이 완료되고 나면, 에피층(11) 내의 알곤 이온을 열처리공정으로 처리하여 이온주입된 부분의 에피층(11)을 단결정 실리콘층에서 비정질 실리콘층(21)으로 전환한다. 따라서 비정질 실리콘층(21)은 단결정 실리콘층일 때 존재하던 다량의 누설전류원들이 상당히 감소한 상태로 된다.

그런 다음 노출된 에피층(11)과 남은 산화막(13) 상에 함께 바나듐(V)과 같은 재질의 베리어금속층(25)을 500∼1500Å의 두께로 적층하여 베리어금속층(25)과 에피층(11)의 접합면에 쇼트키정션부를 형성한다. 여기서, 베리어금속층(25)을 바나듐(V) 재질로 형성하고 또한 그 두께를 500∼1500Å로 결정하는 것은 쇼트키정션부의 비정질 실리콘층(21)에서 순방향전압(V_F)이 낮은 상태에서도 역방향전류(I_R)를 낮추기 위함이다.

도 8을 참조하면, 쇼트키졍션부의 형성이 완료되고 나면, 베리어금속층(25) 상에 예를 들어 알루미늄과 같은 재질의 배선용 금속층(27)을 적층한다. 이후 사진식각공정을 이용하여 금속층(27)과 베리어금속층(25)의 불필요한 부분을 모두 제거하고 원하는 부분만을 남긴 형태의 패턴으로 형성하여 도 5에 도시된 바와 같은 쇼트키베리어다이오드를 완성한다.

따라서 본 발명에 의하면 쇼트키정션부의 단결정 실리콘층을 비정질 실리콘층으로 전환하여 누설전류원을 줄이고 나아가 순방향전압(V_F)이 낮아짐에 따라 역방향전류(I_R)도 함께 낮아지는 전기적 특성의 향상이 가능해진다.

이상에서 살펴본 바와 같이 본 발명에 의하면, 알곤 이온주입공정에 의해 쇼트키정션부가 형성될 부분의 단결정 실리콘층을 비정질 실리콘층으로 전환하고, 비정질 실리콘층에 베리어금속층을 접합하여 쇼트키정션부를 형성하고, 베리어금속층 상에 배선용 금속층을 적층한다.

따라서, 쇼트키정션부의 비정질 실리콘층에서는 단결정 실리콘층일 때 다량으로 존재하던 누설전류원이 상당히 감소하므로 순방향전압(V_F)이 낮아짐에 따라 역방향전류(I_R)도 함께 낮아지는 전기적 특성향상이 이루어진다.

한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.

Claims (7)

1. (정정) 고농도의 제 1 도전형 단결정 실리콘기판;

   상기 실리콘기판 상에 형성된 저농도의 에피층;

   상기 에피층 상에 쇼트키정션부를 정의하기 위한 개구부를 갖고 상기 에피층 상에 적층된 절연막;

   상기 절연막의 개구부를 거쳐 상기 에피층에 접합하며 상기 에피층과의 계면에 쇼트키정션부를 형성하는 베리어금속층;

   상기 쇼트키정션부 내의 누설전류원을 줄이기 위해 상기 절연막의 개구부에 노출된 상기 에피층에 이온주입을 하여 상기 쇼트키정션부에 형성된 비정질 실리콘층; 그리고

   상기 베리어금속층 상에 형성된 배선용 금속층을 포함하는 쇼트키베리어다이오드.
2. (정정) 제 1 항에 있어서, 상기 금속층이 바나듐(V) 재질로 이루어진 것을 특징으로 하는 쇼트키베리어다이오드.
3. (정정) 제 2 항에 있어서, 상기 금속층이 500∼1500Å의 두께로 이루어진 것을 특징으로 하는 쇼트키베리어다이오드.
4. (정정) 고농도의 제 1 도전형 단결정 실리콘기판 상에 저농도의 에피층을 형성하는 단계;

   상기 에피층 상에 원하는 크기의 개구부를 갖는 절연막을 형성하는 단계;

   상기 개구부 내의 에피층에 이온주입을 하여 쇼트키정션부 내의 누설전류원을 줄이기 위한 비정질 실리콘층을 형성하는 단계;

   상기 개구부 내의 에피층에 배리어금속층을 접합시키고 상기 개구부 내의 에피층에 상기 쇼트키정션부를 형성하는 단계; 그리고

   상기 배리어금속층 상에 배선용 금속층을 형성하는 단계를 포함하는 쇼트키베리어다이오드의 제조방법.
5. (정정) 제 4 항에 있어서, 상기 비정질 실리콘층이 알곤 이온의 이온주입에 의해 형성되는 것을 특징으로 하는 쇼트키베리어다이오드의 제조방법.
6. (정정) 제 4 항에 있어서, 상기 금속층이 바나듐(V) 재질로 형성되는 것을 특징으로 하는 쇼트키베리어다이오드의 제조방법.
7. (정정) 제 6 항에 있어서, 상기 금속층을 500∼1500Å의 두께로 형성한 것을 특징으로 하는 쇼트키베리어다이오드의 제조방법.