KR100357302B1 - 반도체 소자의 제조방법 - Google Patents

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 종래의 반도체 소자의 제조방식에서의 공정을 크게 변형하지 않고 폴리2 퓨즈의 상부에 일정 두께의 산화막을 유지시키는 단순한 공정을 추가하거나 폴리4 정지층의 레이아웃을 변형시킴에 의해 반도체 소자의 리페어 수율을 향상시킬 수 있는 기술이다.

Description

반도체 소자의 제조방법{Manufacturing method for semiconductor device}

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 리페어용 퓨즈박스내의 폴리4 정지층의 레이아웃을 변경함에 의해 반도체 소자의 리페어 수율을 향상시킬 수 있는 반도체 소자의 제조방법에 관한 것이다.

일반적으로 반도체 소자의 제조시 불량이 발생한 부분에 대해선 리페어(Repair)하는 방식을 사용하고 있는 바, 특히 반도체 디램(DRAM) 소자 제조시 리던던시 셀(Redundancy Cell)을 이용하여 리페어 시켜 줌으로써 반도체 소자의 수율 향상에 큰 역할을 하고 있다.

첨부 도면을 참조하여 종래의 기술에 따른 리페어 방식에 대해 설명하기로 한다.

도 1 은 종래의 사용하는 폴리4 정지층 및 리페어 퓨즈의 평면도이고,

도 2 는 종래의 기술에 따라 리페어 박스내 퓨즈가 끊어지면서 폴리4 정지층과 연결이 되어 리페어 실패된 경우를 도시한 퓨즈박스의 단면도(상기 도 1 의 A-A' 선에 따른 단면도)이며,

도 3 은 불량발생부분의 리페어 후 폴리2 잔존물에 의해 연결된 경로를 도시한 퓨즈박스의 평면도이다.

상기 도면을 함께 참조하면, 종래의 폴리2(또는 폴리1) 퓨즈(1)를 사용할 때, 상기 퓨즈(1) 상부에 남아 있는 산화막의 두께에 따라 퓨즈가 끊어지는 정도가 심하게 영향을 받게 된다.

그리하여 퓨즈(1)의 상부에 기존에 사용하는 폴리4 층(3)을 사용함으로써 산화막의 두께를 균일하게 조절할 수 있도록 하고 있다.

그러나 퓨즈(1)를 절단할 때 폴리 잔존물(Poly-residue)(5)이 퓨즈박스의 측벽에 녹아 붙는 현상이 발생하게 되는데, 이 경우 리페어 식각 후 남은 폴리 잔존물과 폴리4 정지층(3)이 서로 접착되면서 리페어가 정상적으로 이루어지지 않는 문제점이 있다.

즉, 폴리4 정지층(3)의 상부에 존재하는 산화막을 건식식각 하고, 폴리4 정지층(3)의 하부에 존재하는 산화막을 건식식각할 경우, 종래의 폴리4 정지층이 없는 상태에서 폴리4 층의 상,하부에 존재하는 산화막을 일시에 건식식각으로만 행하면 그만큼 퓨즈층 위에서의 Rox 조절이 어렵게 된다.

한편, 상기에서 폴리 잔존물은 텅스텐 실리사이드(WSix) 계통의 잔존물이다.

따라서 본 발명은 상기와 같은 종래의 문제점을 해소하기 위해 안출된 것으로서, 본 발명은 반도체 리페어용 퓨즈박스내의 폴리4 정지층의 레이아웃을 변경함에 의해 반도체 소자의 불량 부분의 리페어 수율을 향상시킬 수 있는 반도체 소자의 제조방법을 제공하는 것을 그 목적으로 한다.

도 1 은 종래의 사용하는 폴리4 정지층 및 리페어 퓨즈의 평면도

도 2 는 종래의 기술에 따라 리페어 박스내 퓨즈가 끊어지면서 폴리4 정지층과 연결이 되어 리페어 실패된 경우를 도시한 퓨즈박스의 단면도

도 3 은 불량발생부분의 리페어 후 폴리2 잔존물에 의해 연결된 경로를 도시한 퓨즈박스의 평면도

도 4 는 본 발명의 일실시예에 따라 폴리4 정지층의 레이아웃을 변형함으로써 리페어 후 폴리2 잔존물에 의해 연결을 차단한 퓨즈박스의 평면도

도 5 는 본 발명의 다른 실시예에 따라 폴리4 정지층의 레이아웃을 변형함에 의해 폴리2 잔존물에 의한 연결을 차단한 상태를 도시한 퓨즈박스의 평면도

< 도면의 주요부분에 대한 부호의 설명 >

1 : 폴리2 퓨즈 2 : 리페어 박스

3 : 폴리4 정지층 5 : 폴리 잔존물

이상의 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은,소정의 하부구조를 가진 반도체 기판의 상부에 퓨즈로 사용될 폴리2 층을 형성한 후, 패턴화하는 공정과,층간 절연막을 형성한 후, 정지층으로 사용될 폴리4층을 형성하되, 후 공정에서 형성될 리페어 퓨즈 박스보다 크게 형성하는 공정과,층간 절연막을 도포한 후, 패드 형성시 패드 부분과 리페어가 이루어 질 퓨즈박스 부분이 열린 감광막패턴을 마스크로 하여 절연막, 폴리4 정지층, 절연막의 순으로 건식식각을 실시하는 공정과,상기 감광막 패턴을 제거한 후, 얇은 두께의 절연막을 추가 도포하는 공정을 포함하는 것을 제1특징으로 한다.

또한, 본 발명은 상기 목적을 달성하기 위해,소정의 하부구조를 가진 반도체 기판의 상부에 퓨즈로 사용될 폴리2 층을 형성하고 이를 패턴화하는 공정과,층간 절연막을 형성한 후, 정지층으로 사용될 폴리4층을 형성하되, 후 공정에서 형성될 리페어 퓨즈 박스보다 크게 형성하는 공정과,층간 절연막을 도포한 후, 패드 형성시 패드 부분과 리페어가 이루어 질 퓨즈박스 부분을 열어서 절연막, 폴리4 정지층, 절연막의 순으로 건식식각을 실시하는 공정을 포함하여 반도체 소자의 불량부분을 리페어 하는 반도체 소자의 제조방법에 있어서,상기 폴리4 정지층의 레이아웃을 폴리4 정지층의 양측 일부분이 리페어 퓨즈박스의 내부로 삽입되어 들어가도록 형성함에 의해 후 식각공정에서 리페어 퓨즈박스 내의 상기 폴리4 정지층이 모두 제거되어 상부와 하부의 폴리4 정지층 단락이 생기도록 하는 것을 제2특징으로 한다.이하 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 제조방법에 대해 상세히 설명한다.

도 4 와 도 5 는 본 발명의 일실시예에 따라 폴리4 정지층의 레이아웃을 변형시킨 경우를 도시한 것으로서,

도 4 는 본 발명의 일실시예에 따라 폴리4 정지층의 레이아웃을 변형함으로써 리페어 후 폴리2 잔존물에 의해 연결을 차단한 퓨즈박스의 평면도이고,

도 5 는 본 발명의 다른 실시예에 따라 폴리4 정지층의 레이아웃을 변형함에 의해 폴리2 잔존물에 의한 연결을 차단한 상태를 도시한 퓨즈박스의 평면도이며,

도 6 은 상기 도 5 의 B-B' 선에 따른 단면도이다.

먼저, 본 발명의 제1 실시예는 폴리2 퓨즈(1)의 상부에 일정한 두께의 산화막을 갖도록 하는 방법으로서, 공정순서를 기술하면 다음과 같다.

먼저, 소정의 하부구조를 가진 반도체 기판의 상부에 퓨즈로 사용될 폴리2 층(1)을 형성한 후, 패턴화한다.

다음, 전체구조의 상부에 층간 절연막(미도시)을 형성하고, 정지층으로 사용될 폴리4층(3)을 형성하되, 이 후 공정에서 형성될 리페어 박스(2)보다 더 크게 형성한다.

다음, 전체구조 상부에 층간 절연막(미도시)을 도포하고, 패드 형성시 패드 부분과 리페어가 이루어 질 퓨즈박스 부분이 열린 감광막패턴을 마스크로 하여 절연막, 폴리4 정지층, 절연막의 순으로 건식식각을 행한다.그 후 감광막 패턴을 제거하면 종래의 사용하는 것과 동일한 방법으로 폴리2 퓨즈(1)의 상부에 소정의 절연막 두께를 갖도록 할 수 있다.(도 4 참조)

상기 도 4 에 있어서, A 와 B 부분이 동일층이지만 리페어 전에는 서로 붙어 있는 상태에서 리페어 식각 후에는 서로 끊어져 A 와 B 부분만 남게 되는 것이다.

다음, 본 발명의 다른 실시예로서, 폴리4 정지층의 레이아웃을 변경하는 경우에 대해 설명하면 다음과 같다.

먼저, 폴리4 정지층(3)의 레이아웃을 상기 도 4에서 처럼, 즉 폴리4 정지층(3)의 양측면 부위를 리페어 퓨즈 박스(2)의 내부로 일부 삽입되어 들어가도록 형성한다.

상기 도 4에서와 같이 폴리4 정지층(3)의 레이아웃을 변형시켜 주게 되면, 하부층의 리페어 식각시 산화막, 폴리4 정지층(3), 산화막의 순으로 건식식각을 행하게 되면, 리페어 퓨즈박스(2)내의 폴리4 정지층(3)은 모두 제거가 되어 상부 및 하부로 폴리 4 정지층 단락이 생긴다.

한편, 도 5 와 도 6 은 폴리4 정지층의 레이아웃이 위 아래 2개의 지점에서 폴리4 가 끊어지는 형상으로 형성된 경우이다.

상기 도면에서 C 와 D 부분은 동일한 폴리4 층이라도 윗부분과 아랫부분은 완전히 단락되고, 리페어 식각 후의 폴리4 정지층으로 남는 부분이 C 와 D 이다.

이상 상술한 바와 같이, 본 발명은 종래의 반도체 소자의 제조방식에서 크게 변형없이 단순한 공정을 추가하거나 폴리4 정지층의 레이아웃을 변형시킴에 의해 리페어 반도체 소자의 불량 부분에 대한 리페어의 수율을 향상시킬 수 있다.

Claims (4)

1. 삭제
2. 삭제
3. 소정의 하부구조를 가진 반도체 기판의 상부에 퓨즈로 사용될 폴리2 층을 형성하고 이를 패턴화하는 공정과,

   층간 절연막을 형성한 후, 정지층으로 사용될 폴리4층을 형성하되, 후 공정에서 형성될 리페어 퓨즈박스보다 크게 형성하는 공정과,

   층간 절연막을 도포한 후, 패드 형성시 패드 부분과 리페어가 이루어 질 퓨즈박스 부분을 열어서 절연막, 폴리4 정지층, 절연막의 순으로 건식식각을 실시하는 공정을 포함하여 반도체 소자의 불량부분을 리페어 하는 반도체 소자의 제조방법에 있어서,

   상기 폴리4 정지층의 레이아웃을 폴리4 정지층의 양측 일부분이 리페어 퓨즈박스의 내부로 삽입되어 들어가도록 형성함에 의해 후 식각공정에서 리페어 퓨즈박스 내의 상기 폴리4 정지층이 모두 제거되어 상부와 하부의 폴리4 정지층 단락이 생기도록 하는 것을 특징으로 하는 반도체 소자의 제조방법.
4. 제 3 항에 있어서,

   상기 폴리4 정지층의 레이아웃이 위 아래 2개의 지점에서 폴리4 가 끊어지는 형상으로 형성되는 것을 특징으로 하는 반도체 소자의 제조방법