KR100353548B1 - Direct-current stabilization power supply device - Google Patents
Direct-current stabilization power supply device Download PDFInfo
- Publication number
- KR100353548B1 KR100353548B1 KR1019990043822A KR19990043822A KR100353548B1 KR 100353548 B1 KR100353548 B1 KR 100353548B1 KR 1019990043822 A KR1019990043822 A KR 1019990043822A KR 19990043822 A KR19990043822 A KR 19990043822A KR 100353548 B1 KR100353548 B1 KR 100353548B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- transistor
- current
- resistor
- power supply
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
- G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
- G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
- G05F1/5735—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector with foldback current limiting
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
파워 트랜지스터와 직렬로 금속저항 등의 전류검지저항을 형성하고, 이 전류검지저항의 출력전압에 응답하여, 과전류보호회로가, 전류증폭율 등의 변동의 영향을 받지 않고 고정밀도로 과전류 억제동작을 행하고, 칩면적의 축소에 의한 저비용화를 도모한다. 또한, 단락보호회로는, 출력전압의 분압치에 따라 나타나는 참조용 저항의 단자전압을, 트랜지스터, 분압저항 및 커런트미러 회로로 되돌려, 베이스저항의 전위를 제어하고, 베이스전류를 억제한다. 이에 따라, 베이스라인들간에 전류억제를 위한 트랜지스터를 개재할 필요가 없어지고, 저전압에서의 동작이 가능해진다. PNP형의 파워 트랜지스터와 제어 IC를 구비하는 2칩구성의 직류 안정화 전원장치에 있어서, 칩면적의 축소 및 저전압 동작화를 달성할 수 있다.A current detecting resistor such as a metal resistor is formed in series with the power transistor, and in response to the output voltage of the current detecting resistor, the overcurrent protection circuit performs the overcurrent suppression operation with high accuracy without being affected by the fluctuation of the current amplification factor or the like. The cost is reduced by reducing the chip area. In addition, the short-circuit protection circuit returns the terminal voltage of the reference resistor, which appears in accordance with the divided voltage value of the output voltage, to the transistor, the divided resistor and the current mirror circuit, controls the potential of the base resistor, and suppresses the base current. As a result, it is not necessary to interpose a transistor for current suppression between the baselines, and it is possible to operate at a low voltage. In a two-chip DC stabilized power supply device having a PNP type power transistor and a control IC, the chip area can be reduced and the low voltage operation can be achieved.
Description
본 발명은 출력 트랜지스터로서 PNP형 트랜지스터를 사용함으로써 입출력 사이의 전압차가 작고, 손실이 작으며, 상기 PNP형 트랜지스터와 제어 IC의 2칩 구조를 얻을 수 있는, 비교적 큰 전류용의 직류 안정화 전원장치에 관한 것이다.The present invention provides a DC current stabilized power supply for a relatively large current, in which the voltage difference between the input and output is small, the loss is small, and the two-chip structure of the PNP type transistor and the control IC can be obtained by using the PNP type transistor as the output transistor. It is about.
도 6은 종래 기술의 직류 안정화 전원장치(1)의 전기 회로도이다. 이 직류 안정화 전원장치(1)는 PNP형의 바이폴라 트랜지스터등으로 구성되어, 입력단자(p1)와 출력단자(p2) 사이에 직렬로 접속된 파워 트랜지스터 (tr)와 제어 IC(2)를 포함하는 2칩 구조를 갖는 3단자 레귤레이터이고, 예컨대 3∼10[A〕의 비교적 큰 전류용으로 사용된다. 제어 IC(2)는 정전압회로(3), 과전류보호회로(4), 및 단락보호회로(5)로 구성되어 있다.6 is an electrical circuit diagram of a DC stabilized power supply 1 of the prior art. This DC stabilized power supply 1 is composed of a PNP-type bipolar transistor or the like and includes a power transistor tr and a control IC 2 connected in series between an input terminal p1 and an output terminal p2. It is a three-terminal regulator having a two-chip structure, and is used for a relatively large current of, for example, 3 to 10 [A]. The control IC 2 is composed of a constant voltage circuit 3, an overcurrent protection circuit 4, and a short circuit protection circuit 5.
출력단자(p2)로의 출력전압(vo)은 분압저항(rl,r2)을 통해 정전압회로(3)의 오차 앰플리파이어(6)의 반전입력단에 인가된다. 오차 앰플리파이어(6)의 비반전 입력단에는 기준전압원(7)으로부터의 기준전압(vref)이 주어진다. 출력전압(vo)의 분압치(vadj)는 기준전압(vref)보다 낮으며, 오차 앰플리파이어(6)는 큰 제어전류를 도출한다. 상기 제어전류는 파워 트랜지스터(tr)의 베이스전류(id)를 제어하는 다링턴(Darlington) 접속된 NPN형 트랜지스터(ql,q2)에 인가된다. 따라서, 상기 낮은 출력전압(vo)은, 베이스 전류(id)가 커지게 되어 출력 전압(vo)을 일정 레벨로 유지하는 정전압동작을 실현할 수 있을 정도이다. 상기 트랜지스터(q2)의 에미터는 다이오드 접속된 트랜지스터(q3) 및 베이스 저항(rs)을 통해 접지단자(p3)에 접속되어 있다.The output voltage vo to the output terminal p2 is applied to the inverting input terminal of the error amplifier 6 of the constant voltage circuit 3 via the voltage divider resistors rl and r2. The non-inverting input terminal of the error amplifier 6 is given a reference voltage vref from the reference voltage source 7. The divided voltage value vadj of the output voltage vo is lower than the reference voltage vref, and the error amplifier 6 derives a large control current. The control current is applied to a Darlington-connected NPN type transistor ql, q2 that controls the base current id of the power transistor tr. Therefore, the low output voltage vo is such that the base current id becomes large enough to realize a constant voltage operation for maintaining the output voltage vo at a constant level. The emitter of the transistor q2 is connected to the ground terminal p3 through the diode-connected transistor q3 and the base resistor rs.
상기 베이스 저항(rs)은 과전류 보호회로(4)측에서 트랜지스터(q4) 및 정전류회로(f1)를 통해 입력전압(vi)의 전원라인(8)에 접속되어 있다. 트랜지스터(q4) 및 트랜지스터(q5)는 커런트 미러 회로를 구성하고 있다. 트랜지스터(q4)의 콜렉터는 상기 오차 앰플리파이어(6)의 출력, 즉 트랜지스터(q1)의 베이스와 접속되어 있다. 과전류보호회로(4)에 있어서, 상기 입력전압(vi)의 전원라인(8)과 접지전위의 전원라인(9) 사이에는, 정전류회로 (f2)와 트랜지스터(q6)를 가진 직렬 회로가 접속되어 있다. 또한, 전원라인(8,9) 사이에는, 트랜지스터(q7) 및 분압저항(r3,r4)을 가진 직렬 회로가 접속되어 있다. PNP형 트랜지스터(q6)의 베이스에는 상기 기준전압(vref)이 인가되며 상기 기준전압(vref)은 트랜지스터(q6)의 에미터에 베이스가 접속된 NPN형 트랜지스터(q7)의 분압저항(r3,r4)에 인가된다. 분압저항(r3,r4) 사이의 접속점(pl1)은 상기 트랜지스터(q5)의 에미터와 접속되어 있다.The base resistor rs is connected to the power supply line 8 of the input voltage vi via the transistor q4 and the constant current circuit f1 on the overcurrent protection circuit 4 side. The transistor q4 and the transistor q5 form a current mirror circuit. The collector of the transistor q4 is connected to the output of the error amplifier 6, that is, the base of the transistor q1. In the overcurrent protection circuit 4, a series circuit having a constant current circuit f2 and a transistor q6 is connected between the power supply line 8 of the input voltage vi and the power supply line 9 of the ground potential. have. In addition, a series circuit having a transistor q7 and voltage divider r3 and r4 is connected between the power supply lines 8 and 9. The reference voltage vref is applied to the base of the PNP transistor q6, and the reference voltage vref is the voltage divider r3 and r4 of the NPN transistor q7 whose base is connected to the emitter of the transistor q6. Is applied). The connection point pl1 between the voltage divider resistors r3 and r4 is connected to the emitter of the transistor q5.
여기서, 파워 트랜지스터(tr)의 출력전류(io)는, 상기 파워 트랜지스터(tr)의 전류증폭율을 hfe라 하면, 다음 식 (1)로 표현된다.Here, the output current io of the power transistor tr is represented by the following formula (1) when the current amplification factor of the power transistor tr is hfe.
io=id×hfe … (1)io = id × hfe... (One)
한편, 트랜지스터의 베이스와 에미터 사이의 전압(vbe)은, 다음 식 (2)로 나타낼 수 있다.On the other hand, the voltage vbe between the base and the emitter of the transistor can be expressed by the following equation (2).
vbe= k·T/q·ln(ic/is) …(2)v be = k T / q in (ic / is). (2)
단, k는 볼쯔만 정수이고, q는 전자의 전하량이고, T는 절대온도이고, is는 역방향 포화전류이며, ic는 콜렉터전류이다.Where k is the Boltzmann integer, q is the charge of the electron, T is the absolute temperature, is is the reverse saturation current, and ic is the collector current.
따라서, 예를들면 트랜지스터(q4,q5)의 에미터 면적비를 1:1로 하면,Therefore, for example, when the emitter area ratio of the transistors q4 and q5 is 1: 1,
다음 식 (3)이 성립된다.Equation (3) is established.
vref× r4/(r3+ r4)= id× rs …(3)vref x r4 / (r3 + r4) = id x rs... (3)
즉, 베이스전류(id)가 식 (3)을 만족하게 되면, 트랜지스터(q5)가 도통하게 되고,오차 앰플리파이어(6)에서의 제어전류가 바이패스되고, 베이스 전류(id)가 감소되어, 과전류 보호동작이 실현된다.That is, when the base current id satisfies Expression (3), the transistor q5 becomes conductive, the control current in the error amplifier 6 is bypassed, the base current id decreases, and the overcurrent Protective operation is realized.
상기한 바와 같이 과전류 보호동작이 실행되어 베이스 전류(id)가 감소하고, 출력전압(vo)이 저하되면, 단락보호회로(5)는 다음과 같이 하여 베이스 전류(id)를 더욱 억제한다 : 단락보호회로(5)에 있어서, 트랜지스터(q1)의 베이스와 접지레벨의 전원라인(9) 사이에는 PNP형 트랜지스터(q8)가 접속되고, 이 트랜지스터(q8)는 NPN형 트랜지스터(q9)에 의해 제어된다. 이 트랜지스터(q9)의 콜렉터는 상기 트랜지스터(q8)의 베이스에 접속되고, 상기 트랜지스터(q9)의 에미터에는 상기 분압저항(rl,r2)에서의 출력전압(vo)의 분압치(vadj)가 인가된다. 트랜지스터(q9)의 베이스는 트랜지스터(q2,q3) 사이의 접속점에 접속된다. 또한, (a) 트랜지스터(q1)의 에미터 및 트랜지스터(q2)의 베이스의 접속점, 및 (b) 트랜지스터(q9)의 베이스 사이에는 저항(r5)이 접속되며, 트랜지스터(q3)와 병렬로 저항(r6)이 접속된다.When the overcurrent protection operation is performed as described above to reduce the base current id and the output voltage vo decreases, the short circuit protection circuit 5 further suppresses the base current id as follows: In the protection circuit 5, a PNP transistor q8 is connected between the base of the transistor q1 and the power supply line 9 of the ground level, and this transistor q8 is controlled by the NPN transistor q9. do. The collector of this transistor q9 is connected to the base of the transistor q8. The emitter of the transistor q9 has a divided voltage value vadj of the output voltage vo at the voltage divider resistors rl and r2. Is approved. The base of the transistor q9 is connected to the connection point between the transistors q2 and q3. In addition, a resistor r5 is connected between (a) the emitter of the transistor q1 and the connection point of the base of the transistor q2, and (b) the base of the transistor q9, and the resistor r5 is connected in parallel with the transistor q3. (r6) is connected.
따라서, 출력단락등으로 상기 분압치(vadj)가 감소되고, 트랜지스터(q9)가 도통하면, 트랜지스터(q8)가 도통해서 트랜지스터(q1)로 인가되는 제어전류가 바이패스되어 단락보호동작이 행하여진다. 이때 베이스 전류(ids) 및 단락전류(ios)는 다음 식 (4) 및 (5)에 의해 결정된다.Therefore, when the voltage division value vadj is reduced due to an output short circuit and the transistor q9 conducts, the transistor q8 conducts and the control current applied to the transistor q1 is bypassed to perform a short circuit protection operation. . At this time, the base current (ids) and the short circuit current (ios) is determined by the following equations (4) and (5).
ids=vbe(q9)/r6 … (4)ids = vbe (q9) / r6... (4)
ios=ids×hfe … (5)ios = ids × hfe... (5)
이러한 배열에 의해, 출력전압(vo) 및 출력전류(io) 사이에는, 도 7에 도시된 바와 같이, 소위 폴드백(fold-back) 특성을 갖게 할 수 있다.This arrangement makes it possible to have a so-called fold-back characteristic between the output voltage vo and the output current io, as shown in FIG.
상기와 같이 구성되는 직류 안정화 전원장치(1)에서는, 예컨대 파워 트랜지스터(tr)의 포화시의 전류증폭율 hfe(min)=65로 하면, 출력전류 io=7.5[A〕로 되기 위해서는 베이스 전류(id)는 최저 120〔mA〕가 필요하고, 프로세스 격차에 의한 전류의 감소를 고려하여, 예컨대 180〔mA〕로 설계해야 한다. 이에 대하여, 파워 트랜지스터(tr)가 포화되지 않은 상태에서의 전류증폭율 hfe(max)=150으로 하면, 출력전류의 최대치 io(max)는 다음식 (6)에 의해 결정된다.In the DC stabilized power supply 1 configured as described above, for example, when the current amplification factor hfe (min) = 65 at saturation of the power transistor tr is set, the base current ( id) needs a minimum of 120 [mA], and should be designed to be 180 [mA], for example, in consideration of the reduction of current due to the process gap. On the other hand, if the current amplification ratio hfe (max) = 150 in the state where the power transistor tr is not saturated, the maximum value io (max) of the output current is determined by the following equation (6).
io(max)=180〔mA〕×150=27〔A〕 … (6)io (max) = 180 [mA] x 150 = 27 [A]. (6)
따라서, 상기 7.5〔A〕의 정격전류에 대하여 약 3.6배 정도의 큰 출력전류가 인가될 가능성이 있다. 예컨대, 이때의 입력전압 vi=7〔V〕및 출력전압 vo=3〔V〕로 하면, 파워 트랜지스터(tr)에는 다음 식 (7)의 전력이 공급된다.Therefore, there is a possibility that a large output current of about 3.6 times is applied to the rated current of 7.5 [A]. For example, when the input voltage vi = 7 [V] and the output voltage vo = 3 [V] at this time, the power of the following formula (7) is supplied to the power transistor tr.
P=(vi-vo)×io(max)=(7-3)×27=108〔W〕·· (7)P = (vi-vo) × io (max) = (7-3) × 27 = 108 [W] ... (7)
또한, 단락시에는, 더 큰 전력이 인가되어, 파워 트랜지스터(tr)의 에미터 면적을 정격치보다 충분히 크게 형성해야 함으로써, 파워 트랜지스터(tr)의 칩비용이 증가하는 문제가 있다. 또한, 부하측회로에도, 최대전류(io)(max)까지 전류 억제 동작이 행하여지지 않기 때문에, 부하측회로에도 과대한 전류에 대응하는 구성을 가질 필요가 있다. 또한, 상기와 같이 구성되는 직류 안정화 전원장치(1)에서는, 최저동작전압(vi)(min)은 다음 식 (8)에 의해 결정된다.In addition, when short-circuit, a larger power is applied, and the emitter area of the power transistor tr must be formed sufficiently larger than the rated value, thereby increasing the chip cost of the power transistor tr. In addition, since the current suppression operation is not performed to the maximum current io (max) in the load side circuit, it is necessary to have a configuration corresponding to excessive current in the load side circuit. In the DC stabilized power supply 1 configured as described above, the minimum operating voltage vi (min) is determined by the following equation (8).
vi(min)=id×rs+vbe(q3)+vbe(q2)+vbe(ql)+vce … (8)vi (min) = id x rs + vbe (q3) + vbe (q2) + vbe (ql) + vce... (8)
상기 문제는 최소동작전압(vi)(min)이 높다는 것이다. 상기 식에서, vce는 입력전압(vi)의 전원라인(8)과 출력단 사이에 배치되는 PNP형 트랜지스터의 콜렉터 및 에미터 사이의 전압이다.The problem is that the minimum operating voltage (vi) (min) is high. In the above formula, vce is the voltage between the collector and the emitter of the PNP type transistor disposed between the power supply line 8 and the output terminal of the input voltage vi.
본 발명의 목적은 고정밀도의 과전류 보호동작을 채용함에 의해 PNP형 트랜지스터의 칩비용을 절감할 수가 있음과 동시에, 저전압동작이 가능한 직류 안정화 전원장치를 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a DC stabilized power supply device capable of reducing the chip cost of a PNP type transistor and enabling low voltage operation by employing a high precision overcurrent protection operation.
상기 목적을 달성하기 위해, 본 발명의 직류 안정화 전원장치에서는, 입출력 단자 사이에 파워소자로서 작용하는 PNP형 트랜지스터, 및 상기 PNP 형 트랜지스터의 출력전압을 소정의 기준 전압과 비교하여 상기 출력 전압과 소정의 기준 전압 사이의 차에 따라 상기 PNP형 트랜지스터의 베이스 전류를 제어하는 제어 IC가 하나의 패키지로 밀봉되어 있는 직류 안정화 전원장치에 있어서, 상기 PNP형 트랜지스터와 직렬로 전류 검출 저항을 형성하고, 상기 제어 IC는 상기 전류 검출 저항의 단자간 전압을 감시하여 상기 단자간 전압이 소정치 이상으로 되면 과전류 보호동작을 하는 과전류 보호회로를 포함하는 것을 특징으로 하고 있다.In order to achieve the above object, in the DC stabilized power supply apparatus of the present invention, the output voltage and the output voltage of the PNP transistor and the PNP transistor serving as power elements between the input and output terminals and the PNP transistor are compared with a predetermined reference voltage. A DC stabilized power supply in which a control IC for controlling the base current of the PNP type transistor according to the difference between the reference voltages of the PNP transistors is sealed in one package, wherein a current detection resistor is formed in series with the PNP type transistor. The control IC includes an overcurrent protection circuit that monitors the voltage between terminals of the current detection resistor and performs an overcurrent protection operation when the voltage between the terminals becomes a predetermined value or more.
즉, PNP형 트랜지스터 및 제어 IC의 2칩 구조를 가진 직류 안정화 전원장치에 있어서, 상기 PNP형 트랜지스터와 직렬로 전류 검출 저항을 형성하고 그 단자들 사이의 전압에 따라 과전류 검출을 한다.That is, in a DC stabilized power supply device having a two-chip structure of a PNP type transistor and a control IC, a current detection resistor is formed in series with the PNP type transistor and overcurrent detection is performed in accordance with the voltage between the terminals.
상기 구성에 의하면, 입출력 단자 사이의 파워소자로서 PNP형 트랜지스터를 이용함에 의해, 저손실 및 저전압동작을 가능케 하며, 또한 바이폴라 프로세스등으로 형성되는 상기 파워소자 및 M0S 구조등으로 형성되는 제어 IC를 서로 분리하여 각각 최적 프로세스로 형성함으로써 범용성을 확대시킨 2칩 구성의 직류 안정화 전원장치에 있어서, PNP형 트랜지스터에 직렬로 금속 저항등으로 형성되는 전류 검출 저항을 형성함으로써, 약간의 손실의 증대 및 입출력 전압차의 상승을 초래하지만, 베이스 전류로부터 과전류를 검출하는 경우에는, 전류 증폭율등의 소자의 격차에 의한 영향을 받지 않게 된다.According to the above arrangement, by using the PNP transistor as the power element between the input and output terminals, low loss and low voltage operation is possible, and the control IC formed by the M0S structure and the like are separated from each other. In the two-chip DC stabilized power supply device, which has increased its versatility by forming an optimal process, respectively, by forming a current detection resistor formed of a metal resistor or the like in series with a PNP transistor, a slight increase in loss and an input / output voltage difference However, when an overcurrent is detected from the base current, it is not affected by the gap between the elements such as the current amplification factor.
따라서, PNP형 트랜지스터의 과전류 보호 레벨의 마진을 작게 하여 과전류 보호 레벨을 정격전류치에 가깝게 할 수 있다. 이로써, 칩 면적을 축소하여, 저비용화를 실현할 수 있다.Therefore, the margin of the overcurrent protection level of the PNP transistor can be reduced to bring the overcurrent protection level closer to the rated current value. As a result, the chip area can be reduced and the cost can be realized.
또한, 상기 목적을 달성하기 위해, 본 발명의 직류 안정화 전원장치에서는, 입출력 단자 사이에 파워소자로서 작용하는 PNP형 트랜지스터, 및 오차 앰플리파이어가 상기 PNP형 트랜지스터의 출력전압을 소정의 기준전압과 비교하여, 상기 출력 전압과 소정의 기준 전압의 차에 따라 상기 PNP형 트랜지스터의 베이스 전류를 제어하는 제어 IC가 하나의 패키지에 밀봉되는 직류 안정화 전원장치에 있어서, 상기 제어 IC는 상기 PNP형 트랜지스터의 베이스 전류(Id) 검출용 베이스 저항(Rs), 상기 PNP형 트랜지스터의 베이스와 베이스 저항(Rs) 사이에서 상기 출력전압과 기준전압의 차에 대응하는 제어전류를 증폭함으로써 베이스 전류(Id)를 생성하는 다링턴 접속을 가진 제 1 및 제 2 트랜지스터(Q1,Q2), 참조용저항(Rr), 상기 참조용저항(Rr)을 전원라인들 사이에 접속하여 상기 출력전압이 낮아지면 입력 전원 라인측에서 상기 참조용저항(Rr)에 더 큰 전류를 공급하는 제 3 및 제 4 트랜지스터(Q3,Q4), 상기 참조용저항(Rr)의 단자전압을 분압하는 분압저항(Rl,R2), 및 상기 분압저항(R1,R2)의 분압치를 베이스저항(Rs)의 단자들 사이의 전압과 균형을 맞추도록 상기 제어전류를 조정하는 커런트 미러 회로(CM1)를 포함하는 단락 보호 회로를 구비하는 것을 특징으로 하고 있다.In addition, in order to achieve the above object, in the DC stabilized power supply apparatus of the present invention, a PNP transistor and an error amplifier serving as a power element between input and output terminals compare the output voltage of the PNP transistor with a predetermined reference voltage. And a control IC for controlling the base current of the PNP transistor according to a difference between the output voltage and a predetermined reference voltage in a single package, wherein the control IC is a base current of the PNP transistor. (Id) A base current Id is generated by amplifying a control current corresponding to the difference between the output voltage and the reference voltage between the detection base resistor Rs and the base and base resistor Rs of the PNP transistor. The first and second transistors Q1 and Q2 having a ring connection, the reference resistor Rr, and the reference resistor Rr are connected between power lines. When the output voltage is lowered, the terminal voltages of the third and fourth transistors Q3 and Q4 and the reference resistor Rr that supply a larger current to the reference resistor Rr on the input power line side are divided. Current mirror circuit CM1 which adjusts the control current to balance the voltage divider resistors Rl and R2 and the voltage divider values of the voltage divider resistors R1 and R2 with the voltages between the terminals of the base resistor Rs. A short circuit protection circuit is provided.
즉, PNP형 트랜지스터 및 제어 IC의 2칩 구성의 직류 안정화 전원장치에 있어서, 제 3 및 제 4 트랜지스터(Q3,Q4)에 의해, 출력전압이 낮아지면 입력 전원 라인측에서 참조용저항(Rr)에 더 큰 전류를 공급하고, 단자 전압을 분압저항(R1,R2)으로 분압하여 얻어진 분압치를 베이스 저항(Rs)의 단자간 전압과 균형을 맞추도록 커런트 미러 회로(CM1)에 의해 베이스 전류(Id)를 생성하는 다링턴 접속된 제 1 및 제 2 트랜지스터(Ql,Q2)로의 제어전류를 조정하여, 출력전압이 낮아지게 되면 출력 전류를 감소시키는 소위 폴드백 특성에 의한 단락보호동작을 실현한다.That is, in the DC stabilized power supply device having a two-chip configuration of a PNP transistor and a control IC, when the output voltage is lowered by the third and fourth transistors Q3 and Q4, the reference resistance Rr is provided on the input power line side. The base current Id is applied by the current mirror circuit CM1 so as to supply a larger current to the terminal voltage and divide the terminal voltage by the voltage divider resistors R1 and R2 to balance the voltage divider value with the voltage between the terminals of the base resistor Rs. By controlling the control currents to the Darlington-connected first and second transistors Ql and Q2, which are generated, the short-circuit protection operation by a so-called foldback characteristic that reduces the output current when the output voltage is lowered is realized.
상기 구성에 의하면, 출력 전압이 낮게 되면 출력 전류를 감소시키는 소위 폴드백 특성을 실현하는 단락보호회로에서, 제 3 트랜지스터(Q3)의 에미터전위는 참조용저항(Rr)의 단자전압과 거의 같게 되어, 이 전압을 Va로 하면, 단락때 베이스 전류(Ids)는 다음 식(9)에 의해 결정된다.According to the above constitution, in the short circuit protection circuit which realizes a so-called foldback characteristic that reduces the output current when the output voltage is low, the emitter potential of the third transistor Q3 is approximately equal to the terminal voltage of the reference resistor Rr. When this voltage is set to Va, the base current Ids at the time of short circuit is determined by the following equation (9).
Ids={Va×R2/(R1+R2)}/Rs …(9)Ids = {Va × R 2 / (R 1 + R 2)} / Rs. (9)
따라서, 출력전압이 낮아지게 되면 상기 제 2 트랜지스터(Q2)를 통해 공급되는 베이스 전류(Id)를 억제하는 상기 폴드백 특성을 실현할 수 있다.Therefore, when the output voltage is lowered, the foldback characteristic of suppressing the base current Id supplied through the second transistor Q2 can be realized.
이때, 최저동작전압Vi(min)은, 입력전압(Vi)의 전원라인과 출력단자 사이에 배치되는 PNP형 트랜지스터의 콜렉터 및 에미터 사이의 전압을 Vce로 하면, 다음 식(10)에 의해 결정된다.At this time, the minimum operating voltage Vi (min) is determined by the following equation (10) when the voltage between the collector and the emitter of the PNP type transistor disposed between the power supply line of the input voltage Vi and the output terminal is Vce. do.
Vi(min)=Id×Rs+Vbe(Q2)+Vbe(Ql)+Vce …(10)Vi (min) = Id x Rs + Vbe (Q2) + Vbe (Ql) + Vce... 10
상기 식(8)에 의해 표현된 종래 기술의 직류 안정화 전원장치(1)와 비교하면, 동작 전압이 거의 1Vbe, 즉 1〔V〕정도 감소된다.Compared with the DC stabilized power supply 1 of the prior art represented by the above formula (8), the operating voltage is reduced by almost 1 Vbe, that is, 1 [V].
또한, 상기 목적을 달성하기 위해, 본 발명의 직류 안정화 전원장치에서는, 입출력 단자 사이에 파워소자로서 작용하는 PNP형 트랜지스터, 및 상기 PNP형 트랜지스터의 출력전압을 소정의 기준전압과 비교하여 상기 출력 전압과 소정의 기준전압의 차에 대응하는 상기 PNP형 트랜지스터의 베이스 전류를 제어하는 제어 IC가 하나의 패키지에 밀봉되는 직류 안정화 전원장치에 있어서, (a) 상기 PNP형 트랜지스터와 직렬로 전류 검출 저항을 형성하고, 상기 제어 IC는 상기 전류 검출 저항의 단자들 사이의 전압을 감시하여 단자들 사이의 전압이 소정치 이상으로 되면 과전류 보호동작을 하는 과전류보호회로; (b) 상기 PNP형 트랜지스터의 베이스 전류(Id) 검출용 베이스 저항(Rs), 상기 PNP형 트랜지스터의 베이스 및 베이스 저항(Rs) 사이에 배치되어 상기 출력전압과 기준전압 사이의 차에 대응하는 제어전류를 증폭하여 베이스 전류(Id)를 생성하는 다링턴 접속된 제 1 및 제 2 트랜지스터(Q1,Q2), 참조용저항(Rr), 상기 참조용저항(Rr)을 전원라인들 사이에 접속하여 상기 출력전압이 낮아지게 되면 입력전원 라인측에서 상기 참조용저항(Rr)에 더 큰 전류를 공급하는 제 3 및 제 4 트랜지스터(Q3,Q4), 상기참조용저항(Rr)의 단자전압을 분압하는 분압저항(R1,R2), 상기 분압저항(Rl,R2)의 분압치를 베이스 저항(Rs)의 단자들 사이의 전압과 균형을 맞추도록 상기 제어전류를 조정하는 커런트 미러 회로(CM1)를 포함하는 단락보호회로를 구비함을 특징으로 하고 있다.In addition, in order to achieve the above object, in the DC stabilized power supply apparatus of the present invention, the output voltage of the PNP transistor, which acts as a power element between input and output terminals, and the output voltage of the PNP transistor is compared with a predetermined reference voltage. A DC stabilized power supply in which a control IC for controlling the base current of the PNP transistor corresponding to a difference between the PNP transistor and a predetermined reference voltage is sealed in one package, the method comprising: (a) applying a current detection resistor in series with the PNP transistor; And the control IC monitors a voltage between the terminals of the current detection resistor and performs an overcurrent protection operation when the voltage between the terminals is greater than or equal to a predetermined value; (b) a control disposed between the base resistor Rs for detecting the base current Id of the PNP transistor, the base and base resistor Rs of the PNP transistor, and corresponding to the difference between the output voltage and the reference voltage; Darlington connected first and second transistors Q1 and Q2, a reference resistor Rr, and the reference resistor Rr, which amplify the current to generate a base current Id, are connected between power supply lines. When the output voltage is lowered, the terminal voltages of the third and fourth transistors Q3 and Q4 and the reference resistor Rr that supply a larger current to the reference resistor Rr on the input power line side are divided. And a current mirror circuit CM1 that adjusts the control current to balance the divided voltages of the divided resistors R1 and R2 with the voltages between the terminals of the base resistor Rs. A short circuit protection circuit is provided.
상기 구성에 의하면, 출력전압이 저하하게 되면, 우선 과전류 보호회로는PNP형 트랜지스터와 직렬로 형성된 전류 검출 저항의 단자들 사이의 전압으로부터, 전류 증폭율등의 소자의 격차에 의한 영향을 받지 않고 과전류를 검출하는 보호동작을 하며, 출력전압이 더욱 저하되면, 단락보호회로는, 참조용저항(Rr)의 단자전압과 거의 같은 제 3 트랜지스터(Q3)의 에미터전압을 Va로 하면, 베이스 전류(Ids)를 다음 식 (9)에 따라 설정함으로써,According to the above configuration, when the output voltage is lowered, the overcurrent protection circuit is first subjected to the overcurrent without being influenced by the difference of the element such as the current amplification factor from the voltage between the terminals of the current detection resistor formed in series with the PNP type transistor. When the output voltage is further lowered, the short-circuit protection circuit sets the base current (when the emitter voltage of the third transistor Q3 equal to the terminal voltage of the reference resistor Rr is Va. By setting Ids) according to the following equation (9),
Ids={Va×R2/(R1+R2)}/Rs …(9)Ids = {Va × R 2 / (R 1 + R 2)} / Rs. (9)
제 2 트랜지스터(Q2)를 통해 인가되는 베이스 전류(Id)를 억제하여, 폴드백 특성을 실현한다.The base current Id applied through the second transistor Q2 is suppressed to realize the foldback characteristic.
따라서, PNP형 트랜지스터의 과전류 보호 레벨의 마진을 작게 하고 칩면적을 축소할 수 있으므로, 저비용으로 될 수 있으며, 또한 최저 동작 전압Vi(min)은, 오차 앰플리파이어내에서, 입력전압(Vi)의 전원라인과 출력단자 사이에 배치되는 PNP형 트랜지스터의 콜렉터 및 에미터 사이의 전압을 Vce로 하면, 다음 식 (10)으로 표현될 수 있다.Therefore, the margin of the overcurrent protection level of the PNP transistor can be reduced and the chip area can be reduced, resulting in low cost, and the lowest operating voltage Vi (min) is a power supply of the input voltage Vi within the error amplifier. If the voltage between the collector and the emitter of the PNP type transistor disposed between the line and the output terminal is Vce, it can be expressed by the following equation (10).
Vi(min)=Id×Rs+Vbe(Q2)+Vbe(Ql)+Vce ···(10)Vi (min) = Id × Rs + Vbe (Q2) + Vbe (Ql) + Vce ... (10)
따라서, 저전압동작을 가능케 할 수 있다.Thus, low voltage operation can be enabled.
또한, 상기 목적을 달성하기 위해, 본 발명의 직류 안정화 전원장치는, 입출력 단자들 사이에 파워소자를 배치하고, 그 파워 소자의 출력전압을 출력분압저항으로 분압하여 얻어진 귀환전압을 오차 앰플리파이어에 의해 결정되는 기준전압과 비교하여, 귀환 전압과 소정의 기준 전압 사이의 차에 따라 상기 파워소자의 제어전류를 제어함으로써 정전압동작을 실현함과 동시에, 단락보호회로가 상기 귀환전압을 검출하여, 출력전압이 낮아지게 되면 출력전류를 감소시키는 단락보호동작을 실현하는 직류 안정화 전원장치에 있어서, 상기 단락보호회로는, 정격전압 출력시에 오차 앰플리파이어의 입력 트랜지스터의 베이스 전류와 동일한 전류를, 상기 출력 분압 저항의 분압점에 인가하는 것을 특징으로 하고 있다.In addition, in order to achieve the above object, in the DC stabilized power supply apparatus of the present invention, a feedback voltage obtained by arranging a power device between input / output terminals and dividing the output voltage of the power device by an output voltage divider resistor by an error amplifier. Compared with the determined reference voltage, the constant current operation is realized by controlling the control current of the power element according to the difference between the feedback voltage and the predetermined reference voltage, and at the same time, the short circuit protection circuit detects the feedback voltage and output voltage In the DC stabilized power supply device which realizes a short circuit protection operation to reduce the output current when the voltage is lowered, the short circuit protection circuit outputs a current equal to the base current of the input transistor of the error amplifier when the rated voltage is output. It is characterized by applying to the partial pressure point of.
즉, 출력 전압 검출을 위해 상기 오차 앰플리파이어와 동시에 출력 분압 저항의 분압점에 나타나는 귀환전압을 검출하는 단락보호회로로부터, 정격전압 출력시의 상기 오차 앰플리파이어의 입력 트랜지스터의 베이스 전류와 동일한 전류를, 상기 분압점에 인가한다.That is, from the short-circuit protection circuit which detects the feedback voltage which appears at the voltage dividing point of an output voltage-dividing resistor at the same time as the said error amplifier for output voltage detection, the electric current equal to the base current of the input transistor of the said error amplifier at the rated voltage output is said, Apply at partial pressure point.
상기 구성에 의하면, 출력 전압 검출을 위해 상기 오차 앰플리파이어 및 출력분압저항의 분압점에 나타나는 귀환전압을 검출하는 단락보호회로로부터, 정격 전압 출력시의 상기 오차 앰플리파이어의 입력 트랜지스터의 베이스 전류와 동일한 전류를, 상기 분압점에 인가한다. 즉, 입력 트랜지스터가 NPN형 트랜지스터인 경우에는, 베이스 전류가 흐르고, PNP형 트랜지스터인 경우에는, 베이스 전류가 인입된다.According to the above configuration, a short circuit protection circuit for detecting a feedback voltage appearing at the voltage dividing point of the error amplifier and the output voltage divider for detecting the output voltage has a current equal to the base current of the input transistor of the error amplifier at the rated voltage output. , To the partial pressure point. That is, the base current flows when the input transistor is an NPN transistor, and the base current flows in when the input transistor is a PNP transistor.
따라서, 상기 출력 분압 저항이 베이스 전류를 공급하지 않게 되어, 상기 출력 분압 저항이 전력 세이브를 위해 고저항으로 될때도, 상기 베이스 전류는 출력 분압 저항에서의 전압강하를 야기하지 않고, 따라서 입력 트랜지스터의 hFE 격차에 의한 정격 출력 전압의 오차를 제거할 수 있다.Thus, even when the output voltage divider resistor does not supply a base current, and the output voltage divider resistor becomes a high resistance for power saving, the base current does not cause a voltage drop in the output voltage divider resistor, and thus the hFE of the input transistor. The error of the rated output voltage due to the gap can be eliminated.
본 발명의 다른 목적, 특징, 및 장점은 첨부 도면들을 참조하여 기술되는 상세한 설명에 의해 충분히 이해될 것이다.Other objects, features, and advantages of the present invention will be fully understood by the detailed description described with reference to the accompanying drawings.
도 1은 본 발명의 실시예 1의 직류 안정화 전원장치의 개략적인 구성을 나타낸 블록도,1 is a block diagram showing a schematic configuration of a DC stabilized power supply of Embodiment 1 of the present invention;
도 2는 도 1 및 도 3에 나타낸 직류 안정화 전원장치의 동작 특성을 나타낸 그래프,2 is a graph showing the operating characteristics of the DC stabilized power supply device shown in Figures 1 and 3,
도 3은 도 1의 직류 안정화 전원장치에 제공된 제어 IC의 구성을 구체적으로 설명하기 위한 전기 회로도,3 is an electric circuit diagram for explaining in detail the configuration of a control IC provided in the DC stabilized power supply of FIG.
도 4는 정전압 회로내의 오차 앰플리파이어의 구성예를 나타낸 전기 회로도,4 is an electric circuit diagram showing an example of the configuration of an error amplifier in a constant voltage circuit;
도 5는 정전압 회로내의 기준 전압원의 구성예를 나타낸 전기 회로도,5 is an electric circuit diagram showing an example of the configuration of a reference voltage source in a constant voltage circuit;
도 6은 종래 기술의 직류 안정화 전원장치의 전기 회로도, 및6 is an electrical circuit diagram of a DC stabilized power supply of the prior art, and
도 7은 도 6의 직류 안정화 전원장치의 동작 특성을 나타내는 그래프이다.FIG. 7 is a graph illustrating operating characteristics of the DC stabilized power supply device of FIG. 6.
도 1 내지 5를 참조하여, 본 발명의 일 실시예를 설명한다.1 to 5, an embodiment of the present invention will be described.
도 1은, 본 발명의 일 실시예에 따른 직류안정화 전원장치(11)의 구성을 개략적으로 나타내는 블록도이다. 직류안정화 전원장치(11)는 입력단자(P1), 출력단자(P2), 및 접지단자(P3)를 포함하는 소위 3단자 레귤레이터이다. 입력단자(P1)로부터의 입력전압(Vi)은 소정의 정전압(Vo)으로 안정화되고 출력단자(P2)로부터 출력된다. 직류안정화 전원장치(11)는, 예컨대, 5 내지 10[A]의 비교적 큰 전류용으로 사용된다. 개략적으로, (a) PNP형 바이폴라 트랜지스터 등에 의해 실현되는 파워 트랜지스터(TR), 및 (b) 파워 트랜지스터(TR)의 베이스전류(Id)를 제어하는 제어 IC(12)의 2개의 칩이, 리드프레임상에 탑재되고 하나의 패키지로서 수지로 밀봉된다.1 is a block diagram schematically showing the configuration of a DC stabilized power supply 11 according to an embodiment of the present invention. The DC stabilized power supply 11 is a so-called three-terminal regulator including an input terminal P1, an output terminal P2, and a ground terminal P3. The input voltage Vi from the input terminal P1 is stabilized to a predetermined constant voltage Vo and output from the output terminal P2. The DC stabilized power supply 11 is used for a relatively large current of, for example, 5 to 10 [A]. Roughly, two chips of (a) the power transistor TR realized by a PNP type bipolar transistor or the like, and (b) the control IC 12 controlling the base current Id of the power transistor TR are read. It is mounted on a frame and sealed with resin as one package.
제어 IC(12)에는, 정전압회로(13), 과전류보호회로(14), 및 단락보호회로(15)가 제공된다. 정전압회로(13)의 오차 앰플리파이어(16)는 분압값(Vadj)과 기준전압원(17)으로부터 비반전입력단에 인가되는 기준전압(Vref1)을 비교하고, 분압값(Vadj)과 소정의 기준전압(Vref1) 사이의 차이에 대응하는 제어전류를, 제어 트랜지스터(Q12)의 베이스로 인가한다. 분압값(Vadj)은, 제어 IC(12)의 단자(P11)로부터 반전입력단에 인가되는, 출력전압(Vo)을 출력분압저항(R31,R32)으로 분압함에 의해 얻어진다. 제어 트랜지스터(Q12)는 제어전류를 증폭하고, 제어 IC(12)의 입력단자(P12)로부터 파워 트랜지스터(TR)의 베이스전류(Id)를 인입한다. 따라서, 정전압동작은: 출력전압(Vo)의 분압값(Vadj)이 기준전압(Vref1)보다 낮게 되며, 베이스전류가 증가되어 출력전압(Vo)을 소망하는 일정값으로 유지시킴으로써 실행된다. 출력분압저항(R31)의 단자 사이에 병렬로 위상보상용 콘덴서(C11)가 접속된다.The control IC 12 is provided with a constant voltage circuit 13, an overcurrent protection circuit 14, and a short circuit protection circuit 15. The error amplifier 16 of the constant voltage circuit 13 compares the divided voltage Vadj with the reference voltage Vref1 applied from the reference voltage source 17 to the non-inverting input terminal, and the divided voltage Vadj and the predetermined reference voltage ( The control current corresponding to the difference between Vref1) is applied to the base of the control transistor Q12. The voltage dividing value Vadj is obtained by dividing the output voltage Vo applied to the inverting input terminal from the terminal P11 of the control IC 12 by the output voltage dividing resistors R31 and R32. The control transistor Q12 amplifies the control current and draws the base current Id of the power transistor TR from the input terminal P12 of the control IC 12. Therefore, the constant voltage operation is performed by: the divided voltage value Vaj of the output voltage Vo is lower than the reference voltage Vref1, and the base current is increased to maintain the output voltage Vo at a desired constant value. The phase compensating capacitor C11 is connected in parallel between the terminals of the output voltage dividing resistor R31.
본 발명에서, 전류검출저항(Rp)은 파워 트랜지스터(TR)와 일체로 형성되고 입력단자(P1)와 출력단자(P2) 사이의 스루라인(through line)에 직렬로 접속된다. 전류검출저항(Rp)의 단자 전압(Vs)은 제어 IC(12)의 입력단자(P13,P14)로부터 과전류보호회로(14)에 인가된다. 과전류보호회로(14)에서는, 상기 단자 전압(Vs)이, 오차 앰플리파이어(18)에서, 기준전압원(19)에서 얻어진 기준전압(Vref2)과 비교된다. 단자 전압(Vs)이 기준전압(Vref2) 이상일 때, 오차 앰플리파이어(18)는, 제어트랜지스터(Q12)의 베이스와 접지단자(P15) 사이에 배치되는 제어트랜지스터(Q10)를 도통시키고, 제어전류를 바이패스하여, 베이스전류(Id)를 억제한다.In the present invention, the current detection resistor Rp is formed integrally with the power transistor TR and is connected in series with a through line between the input terminal P1 and the output terminal P2. The terminal voltage Vs of the current detection resistor Rp is applied to the overcurrent protection circuit 14 from the input terminals P13 and P14 of the control IC 12. In the overcurrent protection circuit 14, the terminal voltage Vs is compared with the reference voltage Vref2 obtained from the reference voltage source 19 in the error amplifier 18. When the terminal voltage Vs is equal to or higher than the reference voltage Vref2, the error amplifier 18 conducts a control transistor Q10 disposed between the base of the control transistor Q12 and the ground terminal P15 to supply a control current. Bypassing the base current Id is suppressed.
참조부호(Ll-L2-L3)로 도시된 바와 같이, 이 배치는 출력전압(Vo)이 감소되더라도 출력전류(Io)를 Io1의 일정값으로 유지하는 수하(垂下)(drooping)특성을 실현할 수 있어, 과부하에 따른 과전류 보호동작을 실현할 수 있다.As shown by reference numerals Ll-L2-L3, this arrangement can realize a drooping characteristic of keeping the output current Io at a constant value of Io1 even when the output voltage Vo is reduced. Therefore, the overcurrent protection operation due to the overload can be realized.
또한, 단락보호회로(15)에서, 베이스저항(Rs)은 베이스전류(Id)를 전압으로 변화시킨다. 단자사이의 전압이 소정값 이상으로 될 때, 오차 앰플리파이어(16)로부터 제어 트랜지스터(Q12)로 제어전류를 바이패스하도록 제어트랜지스터(Q20)가 도통된다. 다음, 도 2에 도시된 바와 같이, 참조부호(L 1-L4-L5-L6)에 의해 나타내진 폴드백(fold-back)특성을 실현할 수 있다.In the short circuit protection circuit 15, the base resistor Rs changes the base current Id into a voltage. When the voltage between the terminals becomes higher than or equal to the predetermined value, the control transistor Q20 is turned on so as to bypass the control current from the error amplifier 16 to the control transistor Q12. Next, as shown in Fig. 2, the fold-back characteristic indicated by reference numerals L 1 -L 4 -L 5 -L 6 can be realized.
제어트랜지스터(Q10,Q20)의 콜렉터와 베이스 사이에는, 발진방지용콘덴서(C1,C2)가 각각 배치된다.The oscillation preventing capacitors C1 and C2 are disposed between the collector and the base of the control transistors Q10 and Q20, respectively.
도 3은, 상기 설명된 구성을 갖는 직류안정화 전원장치(11)의 제어 IC(12)를 구체적으로 설명하기 위한 전기 회로도이다. 도 2에서, 도 1에 대응하는 부분은 동일한 참조부호로 나타내고, 그 설명은 생략된다. 과전류보호회로(14)에서, 단자(P13)로부터 입력단자(P1)에 접속되는 하이레벨 전원라인(21)과, 단자(P15)로부터 접지단자(P3)에 접속되는 로우레벨 전원라인(22) 사이에는, 정전류원(F1), 다이오드 접속을 갖는 트랜지스터(Q11), 및 저항(Rl1)을 포함하는 직렬회로가 접속된다. 또한, 전원라인(21,22) 사이에는, 트랜지스터(Q12), 트랜지스터(Q13), 및 저항(R12)을 포함하는 직렬회로가 접속된다. 또한, 단자(P14)를 통해 전류검출저항(Rp) 및 파워 트랜지스터(TR)의 접속점(P20)에 접속되는 라인(23)과 접지라인(22) 사이에는, 트랜지스터(Q14), 트랜지스터(Q15), 및 저항(R13)을 포함하는 직렬회로가 접속된다.3 is an electric circuit diagram for explaining in detail the control IC 12 of the DC stabilized power supply 11 having the above-described configuration. In Fig. 2, the parts corresponding to Fig. 1 are denoted by the same reference numerals, and the description thereof is omitted. In the overcurrent protection circuit 14, the high level power supply line 21 connected from the terminal P13 to the input terminal P1, and the low level power supply line 22 connected from the terminal P15 to the ground terminal P3. Between them, a series circuit including a constant current source F1, a transistor Q11 having a diode connection, and a resistor R1 is connected. In addition, a series circuit including a transistor Q12, a transistor Q13, and a resistor R12 is connected between the power supply lines 21 and 22. In addition, between the line 23 and the ground line 22, which are connected to the connection point P20 of the current detection resistor Rp and the power transistor TR through the terminal P14, the transistors Q14 and Q15 are connected. And a series circuit including a resistor R13 are connected.
PNP형 트랜지스터(Q12,Q14)는 동일한 에미터 면적비를 갖도록 커런트 미러 회로(CM11)를 형성한다. PNP형 트랜지스터(Q11,Q15,Q13)는 1:1:x의 에미터 면적비를 갖도록 커런트 미러 회로(CM12)를 형성한다.PNP transistors Q12 and Q14 form current mirror circuit CM11 to have the same emitter area ratio. The PNP transistors Q11, Q15, and Q13 form the current mirror circuit CM12 to have an emitter area ratio of 1: 1: x.
따라서, 라인(21,23) 사이의 전위차, 즉, 전압(Vs)은 다음 식에 의해 결정된다.Therefore, the potential difference between the lines 21 and 23, i.e., the voltage Vs, is determined by the following equation.
Vs = k·T/q·ln(x) …(11),Vs = kT / qln (x)... 11,
저항(R14)을 통해 트랜지스터(Q13)의 콜렉터에 접속된 제어트랜지스터(Q10)가 도통되고 과전류보호동작을 실행하도록 저항(R15)을 통해 제어전류가 인입된다.The control transistor Q10 connected to the collector of the transistor Q13 through the resistor R14 is conducted and a control current is drawn through the resistor R15 to perform the overcurrent protection operation.
이 경우, 출력전류(Io)가 Iou의 정격전류값을 가질 때, 프로세스의 격차를 고려하여, 과전류보호레벨(Iop)을:In this case, when the output current Io has a rated current value of Iou, taking into account the process gap, the overcurrent protection level Iop:
Iop = 2×Iou … (12)Iop = 2 x Iou... (12)
정도까지 감소시킬 수 있다.Can be reduced to a degree.
제어트랜지스터(Q11,Q13)의 콜렉터 사이에는, 발진방지용 콘덴서(C3)가 제공된다.Between the collectors of the control transistors Q11 and Q13, an oscillation preventing capacitor C3 is provided.
한편, 단락보호회로(15)에서, 오차 앰플리파이어(16)로부터의 제어전류는 제어트랜지스터(Q12)에 대응하는 다링턴(Darlington) 접속된 2단 트랜지스터(Q1,Q2)에 의해 증폭된다. 트랜지스터(Q2)의 베이스와 에미터 사이에는, 바이어스용 저항(R21)이 배치된다. 또한, 트랜지스터(Q1)의 베이스와 에미터 사이에는, 과도응답성을 향상시키기 위해, 역극성을 갖는 다이오드로서 기능하도록 트랜지스터(Q21)가 배치된다.On the other hand, in the short circuit protection circuit 15, the control current from the error amplifier 16 is amplified by Darlington connected two-stage transistors Q1 and Q2 corresponding to the control transistor Q12. A bias resistor R21 is disposed between the base and the emitter of the transistor Q2. In addition, the transistor Q21 is disposed between the base and the emitter of the transistor Q1 so as to function as a diode having reverse polarity in order to improve the transient response.
단자(P12,P13) 사이에는, 바이어스용 저항(R22)이 배치된다. 트랜지스터(Q2)에 의해 베이스전류(Id)의 인출이 실행될 때, 파워 트랜지스터(TR)를 도통시키기 위해 단자사이 전압을 발생하도록 저항(R22)으로부터 전류가 흐른다. 베이스전류(Id)는 트랜지스터(Q2)로부터 베이스저항(Rs)에 인가된다. 또한, 정전류원(F2)으로부터 트랜지스터(Q23)를 통해 베이스저항(Rs)에 전류가 인가된다. 트랜지스터(Q23)는 제어트랜지스터(Q20)와 커런트 미러 회로(CM1)를 형성하며, 제어트랜지스터(Q20)의 콜렉터는 트랜지스터(Q1)의 베이스에 접속되고, 에미터는 전원라인(21,22) 사이의 트랜지스터(Q3) 및 분압저항(R1,R2)을 포함하는, 직렬회로의 분압저항(R1,R2)의 분압점(P21)에 접속된다. 트랜지스터(Q3)의 베이스는 트랜지스터(Q24) 및 전원라인(21,22) 사이의 정전류원(F3)을 포함하는, 직렬회로의 접속점(P22)에 접속된다. 트랜지스터(Q24)의 베이스는 기준전압원(17)에 접속된다.The bias resistor R22 is disposed between the terminals P12 and P13. When the extraction of the base current Id is performed by the transistor Q2, a current flows from the resistor R22 to generate a voltage between the terminals for conducting the power transistor TR. The base current Id is applied from the transistor Q2 to the base resistor Rs. In addition, a current is applied from the constant current source F2 to the base resistor Rs through the transistor Q23. Transistor Q23 forms control transistor Q20 and current mirror circuit CM1, the collector of control transistor Q20 is connected to the base of transistor Q1, and the emitter is connected between power supply lines 21, 22. It is connected to the voltage dividing point P21 of the voltage dividing resistors R1 and R2 of the series circuit including the transistor Q3 and the voltage dividing resistors R1 and R2. The base of the transistor Q3 is connected to the connection point P22 of the series circuit, which includes the constant current source F3 between the transistor Q24 and the power supply lines 21 and 22. The base of the transistor Q24 is connected to the reference voltage source 17.
접속점(P22)은 다이오드 접속된 트랜지스터(Q25)를 통해 로우레벨 전원라인(22)에 접속되고 참조용 저항(Rr) 및 트랜지스터(Q4)를 포함하는 직렬회로를 통해 전원라인(22)에 접속된다. 트랜지스터(Q4)의 베이스에 출력전압(Vo)의 분압값(Vadj)이 인가된다.The connection point P22 is connected to the low level power supply line 22 through a diode-connected transistor Q25 and to the power supply line 22 through a series circuit including a reference resistor Rr and a transistor Q4. . The divided voltage Vaj of the output voltage Vo is applied to the base of the transistor Q4.
따라서, 단락(Vadj≒0)의 경우, 트랜지스터(Q4)가 도통되고, I1의 전류가 참조용 저항(Rr)을 통해 흐를 때, 다음 식에 의하면,Therefore, in the case of the short circuit Vadj_0, when the transistor Q4 is turned on and the current of I1 flows through the reference resistor Rr, according to the following equation:
Va = Vbe(Q4)+I1×Rr-Vbe(Q3) …(13),Va = Vbe (Q4) + I1 × Rr-Vbe (Q3)... (13),
트랜지스터(Q3)의 에미터전위(Va)는 I1×Rr에 의해 나타낼 수 있다. 이 경우, 베이스저항(Rs)을 통해 흐르는 전류(Ids)는 다음 식에 따라:The emitter potential Va of the transistor Q3 can be represented by I1 × Rr. In this case, the current Ids flowing through the base resistor Rs is given by the following equation:
Ids = {Va×R2/(R1+ R2)}/Rs …(9)Ids = {Va × R 2 / (R 1 + R 2)} / Rs. (9)
파워 트랜지스터(TR)의 베이스전류(Ids)를 억제하도록 설정된다. 즉, 종래의 직류안정화 전원장치(1)에서, 트랜지스터(q3)는 식 (4)에 따라 단락전류를 억제한다; 한편, 본 발명의 직류안정화 전원장치(11)는 식 (9)에 따라 단락전류를 억제한다.The base current Ids of the power transistor TR is set to be suppressed. That is, in the conventional DC stabilized power supply 1, the transistor q3 suppresses short circuit current according to equation (4); On the other hand, the DC stabilized power supply 11 of the present invention suppresses short circuit current according to equation (9).
여기서, 도 4에 도시된 바와 같이, 오차 앰플리파이어(16)는, 2개의 입력단의 전압을 비교하기 위해 한 쌍의 입력 트랜지스터(Q51,Q52)를 갖는 차동쌍, 및 2개의 입력단의 비교결과에 대응하는 전류를 증폭하여 출력하는 PNP형 출력 트랜지스터(Q50)에 의해 구성된다. 오차 앰플리파이어(16)내에서 전원라인과 출력단 사이에 배치되는, 출력 트랜지스터(Q50)가 콜렉터와 에미터 사이의 Vce의 전압을 가질 때, 단락보호회로(22)의 최저동작전압(Vi(min))은 다음 식에 의해 나타내진다:Here, as shown in FIG. 4, the error amplifier 16 corresponds to a differential pair having a pair of input transistors Q51 and Q52 and a comparison result of two input terminals in order to compare voltages of two input terminals. And a PNP type output transistor Q50 that amplifies and outputs a current to be output. When the output transistor Q50, which is disposed between the power supply line and the output terminal in the error amplifier 16, has a voltage of Vce between the collector and the emitter, the minimum operating voltage Vi (min) of the short-circuit protection circuit 22 ) Is represented by the formula:
Vi(min) = Id×Rs+Vbe(Q2)+Vbe(Q1)+Vce …(10)Vi (min) = Id x Rs + Vbe (Q2) + Vbe (Q1) + Vce... 10
식 8과 비교하면, Vi(min)은 거의 1 Vbe, 즉, 약 2.2[V]로 감소된다. 따라서, 저전압동작이 실행될 수 있음이 이해된다.Compared with Equation 8, Vi (min) is reduced to almost 1 Vbe, that is, about 2.2 [V]. Thus, it is understood that low voltage operation can be performed.
또한, 도 6에 도시된 바와 같이, 1 Vbe의 감소분과 동등한 전압을 갖는 트랜지스터(q3)는, 파워 트랜지스터(TR)의 베이스 전류라인에 직접 삽입되어, 큰 에미터 면적을 요구한다; 따라서, 트랜지스터(q3)를 제거함에 의해 제어 IC(12)의 칩면적도 감소시킬 수 있다.In addition, as shown in Fig. 6, the transistor q3 having a voltage equivalent to a decrease of 1 Vbe is inserted directly into the base current line of the power transistor TR, requiring a large emitter area; Therefore, the chip area of the control IC 12 can also be reduced by removing the transistor q3.
또한, 도 3 및 4를 참조하면, 본 발명에서, 정격전압이 출력될 때, 참조용 저항(Rr)의 저항값은, 트랜지스터(Q4)의 베이스전류(I2)가 오차 앰플리파이어(16)의 입력 트랜지스터(Q51)의 베이스전류(Ib)와 동일하게 되도록 트리밍조정된다. 즉, 트리밍조정은 다음 식에 따라 실행된다.3 and 4, in the present invention, when the rated voltage is output, the resistance value of the reference resistor Rr is such that the base current I2 of the transistor Q4 is input to the error amplifier 16. Trimming is performed to be equal to the base current Ib of the transistor Q51. That is, trimming adjustment is performed according to the following equation.
Vadj+Vbe(Q4)+I1·Rr = Vref1+Vbe(Q24) …(14)Vadj + Vbe (Q4) + I1Rr = Vref1 + Vbe (Q24)... (14)
이 배치에 의하면, 출력분압저항(R31)은 도 4의 참조부호(I2a)에 의해 나타내진 베이스전류(Ib)를 입력 트랜지스터(Q51)에 공급하지 않는다. 한편, 상기 설명된 바와 같이, 출력전압(Vo)이 출력분압저항(R31,R32)을 통해 오차 앰플리파이어(16)로 귀환함으로써, 통상의 직류안정화 전원장치가 출력분압저항(R31)을 통해 베이스전류(Ib)를 인가한다.According to this arrangement, the output voltage divider R31 does not supply the base current Ib indicated by reference numeral I2a in FIG. 4 to the input transistor Q51. On the other hand, as described above, the output voltage Vo returns to the error amplifier 16 through the output voltage divider resistors R31 and R32, so that the normal DC stabilizing power supply unit outputs the base current through the output voltage divider resistor R31. (Ib) is applied.
여기서, 출력전압(Vo)에 대한 출력분압저항(R31,R32)의 영향을 다음 식으로나타낸다.Here, the influence of the output voltage divider resistors R31 and R32 on the output voltage Vo is expressed by the following equation.
Vo = Vref1×(1+R31/R32)R31×IbVo = Vref1 × (1 + R31 / R32) R31 × Ib
= Vref1×(1+ R31/R32)R31×Ic/hFE …(15)= Vref1 x (1 + R31 / R32) R31 x Ic / hFE. (15)
Ic는 입력트랜지스터(Q51)의 콜렉터전류를 나타내고, hFE는 입력트랜지스터(Q51)의 전류증폭율을 나타낸다.Ic represents the collector current of the input transistor Q51, and hFE represents the current amplification factor of the input transistor Q51.
따라서, 출력전압(Vo)은, 언더라인에 의해 나타내진, 입력트랜지스터(Q51)의 전류증폭율(hFE)에 의해 영향을 받는다. 이 영향을 감소시키기 위해, 오차 앰플리파이어(16)의 입력은 입력임피던스를 증가시키도록 복수단을 포함하는 트랜지스터를 가지거나; 출력분압저항(R31,R32)의 저항값이 감소되어 출력분압저항(R31,R32)을 통해 흐르는 전류가 4자리 이상의 값으로 베이스전류(Ib)보다 충분히 크게 된다; 따라서, 베이스전류(Ib)의 차이로 인한, 귀환전압(Vadj)의 변동이 작게 될 수 있다.Therefore, the output voltage Vo is influenced by the current amplification factor hFE of the input transistor Q51, which is represented by the underline. To reduce this effect, the input of the error amplifier 16 has a transistor comprising multiple stages to increase the input impedance; The resistance value of the output voltage dividing resistors R31 and R32 is reduced so that the current flowing through the output voltage dividing resistors R31 and R32 becomes more than four digits and sufficiently larger than the base current Ib; Therefore, the variation of the feedback voltage Vadj due to the difference in the base current Ib can be made small.
그러나, 저전압화의 관점에서, 오차 앰플리파이어(16)에는 단일 입력레벨을 갖는 PNP형 또는 NPN형 트랜지스터가 제공된다. 저소비전력화의 관점에서, 출력분압저항(R31,R32)은 고저항을 갖는다. 따라서, 예컨대, 기준전압(Vref1)이 1.25[V]이고, 출력분압저항(R31,R32)의 저항값이 각각 200[KΩ]일 때, 식 (15)에서, 입력 트랜지스터(Q51)의 베이스전류(Ib)는 무시된다; 즉, 전류증폭율(hFE)이 무한대 값으로 설정되어, 하선부의 항이 0이 되고 출력전압(Vo)은 2.5[V]로 설정된다.However, in view of lowering the voltage, the error amplifier 16 is provided with a PNP type or NPN type transistor having a single input level. In view of lower power consumption, the output voltage divider resistors R31 and R32 have a high resistance. Thus, for example, when the reference voltage Vref1 is 1.25 [V] and the resistance values of the output voltage divider resistors R31 and R32 are 200 [KΩ], respectively, in the formula (15), the base current of the input transistor Q51 is represented. (Ib) is ignored; That is, the current amplification factor hFE is set to an infinite value, the term of the underline becomes 0, and the output voltage Vo is set to 2.5 [V].
한편, Ic = 20[μA] 및 hFE = 100의 경우, Ib = 0.2[μA] 및 Vo = 2.54[V]가 얻어진다. 또한, hFE = 80의 경우, Vo = 2.55[V]가 얻어지고, hFE = 200의 경우,Vo = 2.52[V]가 얻어진다.On the other hand, in the case of Ic = 20 [μA] and hFE = 100, Ib = 0.2 [μA] and Vo = 2.54 [V]. Further, when hFE = 80, Vo = 2.55 [V] is obtained, and when hFE = 200, Vo = 2.52 [V] is obtained.
따라서, 상기 설명된 바와 같이, 참조용 저항(Rr)의 저항값은, 정격전압이 출력될 때, 트랜지스터(Q4)의 베이스전류(I2)가 오차 앰플리파이어(16)의 입력 트랜지스터(Q51)의 베이스전류(Ib)와 동일하게 되도록 트리밍조정된다; 따라서, 오차 앰플리파이어에 단일 입력레벨을 갖는 트랜지스터가 제공되거나, 출력분압저항(R31,R32)이 고저항을 가질 때, 입력트랜지스터(Q51)의 전류증폭율(hFE)의 격차에 의한 영향을 받지 않고 출력전압(Vo)을 고정확도로 안정시킬 수 있다.Therefore, as described above, the resistance value of the reference resistor Rr is such that when the rated voltage is output, the base current I2 of the transistor Q4 becomes the base of the input transistor Q51 of the error amplifier 16. Trimming is made to be equal to the current Ib; Therefore, when a transistor having a single input level is provided in the error amplifier, or when the output voltage divider resistors R31 and R32 have a high resistance, they are not affected by the difference in the current amplification factor hFE of the input transistor Q51. The output voltage Vo can be stabilized with high accuracy.
상기 설명된 바와 같이, 본 발명의 직류안정화 전원장치(11)는, 직렬로 삽입된 파워 트랜지스터(TR) 및 전류검출저항(Rp)을 사용함에 의해, 도 2의 참조부호(L1-L2-L3)에 의해 나타내진 수하 특성을 나타내는, 과전류보호동작을 과전류보호회로(14)가 실행하도록 한다. 따라서, 도 2의 참조부호(A) 영역의 전력이 파워 트랜지스터(TR)에 가해지는 것을 방지할 수 있고, 단락회로의 경우, 수하 특성에 더하여, 단락보호회로(15)는 참조부호(L1-L4-L5-L6)에 의해 나타내진 폴드백 특성을 나타내어, 참조부호(B)에 의해 나타내진 전력부담이 파워 트랜지스터(TR)로부터 감소될 수 있고, 참조부호(L1-L2-L6)는 파워 트랜지스터(TR)를 보호할 수 있는 결합된 특성을 나타낸다. 결과적으로, 식 (12)에 도시된 바와 같이, 종래 정격전류값의 3배 이상으로 필요하던 출력전류의 최대값이 약 2배로 감소될 수 있고, 출력트랜지스터의 칩면적이 대폭 감소될 수 있어, 저비용화를 실현할 수 있다. 또한, 이 배치는 부하측회로의 내전압도 감소시킬 수 있다.As described above, the DC stabilized power supply 11 of the present invention uses the power transistor TR and the current detection resistor Rp inserted in series, so that the reference numerals L1-L2-L3 of FIG. The overcurrent protection circuit 14 causes the overcurrent protection operation, which exhibits the drooping characteristic indicated by). Therefore, it is possible to prevent the power of the region A of FIG. 2 from being applied to the power transistor TR, and in the case of a short circuit, in addition to the drooping characteristic, the short circuit protection circuit 15 is denoted by the reference numeral L1-. Indicating the foldback characteristics represented by L4-L5-L6), so that the power burden represented by reference B can be reduced from the power transistor TR, and reference numerals L1-L2-L6 denote power It shows a combined property that can protect the transistor TR. As a result, as shown in equation (12), the maximum value of the output current, which was required to be three times or more than the conventional rated current value, can be reduced by about two times, and the chip area of the output transistor can be greatly reduced, Low cost can be realized. This arrangement can also reduce the withstand voltage of the load side circuit.
또한, 정격전압 출력시에 있어서, 참조용 저항(Rr)의 저항값은, 트랜지스터(Q4)의 베이스전류(I2)가 오차 앰플리파이어(16)의 입력 트랜지스터(Q51)의 베이스전류(Ib)와 동일하도록 트리밍 조정된다. 따라서, 오차 앰플리파이어(16)에 단일 입력레벨을 갖는 트랜지스터가 제공되거나, 출력분압저항(R31,R32)이 고저항을 가질 때, 입력 트랜지스터(Q51)의 전류증폭율(hFE)의 격차에 의한 영향을 받지 않고 출력전압(Vo)을 고정확도로 안정시킬 수 있다.At the rated voltage output, the resistance value of the reference resistor Rr is equal to the base current Ib of the input transistor Q51 of the error amplifier 16 with the base current I2 of the transistor Q4. The trimming is adjusted. Therefore, when a transistor having a single input level is provided in the error amplifier 16 or the output voltage divider resistors R31 and R32 have a high resistance, the influence of the difference in the current amplification factor hFE of the input transistor Q51 is caused. The output voltage (Vo) can be stabilized with high accuracy without receiving.
또한, 저항(R2)에 있어서, 트리밍에 의해 저항값이 조정되어, 트리밍의 비트수에 따라 저항값이 변화된다. 그러나, 예컨대, 종래 약 ±20[%]이던 프로세스의 불일치의 발생이 약 ±10[%]로 감소될 수 있다; 따라서, 최대전류를 고정확도로 조정할 수 있어 칩면적을 축소시킬 수 있다.In the resistor R2, the resistance value is adjusted by trimming, and the resistance value changes according to the number of bits of trimming. However, for example, the occurrence of inconsistencies in a process, which was conventionally about ± 20 [%], can be reduced to about ± 10 [%]; Therefore, the maximum current can be adjusted with high accuracy and the chip area can be reduced.
또한, 베이스전류(Id)는 다음 식에 의해 결정된다:In addition, the base current Id is determined by the following equation:
Id = {[Vref1+Vbe(Q24)-Vbe(Q23)]Id = {[Vref1 + Vbe (Q24) -Vbe (Q23)]
×R2/(R1+R2)+Vbe(Q20)-Vbe(Q23)}/Rs …(16)R2 / (R1 + R2) + Vbe (Q20) -Vbe (Q23)} / Rs. (16)
한편, 예컨대, 기준전압원(17)은 도 5에 도시된 구성을 갖는다. 본 발명은 기준전압(Vref1)을 조정하도록 기준전압원(17)의 참조부호(Rt)에 의해 나타내진 저항에서 트리밍조정을 실행한다. 이 배치는 고정확도로 베이스전류를 제어할 수 있어 출력트랜지스터의 칩면적을 감소시킬 수 있다.On the other hand, for example, the reference voltage source 17 has the configuration shown in FIG. The present invention performs trimming adjustment on the resistance indicated by the reference sign Rt of the reference voltage source 17 to adjust the reference voltage Vref1. This arrangement can control the base current with high accuracy, reducing the chip area of the output transistors.
또한, 본 발명의 직류안정화 전원장치는, 제 4 트랜지스터(Q4)의 베이스가 출력전압이 귀환되는 오차 앰플리파이어의 입력단에 접속되고, 제 4트랜지스터(Q4)의 베이스전류가 정격전압의 출력시에 오차 앰플리파이어의 입력트랜지스터(Q51)의 베이스전류와 동일하도록 참조용 저항(Rr)이 설정되는 구성도 갖는다.In addition, in the DC stabilized power supply of the present invention, the base of the fourth transistor Q4 is connected to the input terminal of the error amplifier to which the output voltage is fed back, and the base current of the fourth transistor Q4 has an error when the rated voltage is output. There is also a configuration in which the reference resistor Rr is set to be equal to the base current of the input transistor Q51 of the amplifier.
상기 설명된 구성에서, 통상 출력전압은 출력분압저항을 통해 오차 앰플리파이어로 귀환되고, 오차 앰플리파이어의 입력 트랜지스터(Q51)의 베이스전류는 출력분압저항을 통해 공급된다; 한편, 본 발명에서 설명된 바와 같이, 단락보호회로의 참조용 저항(Rr)에 출력전압에 대응하는 전류가 인가되는 구성에 있어서, 제 4 트랜지스터(Q4)의 베이스로부터 오차 앰플리파이어의 입력 트랜지스터(Q51)의 베이스전류가 공급된다.In the above-described configuration, the normal output voltage is returned to the error amplifier through the output voltage divider, and the base current of the input transistor Q51 of the error amplifier is supplied through the output voltage divider; On the other hand, as described in the present invention, in the configuration in which a current corresponding to the output voltage is applied to the reference resistor Rr of the short-circuit protection circuit, the input transistor Q51 of the error amplifier is applied from the base of the fourth transistor Q4. Base current of) is supplied.
따라서, 제 4 트랜지스터(Q4)의 베이스전류가 정격전압의 출력시에 입력 트랜지스터(Q51)의 베이스전류와 동일하도록 설정될 때, 출력분압저항을 통해 베이스전류는 공급되지 않는다; 따라서, 전력을 절약하기 위해 출력분압저항이 고저항을 가질 때라도, 베이스전류는 출력분압저항에서의 전압강하를 발생하지 않으므로, 입력트랜지스터(Q51)의 hFE의 불일치로 인한, 정격출력전압의 오차를 제거할 수 있다.Therefore, when the base current of the fourth transistor Q4 is set to be equal to the base current of the input transistor Q51 at the output of the rated voltage, the base current is not supplied through the output voltage divider resistance; Therefore, even when the output voltage divider has a high resistance in order to save power, the base current does not cause a voltage drop in the output voltage divider, so that the error of the rated output voltage due to the mismatch of the hFE of the input transistor Q51 is eliminated. Can be removed
즉, 제 4 트랜지스터(Q4)의 베이스로부터 오차 앰플리파이어의 입력 트랜지스터(Q51)의 베이스전류를 공급하도록 단락보호회로의 제 4 트랜지스터(Q4)의 베이스는 오차 앰플리파이어의 입력단에 접속되고, 트랜지스터(Q4)로부터 공급되는 전류가 정격전압의 출력시에 입력 트랜지스터(Q51)의 베이스전류와 동일하도록 참조용 저항(Rr)이 조정된다.That is, the base of the fourth transistor Q4 of the short-circuit protection circuit is connected to the input terminal of the error amplifier so that the base current of the input transistor Q51 of the error amplifier is supplied from the base of the fourth transistor Q4. The reference resistor Rr is adjusted so that the current supplied from the same as the base current of the input transistor Q51 at the output of the rated voltage.
이러한 이유 때문에, 출력분압저항을 통해 입력 트랜지스터(Q51)에 공급되는 전류를 제거할 수 있다; 따라서, 전력을 절약하기 위해 출력분압저항이 고저항을 가질 때라도, 베이스전류는 출력분압저항에서의 전압강하를 발생하지 않으므로, 입력트랜지스터(Q51)의 hFE의 격차로 인한, 정격출력전압의 오차를 제거할 수 있다.For this reason, the current supplied to the input transistor Q51 can be removed through the output voltage divider resistor; Therefore, even when the output voltage divider has a high resistance in order to save power, the base current does not cause a voltage drop in the output voltage divider, so that the error of the rated output voltage due to the difference in the hFE of the input transistor Q51 is eliminated. Can be removed
또한, 본 발명의 직류안정화 전원장치는, 분압저항(R1,R2)중 하나에 대한 트리밍조정을 실행할 수 있다.In addition, the DC stabilized power supply apparatus of the present invention can perform trimming adjustment for one of the voltage divider resistors R1 and R2.
상기 설명된 구성은, 출력단락의 경우에 PNP형 트랜지스터의 베이스전류를 고정확도로 억제할 수 있어, PNP형 트랜지스터의 전류마진을 더욱 작게 하고, 칩면적을 더 감소시킬 수 있다.In the above-described configuration, the base current of the PNP transistor can be suppressed with high accuracy in the case of an output short circuit, so that the current margin of the PNP transistor can be further reduced and the chip area can be further reduced.
또한, 본 발명의 직류안정화 전원장치는, 기준전압을 발생하는 기준전압원의 저항에 트리밍조정을 실행할 수도 있다.Further, the DC stabilized power supply apparatus of the present invention can also perform trimming adjustment to the resistance of the reference voltage source that generates the reference voltage.
상기 설명된 구성은, 기준전압의 온도특성을 개선할 수 있어서, PNP형 트랜지스터의 베이스전류의 양호한 온도특성을 실현한다; 따라서, 더 정확도가 높은 과전류보호동작 및/또는 단락보호동작을 얻을 수 있다.The above-described configuration can improve the temperature characteristic of the reference voltage, thereby realizing good temperature characteristic of the base current of the PNP type transistor; Thus, more accurate overcurrent protection operation and / or short circuit protection operation can be obtained.
이상 본 발명이 설명되었지만, 다양한 방식으로 변경될 수 있음이 명백하다. 이러한 변경은 본 발명의 정신 및 범위로부터 벗어나는 것으로 간주되지 않으며, 첨부된 특허청구의 범위내에 이러한 모든 변경이 포함될 수 있음이 당업자들에게 명백해 질 것이다.While the invention has been described above, it is apparent that it can be modified in various ways. Such changes are not to be regarded as a departure from the spirit and scope of the invention, and it will be apparent to those skilled in the art that all such modifications may be included within the scope of the appended claims.
Claims (20)
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-289235 | 1998-10-12 | ||
| JP28923598 | 1998-10-12 | ||
| JP11-88537 | 1999-03-30 | ||
| JP11088537A JP3065605B2 (en) | 1998-10-12 | 1999-03-30 | DC stabilized power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000028983A KR20000028983A (en) | 2000-05-25 |
| KR100353548B1 true KR100353548B1 (en) | 2002-09-26 |
Family
ID=26429900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990043822A KR100353548B1 (en) | 1998-10-12 | 1999-10-11 | Direct-current stabilization power supply device |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6201674B1 (en) |
| EP (1) | EP0994401B1 (en) |
| JP (1) | JP3065605B2 (en) |
| KR (1) | KR100353548B1 (en) |
| DE (1) | DE69937778T2 (en) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6894468B1 (en) * | 1999-07-07 | 2005-05-17 | Synqor, Inc. | Control of DC/DC converters having synchronous rectifiers |
| JP2001350529A (en) * | 2000-06-08 | 2001-12-21 | Murata Mfg Co Ltd | Power unit, electronic equipment using the same, and output short-circuit protecting method for power unit |
| US6496345B1 (en) * | 2000-10-10 | 2002-12-17 | National Semiconductor Corporation | Current regulation with low on resistance in overdriven mode |
| JP3487428B2 (en) | 2000-10-31 | 2004-01-19 | 松下電器産業株式会社 | Power supply circuit and contactless IC card |
| US6459247B1 (en) * | 2000-11-21 | 2002-10-01 | Agilent Technologies, Inc. | Power supply capable of being configured to generate positive and negative output resistances |
| JP2002196830A (en) * | 2000-12-25 | 2002-07-12 | Nec Saitama Ltd | Constant voltage regulator and method for using the same |
| FR2819904B1 (en) * | 2001-01-19 | 2003-07-25 | St Microelectronics Sa | VOLTAGE REGULATOR PROTECTED AGAINST SHORT CIRCUITS |
| US6678130B2 (en) * | 2001-03-27 | 2004-01-13 | Agilent Technologies, Inc. | Voltage regulator with electrostatic discharge shunt |
| JP3548739B2 (en) * | 2001-11-07 | 2004-07-28 | 三菱電機株式会社 | Automotive electronic control unit |
| US6541945B1 (en) * | 2001-12-13 | 2003-04-01 | National Semiconductor Corporation | Apparatus and method for sharing two or more amplifiers to an array of pass circuits in a regulator circuit |
| JP3818231B2 (en) * | 2002-07-12 | 2006-09-06 | 株式会社デンソー | Power circuit |
| DE10239813B4 (en) * | 2002-08-29 | 2005-09-29 | Advanced Micro Devices, Inc., Sunnyvale | Electronic circuit with improved current stabilization |
| JP4163019B2 (en) * | 2003-02-06 | 2008-10-08 | シャープ株式会社 | Stabilized power supply device, switching power supply using the same, and electronic equipment |
| JP3610556B1 (en) * | 2003-10-21 | 2005-01-12 | ローム株式会社 | Constant voltage power supply |
| JP2005235932A (en) * | 2004-02-18 | 2005-09-02 | Seiko Instruments Inc | Voltage regulator and method of manufacturing the same |
| JP3907640B2 (en) * | 2004-05-20 | 2007-04-18 | 松下電器産業株式会社 | Overcurrent protection circuit |
| JP4206969B2 (en) * | 2004-05-31 | 2009-01-14 | ソニー株式会社 | Power supply |
| JP4628176B2 (en) * | 2004-06-14 | 2011-02-09 | ローム株式会社 | Power supply device and electronic device |
| JP4429868B2 (en) * | 2004-10-14 | 2010-03-10 | シャープ株式会社 | Switching power supply circuit and electronic device using the same |
| US7342440B2 (en) | 2005-03-04 | 2008-03-11 | Infineon Technologies Austria Ag | Current regulator having a transistor and a measuring resistor |
| DE102005010013B4 (en) * | 2005-03-04 | 2011-07-28 | Infineon Technologies Austria Ag | Current regulator with a transistor and a measuring resistor |
| DE102005028211B4 (en) * | 2005-06-17 | 2007-02-01 | Infineon Technologies Ag | Circuit arrangement for connecting a first circuit node to a second circuit node and for protecting the first circuit node from an overvoltage |
| JP4781732B2 (en) * | 2005-06-24 | 2011-09-28 | 株式会社リコー | Power supply system apparatus and control method thereof |
| US7538528B2 (en) * | 2006-09-13 | 2009-05-26 | Linear Technology Corporation | Constant power foldback mechanism programmable to approximate safe operating area of pass device for providing connection to load |
| JP2008123276A (en) * | 2006-11-13 | 2008-05-29 | Sharp Corp | Constant-voltage output circuit |
| JP5044448B2 (en) * | 2008-03-03 | 2012-10-10 | ルネサスエレクトロニクス株式会社 | Power switch circuit |
| JP4880007B2 (en) * | 2009-03-10 | 2012-02-22 | 株式会社リコー | Constant voltage power circuit |
| JP2010226788A (en) * | 2009-03-19 | 2010-10-07 | Oki Semiconductor Co Ltd | Overcurrent detecting circuit and power supply device |
| CN102035165B (en) * | 2009-09-29 | 2014-07-30 | 意法半导体研发（上海）有限公司 | System and method for providing short-circuit protection |
| JP2012083850A (en) * | 2010-10-07 | 2012-04-26 | On Semiconductor Trading Ltd | Constant voltage power supply circuit |
| US9608508B2 (en) * | 2013-07-29 | 2017-03-28 | Microsemi P.O.E Ltd. | Integrated limiter and active filter |
| WO2016037335A1 (en) * | 2014-09-11 | 2016-03-17 | Abb Technology Ltd | Protective circuit |
| US11522363B2 (en) * | 2018-09-03 | 2022-12-06 | Stmicroelectronics S.R.L. | Supply protection circuit that protects power transistor from a supply signal of an incorrect polarity |
| JP2023047804A (en) * | 2021-09-27 | 2023-04-06 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950020034A (en) * | 1993-12-24 | 1995-07-24 | 가네꼬 하사시 | Stabilized power supply circuit |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3771021A (en) * | 1972-08-02 | 1973-11-06 | Amp Inc | Overcurrent foldback circuit |
| US4428015A (en) * | 1981-12-22 | 1984-01-24 | Hughes Aircraft Company | Overcurrent limiter circuit for switching regulator power supplies |
| JPS60521A (en) * | 1983-06-15 | 1985-01-05 | Mitsubishi Electric Corp | Current limit protecting circuit |
| JPS6037018A (en) | 1983-08-05 | 1985-02-26 | Nippon Denso Co Ltd | Current limiter |
| US4587476A (en) * | 1983-09-29 | 1986-05-06 | The Boeing Company | High voltage temperature compensated foldback circuit |
| IT1205095B (en) * | 1987-06-25 | 1989-03-10 | Sgs Microelettronica Spa | LOW VOLTAGE SERIES TYPE VOLTAGE REGULATOR, IN INTEGRATED CIRCUIT, WITH PNP POWER TRANSISTOR PROTECTED AGAINST OVERVOLTAGES AND OVERCURRENTS |
| DD277562A1 (en) * | 1988-12-01 | 1990-04-04 | Radebeul Rapido Waegetechnik | CIRCUIT FOR CURRENT LIMITATION WITH FOLDBACK BEHAVIOR |
| JPH0363217A (en) | 1989-08-02 | 1991-03-19 | Kansai Paint Co Ltd | Bath agent |
| JPH03136112A (en) | 1989-10-23 | 1991-06-10 | Sharp Corp | Regulated power supply circuit |
| US5257156A (en) * | 1992-03-18 | 1993-10-26 | The United States Of America As Represented By The Secretary Of The Navy | Turn-on transient overcurrent response suppressor |
| JPH07250468A (en) * | 1994-03-11 | 1995-09-26 | Fujitsu Ltd | Dc/dc converter |
| JPH08263152A (en) * | 1995-03-20 | 1996-10-11 | Fujitsu Ten Ltd | Stabilized power circuit |
| JP3330004B2 (en) | 1995-12-13 | 2002-09-30 | シャープ株式会社 | DC stabilized power supply |
| JP3442942B2 (en) | 1996-10-08 | 2003-09-02 | シャープ株式会社 | Output drive circuit of DC stabilized power supply circuit |
-
1999
- 1999-03-30 JP JP11088537A patent/JP3065605B2/en not_active Expired - Fee Related
- 1999-10-11 KR KR1019990043822A patent/KR100353548B1/en not_active IP Right Cessation
- 1999-10-11 EP EP99120266A patent/EP0994401B1/en not_active Expired - Lifetime
- 1999-10-11 DE DE69937778T patent/DE69937778T2/en not_active Expired - Fee Related
- 1999-10-12 US US09/416,053 patent/US6201674B1/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950020034A (en) * | 1993-12-24 | 1995-07-24 | 가네꼬 하사시 | Stabilized power supply circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3065605B2 (en) | 2000-07-17 |
| DE69937778D1 (en) | 2008-01-31 |
| US6201674B1 (en) | 2001-03-13 |
| EP0994401A2 (en) | 2000-04-19 |
| JP2000187515A (en) | 2000-07-04 |
| KR20000028983A (en) | 2000-05-25 |
| EP0994401A3 (en) | 2000-05-03 |
| DE69937778T2 (en) | 2008-12-04 |
| EP0994401B1 (en) | 2007-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100353548B1 (en) | Direct-current stabilization power supply device | |
| JP3394389B2 (en) | DC stabilized power supply circuit | |
| US5850139A (en) | Load pole stabilized voltage regulator circuit | |
| US3796943A (en) | Current limiting circuit | |
| US4349778A (en) | Band-gap voltage reference having an improved current mirror circuit | |
| US4593338A (en) | Constant-voltage power supply circuit | |
| US5099381A (en) | Enable circuit with embedded thermal turn-off | |
| GB2131208A (en) | Constant current generator circuit | |
| CN113258770B (en) | Line loss compensation module, switching power supply chip and system | |
| US3612984A (en) | Negative voltage regulator adapted to be constructed as an integrated circuit | |
| KR920005258B1 (en) | Reference voltage circuit | |
| US5886511A (en) | Temperature insensitive foldback network | |
| US3441833A (en) | Regulated power supply having current comparator referenced to common conductor | |
| GB1254718A (en) | Voltage regulator circuit | |
| US4742281A (en) | Speed control apparatus for a DC motor | |
| CN114690833B (en) | Linear voltage stabilizer for realizing overcurrent protection and short-circuit protection functions | |
| US4691262A (en) | Circuit for protecting a power transistor against a short-circuited load | |
| JPH0158684B2 (en) | ||
| US3381211A (en) | Current limiting network | |
| US4010403A (en) | Radiation protected solid state voltage regulating apparatus | |
| US5877655A (en) | Device for limiting the output current of an operational amplifier | |
| KR100689256B1 (en) | stabilized power supply circuit | |
| US5336987A (en) | Voltage stabilizing circuit of switching power supply circuit | |
| US3116447A (en) | Transistorized voltage regulator | |
| JP2000293244A (en) | Dc stabilization power unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110811 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20120821 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |