KR100351466B1 - 플라즈마 디스플레이 패널의 전력 회수장치 - Google Patents

플라즈마 디스플레이 패널의 전력 회수장치 Download PDF

Info

Publication number
KR100351466B1
KR100351466B1 KR1020000008944A KR20000008944A KR100351466B1 KR 100351466 B1 KR100351466 B1 KR 100351466B1 KR 1020000008944 A KR1020000008944 A KR 1020000008944A KR 20000008944 A KR20000008944 A KR 20000008944A KR 100351466 B1 KR100351466 B1 KR 100351466B1
Authority
KR
South Korea
Prior art keywords
voltage
capacitor
address
charged
switch
Prior art date
Application number
KR1020000008944A
Other languages
English (en)
Other versions
KR20010084136A (ko
Inventor
최정필
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020000008944A priority Critical patent/KR100351466B1/ko
Priority to US09/790,620 priority patent/US7053869B2/en
Priority to JP2001050701A priority patent/JP5015380B2/ja
Publication of KR20010084136A publication Critical patent/KR20010084136A/ko
Application granted granted Critical
Publication of KR100351466B1 publication Critical patent/KR100351466B1/ko
Priority to US10/947,534 priority patent/US7046217B2/en
Priority to US11/314,239 priority patent/US7511686B2/en
Priority to US11/979,214 priority patent/US7525515B2/en
Priority to US11/979,215 priority patent/US7525516B2/en
Priority to US11/979,216 priority patent/US7525517B2/en

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65B—MACHINES, APPARATUS OR DEVICES FOR, OR METHODS OF, PACKAGING ARTICLES OR MATERIALS; UNPACKING
    • B65B13/00—Bundling articles
    • B65B13/18—Details of, or auxiliary devices used in, bundling machines or bundling tools
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65B—MACHINES, APPARATUS OR DEVICES FOR, OR METHODS OF, PACKAGING ARTICLES OR MATERIALS; UNPACKING
    • B65B13/00—Bundling articles
    • B65B13/02—Applying and securing binding material around articles or groups of articles, e.g. using strings, wires, strips, bands or tapes
    • B65B13/04—Applying and securing binding material around articles or groups of articles, e.g. using strings, wires, strips, bands or tapes with means for guiding the binding material around the articles prior to severing from supply
    • B65B13/06—Stationary ducts or channels
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65B—MACHINES, APPARATUS OR DEVICES FOR, OR METHODS OF, PACKAGING ARTICLES OR MATERIALS; UNPACKING
    • B65B27/00—Bundling particular articles presenting special problems using string, wire, or narrow tape or band; Baling fibrous material, e.g. peat, not otherwise provided for
    • B65B27/08—Bundling paper sheets, envelopes, bags, newspapers, or other thin flat articles

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 고속 어드레싱을 할 수 있도록 한 플라즈마 디스플레이 패널의 전력 회수장치에 관한 것이다.
본 발명의 플라즈마 디스플레이 패널의 전력 회수장치는 용량성 부하와 공진회로를 형성하기 위한 인덕터와, 용량성 부하에 충전된 전압을 회수하여 충전하는 외부 커패시터와, 인덕터와 외부 커패시터 사이에 접속된 절환소자와, 외부 커패시터는 공진회로에 의해 형성되는 공진파형에 의해 용량성 부하에 충전된 전압을 회수하여 충전됨과 아울러 충전된 전압이 용량성 부하로 방전되는 것을 반복하는 것을 특징으로 한다.
본 발명에 따른 플라즈마 디스플레이 패널의 전력 회수장치에 의하면 외부 커패시터가 충전된 직후 지연시간 없이 공진파형의 1차 공진점 및 2차 공진점을 이용하여 어드레스전극라인에 데이터를 공급함으로써 고속 어드레싱을 할 수 있다.

Description

플라즈마 디스플레이 패널의 전력 회수장치{Energy Recovery Apparatus in Plasma Display Panel}
본 발명은 고속 어드레싱을 할 수 있도록 한 플라즈마 디스플레이 패널의 전력 회수장치에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 가스방전에 의해 발생되는 자외선이 형광체를 여기시킬 때 형광체로부터 가시광선이 발생되는 것을 이용한 표시장치이다. PDP는 지금까지 표시수단의 주종을 이루어왔던 음극선관(Cathode Ray Tube : CRT)에 비해 두께가 얇고 가벼우며, 고선명 대형화면의 구현이 가능하다는 점등의 장점이 있다. PDP는 매트릭스 형태로 배열된 다수의 방전셀들로 구성되며, 하나의 방전셀은 화면의 한 화소를 이루게 된다.
도 1은 종래의 교류 면방전 PDP를 나타내는 사시도이다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다. 주사/서스테인전극(12Y)과 공통서스테인전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체(26)가 도포된다. 어드레스전극(20X)은 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체(26)는 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.
도 2를 참조하면, 종래의 교류 면방전형 PDP의 구동장치는 m×n 개의 방전셀들(1)이 주사/서스테인전극라인들(Y1내지Ym), 공통서스테인전극라인들(Z1내지Zm) 및 어드레스전극라인들(X1내지Xn)과 접속되게끔 매트릭스 형태로 배치된 PDP(30)와, 주사/서스테인전극라인들(Y1내지Ym)을 구동하기 위한 주사/서스테인 구동부(32)와, 공통서스테인전극라인들(Z1내지Zm)을 구동하기 위한 공통서스테인 구동부(34)와, 기수 번째 어드레스전극라인들(X1,X3,…,Xn-3,Xn-1)과 우수 번째 어드레스전극라인들(X2,X4,…,Xn-2,Xn)을 분할 구동하기 위한 제 1 및 제 2 어드레스 구동부(36A,36B)를 구비한다. 주사/서스테인 구동부(32)는 주사/서스테인전극라인들(Y1내지Ym)에 스캔펄스와 서스테인펄스를 순차적으로 공급하여 방전셀들(1)이 라인 단위로 순차적으로 주사되게 함과 아울러 m×n 개의 방전셀들(1) 각각에서의 방전이 지속되게 한다. 공통서스테인 구동부(34)는 공통서스테인전극라인들(Z1내지Zm) 모두에 서스테인 펄스를 공급하게 된다. 제 1 및 제 2 어드레스 구동부(36A,36B)는 스캔펄스에 동기되게끔 영상 데이터를 어드레스전극라인들(X1내지Xn)에 공급하게 된다. 제 1 어드레스 구동부(36A)는 기수 번째 어드레스전극라인들(X1,X3,…,Xn-3,Xn-1)에 영상데이터를 공급하고 제 2 어드레스 구동부(36B)는 우수 번째 어드레스전극라인들(X2,X4,…,Xn-2,Xn)에 영상데이터를 공급한다.
이와 같이 구동되는 교류 면방전 PDP에서는 어드레스 방전 및 서스테인 방전에 수백 볼트 이상의 고압이 필요하게 된다. 이에 따라, 어드레스 방전 및 서스테인 방전에 필요한 구동전력을 최소화하기 위하여 주사/서스테인 구동부(32), 공통서스테인 구동부(34) 및 어드레스 구동부(36A,36B)에 전력 회수장치를 추가하고 있다. 전력 회수장치는 주사/서스테인전극라인(Y) 및 공통서스테인전극라인(Z)에 충전되는 전압과 어드레스전극라인들(X) 사이에 충전되는 전압을 회수하여 이를 다음 방전시의 구동전압으로서 재이용 한다.
도 3은 주사/서스테인 구동부의 앞단에 설치된 종래의 전력 회수장치를 도시한 도면이다.
도 3을 참조하면, 종래의 전력 회수장치(38)는 주사/서스테인 구동부(32)와 소스 커패시터(Cs) 사이에 접속된 인덕터(L)와, 소스 커패시터(Cs)와 인덕터(L) 사이에 병렬로 접속된 제 1 및 제 3 스위치(S1,S3)를 구비한다. 주사/서스테인구동부(32)는 패널 커패시터(Cp)와 인턱터(L) 사이에 병렬로 접속된 제 2 및 제 4 스위치(S2,S4)로 구성된다. 패널 커패시터(Cp)는 주사/서스테인전극라인(Y)과 공통서스테인전극라인(Z) 사이에 형성되는 정전용량을 등가적으로 나타낸 것이다. 제 2 스위치(S2)는 서스테인 전압원(Vsus)에 접속되고, 제 4 스위치(S4)는 기저전압원(GND)에 접속된다. 소스 커패시터(Cs)는 서스테인 방전시 패널 커패시터(Cp)에 충전되는 전압을 회수하여 충전함과 아울러 충전된 전압을 패널 커패시터(Cp)에 재공급한다. 소스 커패시터(Cs)는 서스테인 전압(Vsus)의 절반값에 해당하는 Vsus/2의 전압을 충전할 수 있도록 매우 큰 용량값을 가진다. 인덕터(L)는 패널 커패시터(Cp)와 함께 공진회로를 형성한다. 제 1 내지 제 4 스위치(S1내지S4)는 전류의 흐름을 제어한다. 공통서스테인 구동부(34)에 형성되는 전력회수장치(38)는 패널 커패시터(Cp)를 중심으로 주사/서스테인 구동부(32)와 대칭적으로 형성된다.
도 4는 도 3에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도이다.
도 3 및 도 4를 결부하여 전력 회수장치(38)의 동작과정을 설명하기로 한다. 먼저, T1 기간 이전에 주사/서스테인전극라인(Y)과 공통서스테인전극라인(Z) 사이에 충전된 전압, 즉 패널 커패시터(Cp)에 충전된 전압이 0 볼트라고 가정한다. 또한 소스 커패시터(Cs)에는 Vsus/2의 전압이 충전되어 있다고 가정한다. T1 기간에는 제 1 스위치(S1)가 턴-온(Turn-on)되어 소스 커패시터(Cs)로부터 제 1 스위치(S1), 인덕터(L) 및 패널 커패시터(Cp)로 이어지는 전류 패스가 형성된다.이때, 인덕터(L)와 패널 커패시터(Cp)는 직렬 공진회로를 형성한다. 소스 커패시터(Cs)에 Vsus/2의 전압이 충전되었기 때문에, 직렬 공진회로에서 인덕터(L)의 전류 충/방전에 의해 패널 커패시터(Cp)의 전압은 소스 커패시터(Cs) 전압의 두배인 Vsus까지 상승하게 된다. T2 기간에, 제 2 스위치(S2)가 턴-온된다. 제 2 스위치(S2)가 턴-온되면 서스테인 전압(Vsus)이 주사/서스테인전극라인(Y)에 공급된다. 주사/서스테인전극라인(Y)에 공급되는 서스테인 전압(Vsus)은 패널 커패시터(Cp)의 전압이 서스테인 전압(Vsus) 이하로 떨어지는 것을 방지하여 서스테인 방전이 정상적으로 일어나도록 한다. 이때, T1 기간에 패널 커패시터(Cp)의 전압이 Vsus까지 상승하였으므로 서스테인 방전을 일으키기 위해 외부에서 공급해 주는 구동전력이 최소화된다. T3 기간에는 제 1 스위치(S1)가 턴-오프(Turn-off)됨과 아울러 주사/서스테인전극라인(Y)에 공급되는 서스테인 전압(Vsus)을 유지한다. T4 기간에는 제 2 스위치(S2)가 턴-오프됨과 아울러 제 3 스위치(S3)가 턴-온된다. 제 3 스위치(S3)가 턴-온되면 패널 커패시터(Cp)로부터 인덕터(L) 및 제 3 스위치(S3)를 통해 소스 커패시터(Cs)로 이어지는 전류 패스가 형성되어 패널 커패시터(Cp)에 충전된 전압이 소스 커패시터(Cs)로 회수된다. 패널 커패시터(Cp)가 방전되면서 패널 커패시터(Cp)의 전압이 하강하게 되고, 이와 동시에 소스 커패시터(Cs)에는 Vsus/2의 전압이 충전된다. 소스 커패시터(Cs)에 Vsus/2의 전압이 충전된 후 제 3 스위치(S3)가 턴-오프됨과 아울러 제 4 스위치(S4)가 턴-온된다. 제 4 스위치(S4)가 턴-온되는 T5기간에는 패널 커패시터(Cp)로부터 기저전압원(GND)으로의 전류 패스가 형성되어 패널 커패시터(Cp)의 전압이 0볼트로 하강한다. T6 기간에는 T5 기간의 상태를 일정 시간동안 그대로 유지한다. 실제 주사/서스테인전극라인(Y) 및 공통서스테인전극라인(Z)에 공급되는 교류 구동 펄스는 T1 내지 T6 기간동안의 동작과정이 주기적으로 반복되면서 얻어지게 된다.
도 5는 어드레스 구동부의 앞단에 설치된 종래의 전력 회수장치를 나타내는 도면이다.
도 5를 참조하면, 종래의 전력회수장치(40)는 제 1 어드레스 구동부(36A)와 소스 커패시터(Cs) 사이에 접속된 인덕터(L)와, 소스 커패시터(Cs)와 인덕터(L) 사이에 병렬로 접속된 제 1 및 제 3 스위치(S1,S3)와, 인덕터(L)와 제 1 어드레스 구동부(36A) 사이에 병렬로 접속된 제 2 및 제 4 스위치(S2,S4)를 구비한다. 제 1 어드레스 구동부(36A)는 전력 회수장치(40)와 패널 커패시터(Cp)사이에 접속된 제 5 및 제 6 스위치(S5,S6)로 구성된다. 패널 커패시터(Cp)는 어드레스전극라인들(X1내지Xn) 사이에 형성되는 정전용량을 등가적으로 나타낸 것이다. 제 2 스위치(S2)는 전압원(Vd)에 접속되고, 제 4 및 제 6 스위치(S4,S6)는 기저전압원(GND)에 접속된다. 소스 커패시터(Cs)는 어드레스 방전시 패널 커패시터(Cp)에 충전된 전압을 회수하여 충전함과 아울러 충전된 전압을 패널 커패시터(Cp)에 재공급한다. 소스 커패시터(Cs)는 어드레스 전압(Vd)의 절반값에 해당하는 Vd/2의 전압을 충전할 수 있도록 큰 용량값을 가진다. 인덕터(L)는 패널 커패시터(Cp)와 함께 공진회로를 형성한다. 제 5 스위치(S5)는 데이터 펄스가 공급될 때 턴-온되며, 데이터 펄스가 공급되지 않을 때 턴-오프된다. 제 2 어드레스 구동부(36B)의 앞단에 형성된 전력회수장치는 패널 커패시터(Cp)를 중심으로 제 1어드레스 구동부(36A) 및 전력 회수장치(40)와 대향하게 형성된다.
도 6은 도 5에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도이다.
도 5 및 도 6을 결부하여 전력 회수장치(40)의 동작과정을 설명하기로 한다. 먼저, T1 기간 이전에 어드레스전극라인들(X) 사이에 충전된 전압, 즉 패널 커패시터(Cp)에 충전된 전압은 0 볼트라고 가정한다. 또한 소스 커패시터(Cs)에는 Vd/2의 전압이 충전되어 있다고 가정한다. T1 기간에는 제 1 및 제 5 스위치(S1,S5)가 턴-온된다. 이때, 방전셀이 선택되지 않는다면, 즉 어드레스전극라인(X)에 데이터 펄스가 공급되지 않는다면 제 5 스위치(S5)는 턴-오프 상태를 유지한다. 제 1 및 제 5 스위치(S1,S5)가 턴-온되면 소스 커패시터(Cs)로부터 제 1 스위치(S1), 인덕터(L), 제 5 스위치(S5) 및 패널 커패시터(Cp)로 이어지는 전류 패스가 형성된다. 이때, 인덕터(L)와 패널 커패시터(Cp)는 직렬 공진회로를 형성한다. 소스 커패시터(Cs)에 Vd/2의 전압이 충전되었기 때문에, 직렬 공진회로에서 인덕터(L)의 전류 충/방전에 의해 패널 커패시터(Cp)의 전압은 소스 커패시터(Cs) 전압의 두배인 어드레스 전압(Vd)까지 상승하게 된다. T2 기간에는 제 2 스위치(S2)가 턴-온된다. 제 2 스위치(S2)가 턴-온되면 어드레스 전압(Vd)이 어드레스전극라인(X)에 공급된다. 어드레스전극라인(X)에 공급되는 어드레스 전압(Vd)은 패널 커패시터(Cp)의 전압이 어드레스 전압(Vd) 이하로 떨어지는 것을 방지하여 어드레스 방전이 정상적으로 일어나도록 한다. 이때, T1 기간에 패널 커패시터(Cp)의 전압이 어드레스 전압(Vd)까지 상승하였으므로 어드레스 방전을 일으키기 위해 외부에서 공급해 주는구동전력이 최소화된다. T3 기간에는 제 1 스위치(S1)가 턴-오프됨과 아울러 어드레스전극라인(X)에 공급되는 어드레스 전압(Vd)을 유지한다. T4 기간에는 제 2 스위치(S2)가 턴-오프됨과 아울러 제 3 스위치(S3)가 턴-온된다. 제 3 스위치(S3)가 턴-온되면 패널 커패시터(Cp)로부터 제 5 스위치(S5), 인덕터(L) 및 제 3 스위치(S3)를 통해 소스 커패시터(Cs)로 이어지는 전류 패스가 형성되어 패널 커패시터(Cp)에 충전된 전압이 소스 커패시터(Cs)로 회수된다. 패널 커패시터(Cp)가 방전되면서 패널 커패시터(Cp)의 전압이 하강하게 되고, 이와 동시에 소스 커패시터(Cs)에는 Vd/2의 전압이 충전된다. T5 기간에는 제 3 및 제 5 스위치(S3,S5)가 턴-오프됨과 아울러 제 4 및 제 6 스위치(S4,S6)가 턴-온된다. 제 4 및 제 6 스위치(S4,S6)가 턴-온되면 기저전압원(GND)과 패널 커패시터(Cp)간에 전류패스가 형성되어 패널 커패시터(Cp)의 전압을 0 볼트로 하강시킨다. 다음 어드레스 기간에 데이터 펄스가 공급된다면 T1 내지 T5의 동작과정을 반복한다. 실제 어드레스 전극라인들(X)에 공급되는 데이터 펄스는 T1 내지 T5 기간동안의 동작과정이 주기적으로 반복되면서 얻어지게 된다.
이와 같이 구동되는 종래의 교류 면방전 PDP에서는 어드레스 구간을 2.5㎲이상으로 사용하고 있다. 하지만, 어드레스 방전 펄스의 펄스폭(Td)을 2.5㎲ 이상으로 길게 할 경우에는 한 프레임의 기간이 16.67㎳로 고정되어 있는 상태에서 실제 화면의 밝기를 좌우하는 서스테인 기간이 한 프레임에서 차지하는 비율이 30% 이하로 떨어진다. 또한, 현재의 PDP 구동방법에서는 동영상에서 발생하는 컨투어 노이즈(Contour Noise)를 줄이기 위해 한 프레임 동안의 서브필드 수를 종래의 8 개에서 10 ~ 12 개로 증가시키고 있다. 그런데 고정된 한 프레임의 기간동안 서브필드의 수가 증가하게 되면, 각 서브필드의 기간이 그만큼 짧아지게 된다. 이러한 경우에도 안정된 방전을 위해 각 서브필드 별로 어드레스 기간은 고정되고, 서스테인 기간만 짧아지게 된다. 그리고 주사/서스테인전극라인수가 늘어나는 고해상도의 PDP에서는 서스테인 기간이 너무 짧아지게 되어 디스플레이 자체가 불가능해지게 된다. 고해상도 PDP에서는 주사/서스테인전극라인수가 훨씬 더 많아지기 때문에 각 서브필드마다 주사/서스테인전극라인들이 순차적으로 구동되는 어드레스 기간이 더 길어진다. 이에 따라 고정된 한 프레임의 기간동안에 서스테인 기간이 감소할 수밖에 없다. 이러한 문제를 해결하기 위하여 고속 어드레싱이 필요하게 된다.
도 7a 내지 도 7d는 도 6에 도시된 T1 및 T4 기간을 나타내는 도면이다.
도 7a 내지 도 7d를 참조하면, 먼저 T1 기간에는 제 1 및 제 5 스위치(S1,S5)가 턴-온되어 인덕터(L) 및 패널 커패시터(Cp)에 의해 공진회로가 형성되어 도 7a와 같은 공진파형이 생성된다. 이때, 패널 커패시터(Cp)는 공진파형이 1차 공진점(42)으로 상승될 때 충전된다. 공진파형이 1차 공진점(42)까지 상승된 후 제 2 스위치(S2)가 턴-온되어 도 7b와 같은 파형이 생성된다. T4 기간에는 제 3 스위치(S3)가 턴-온되어 인덕터(L) 및 소스 커패시터(Cs)에 의해 공진회로가 형성되어 도 7c와 같은 공진파형이 생성된다. 이때, 소스 커패시터(Cs)는 공진파형이 1차 공진점(44)으로 하강될 때 충전된다. 공진파형이 1차 공진점(44)까지 하강된 후 제 4 스위치(S4)가 턴-온되어 도 7d와 같은 파형이 생성된다. 데이터 펄스는 도 7a 내지 도 7d의 과정에 의해 생성된다.
도 8은 종래의 데이터 펄스를 나타내는 파형도이다.
도 8을 참조하면, 종래의 데이터 펄스는 패널 커패시터(Cp)에 전압이 충전되는 T1 기간, 데이터 펄스가 어드레스 전극라인(X)에 공급되는 T2 기간, 패널 커패시터(Cp)에 충전된 전압을 회수하여 소스 커패시터(Cs)에 충전시키기 위한 T3 기간, 패널 커패시터(Cp)의 전압을 0 볼트로 하강시키기 위한 T4 기간으로 나누어진다. 이때, 실제 어드레스 방전에 필요한 기간은 T2 기간이고, T1, T3 및 T4 기간은 커패시터(Cs,Cp)에 전압을 충전하는 예비구간이다. 이와 같은 예비구간(T1,T3,T4)은 고속 어드레싱으로 갈수록 차지하는 비율이 커지게 된다. 즉, 실제 어드레스 방전에 필요한 기간인 T2 기간이 줄어드는 반면, 커패시터(Cs,Cp)에 전압을 충전시키기 위한 예비구간(T1,T3,T4)은 줄어들지 않는다. 따라서, 커패시터(Cs,Cp)에 전압을 충전시키는 예비구간(T1,T3,T4)에 의해 소정 시간 이하의 고속 어드레싱이 불가능하게 된다.
따라서, 본 발명의 목적은 고속 어드레싱을 할 수 있는 플라즈마 디스플레이 패널의 전력 회수장치를 제공하는데 있다.
도 1은 종래의 교류 면방전 PDP를 나타내는 사시도.
도 2는 도 1에 도시된 PDP의 전체적인 전극 라인 및 방전셀의 배치 구조를 도시한 평면도.
도 3은 서스테인구동부의 앞단에 설치된 종래의 전력 회수장치를 나타내는 도면.
도 4는 도 3에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도.
도 5는 어드레스구동부의 앞단에 설치된 종래의 전력 회수장치를 나타내는 도면.
도 6은 도 5에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도.
도 7a 내지 7 b는 도 6에 도시된 T1 및 T4 구간을 나타내는 도면.
도 8은 도 5에 도시된 전력 회수장치에 의해 생성된 데이터 펄스를 나타내는파형도.
도 9는 본 발명의 제 1 실시예에 의한 전력 회수장치를 나타내는 도면.
도 10은 도 9에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도.
도 11a 및 도 11b는 도 10에 도시된 T1 및 T4 구간을 나타내는 도면.
도 12는 본 발명의 전력 회수장치에 의해 생성된 데이터 펄스를 나타내는 파형도.
도 13은 본 발명의 제 2 실시예에 의한 전력 회수장치를 나타내는 도면.
도 14는 도 13에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도.
< 도면의 주요 부분에 대한 부호의 설명 >
1 : 방전셀 10 : 상부기판
12Y : 주사/서스테인전극 12Z : 공통서스테인전극
14,22 : 유전체층 16 : 보호막
18 : 하부기판 20X : 어드레스전극
24 : 격벽 26 : 형광체
30 : PDP 32 : 주사/서스테인 구동부
34 : 공통서스테인 구동부 36A : 제 1 어드레스 구동부
36B : 제 2 어드레스 구동부 38,40,50,56 : 전력 회수장치
42,54 : 어드레스 전압레벨 44,52 : 그라운드 전압레벨
상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널의 전력 회수장치는 용량성 부하와 공진회로를 형성하기 위한 인덕터와, 용량성 부하에 충전된 전압을 회수하여 충전하는 외부 커패시터와, 인덕터와 외부 커패시터 사이에 접속된 절환소자와, 외부 커패시터는 공진회로에 의해 형성되는 공진파형에 의해 용량성 부하에 충전된 전압을 회수하여 충전됨과 아울러 충전된 전압이 용량성 부하로 방전되는 것을 반복하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 9 내지 도 14를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 9는 본 발명의 제 1 실시예에 의한 전력 회수장치를 나타내는 도면이다.
도 9를 참조하면, 본 발명의 제 1 실시예에 의한 전력 회수장치(50)는 제 1 어드레스 구동부(36A)와 소스 커패시터(Cs) 사이에 접속된 인덕터(L) 및 제 1 스위치(S1)와, 인덕터(L)와 제 1 어드레스 구동부(36A) 사이에 병렬로 접속된 제 2 및 제 3 스위치(S2,S3)를 구비한다. 본 발명의 전력 회수장치(50)를 종래의 전력 회수장치(40)와 대비해 보면 종래의 전력 회수장치(40)는 인덕터(L)와 소스 커패시터(Cs)사이에 2개의 스위치가 병렬로 연결되어 있었지만, 본 발명의 전력 회수장치(50)에서는 인덕터(L)와 소스 커패시터(Cs) 사이에 하나의 스위치(S1)가 직렬로 연결되어 있음을 알 수 있다. 제 1 어드레스 구동부(36A)는 전력 회수장치(50)와 패널 커패시터(Cp) 사이에 접속된 제 4 및 제 5 스위치(S4,S5)로 구성된다. 패널 커패시터(Cp)는 방전셀을 등가적으로 나타낸 것이다. 제 2 스위치(S2)는 어드레스 전압원(Vd)에 접속되고, 제 3 및 제 5 스위치(S3,S5)는 기저전압원(GND)에 접속된다. 소스 커패시터(Cs)는 어드레스 방전시 패널 커패시터(Cp)에 충전된 전압을 회수하여 충전함과 아울러 충전된 전압을 패널 커패시터(Cp)에 재공급한다. 소스 커패시터(Cs)는 어드레스 전압(Vd)의 절반값에 해당하는 Vd/2의 전압을 충전할 수 있도록 큰 용량값을 가진다. 인덕터(L)는 패널 커패시터(Cp)와 함께 공진회로를 형성한다. 제 4 스위치(S4)는 데이터 펄스가 공급될 때 턴-온되며, 데이터 펄스가 공급되지 않을 때 턴-오프된다. 제 2 어드레스 구동부(36B)의 앞단에 형성된 전력회수장치는 패널 커패시터(Cp)를 중심으로 제 1 어드레스 구동부(36A)와 대향하게 형성된다.
도 10은 도 9에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도이다.
도 9 및 도 10을 결부하여 전력 회수장치(40)의 동작과정을 설명하기로 한다.
먼저, T1 기간 이전에 어드레스전극라인들(X) 사이에 충전된 전압, 즉 패널 커패시터(Cp)에 충전된 전압은 0 볼트라고 가정한다. 또한 소스 커패시터(Cs)에는 Vd/2의 전압이 충전되어 있다고 가정한다. T1 기간에는 제 1 및 제 4 스위치(S1,S4)가 턴-온된다. 이때, 방전셀이 선택되지 않는다면, 즉 어드레스전극라인(X)에 데이터 펄스가 공급되지 않는다면 제 4 스위치(S4)는 턴-오프 상태를 유지한다. 제 1 및 제 4 스위치(S1,S4)가 턴-온되면 소스 커패시터(Cs)로부터 제 1 스위치(S1), 인덕터(L), 제 4 스위치(S4) 및 패널 커패시터(Cp)로 이어지는 전류 패스가 형성된다. 이때, 인덕터(L)와 패널 커패시터(Cp)는 직렬 공진회로를 형성한다. 소스 커패시터(Cs)에는 Vd/2의 전압이 충전되었기 때문에, 직렬 공진회로에서 인덕터(L)의 전류 충/방전에 의해 패널 커패시터(Cp)의 전압은 소스 커패시터(Cs) 전압의 두배인 어드레스 전압(Vd)까지 상승하게 된다. T2 기간에는 제 2 스위치(S2)가 턴-온된다. 제 2 스위치(S2)가 턴-온되면 어드레스 전압(Vd)이 어드레스전극라인(X)에 공급된다. 어드레스전극라인(X)에 공급되는 어드레스 전압(Vd)은 패널 커패시터(Cp)의 전압이 어드레스 전압(Vd) 이하로 떨어지는 것을 방지하여 어드레스 방전이 정상적으로 일어나도록 한다. 이때, T1 기간에 패널 커패시터(Cp)의 전압이 어드레스 전압(Vd)까지 상승하였으므로 어드레스 방전을 일으키기 위해 외부에서 공급해 주는 구동전력이 최소화된다. T3 기간에는 제 1 스위치(S1)가 턴-오프됨과 아울러 어드레스전극라인(X)에 공급되는 어드레스 전압(Vd)을 유지한다. T4 기간에는 제 2 스위치(S2)가 턴-오프됨과 아울러 제 1 스위치(S1)가 턴-온된다. 제 1 스위치(S1)가 턴-온되면 패널 커패시터(Cp)로부터 제 4 스위치(S4), 인덕터(L), 제 1 스위치(S1) 및 소스 커패시터(Cs)로 이어지는 전류 패스가 형성되어 패널 커패시터(Cp)에 충전된 전압이 소스 커패시터(Cs)로 회수된다. 패널 커패시터(Cp)가 방전되면서 패널 커패시터(Cp)의 전압이 하강하게 되고, 이와 동시에 소스 커패시터(Cs)에는 Vd/2의 전압이 충전된다. 이때, 제 1 스위치(S1)는 턴-온 상태를 유지하고 있기 때문에 소스 커패시터(Cs)로부터 제 1스위치(S1), 인덕터(L), 제 4 스위치(S4) 및 패널 커패시터(Cp)로 이어지는 전류 패스가 형성된다. 즉 소스 커패시터(Cs)는 T5 기간처럼 Vd/2의 전압이 충전된 후 패널 커패시터(Cp)로 방전을 시작한다. 제 3 및 제 5 스위치(S3,S5)는 데이터 펄스가 어드레스전극라인(X)에 공급되지 않을 때 턴-온된다. 실제 어드레스전극라인들(X)에 공급되는 데이터 펄스는 T1 내지 T4 기간동안의 동작과정이 주기적으로 반복되면서 얻어지게 된다.
도 11a 및 11b는 도 10에 도시된 T4 및 T5 기간을 나타내는 도면이다.
도 11a 및 도 11b를 참조하면, 제 1 스위치(S1)가 턴-온되는 T4 기간에는 인덕터(L) 및 소스 커패시터(Cs)에 의해 공진회로가 형성되어 도 11a와 같은 공진파형이 발생된다. 이때, 소스 커패시터(Cs)는 공진파형이 1차 공진점(52)으로 하강될 때 전압이 충전된다. 소스 커패시터(Cs)는 전압이 충전된 후 방전을 개시한다. 이때, 제 1 스위치(S1)가 턴-온되어 있기 때문에 인덕터(L)와 패널 커패시터(Cs)에 의해 공진회로가 형성되어 공진파형이 발생된다. 인덕터(L)와 패널 커패시터(Cs)에 의해 생성된 공진파형이 2차 공진점(54)으로 상승된 후 제 2 스위치(S2)가 턴-온되어 도 11b와 같은 파형이 생성된다. 즉, 본 발명의 전력 회수장치(50)는 공진파형의 1차 공진점(52) 및 2차 공진점(54)을 이용하여 지연시간 없이 데이터 펄스를 생성할 수 있다.
도 12는 본 발명의 제 1 실시예에 의한 데이터 펄스를 나타내는 파형도이다.
도 12를 참조하면, 본 발명의 제 1 실시예에 의한 데이터 펄스는 패널 커패시터(Cp)에 전압이 충전되는 T1 기간, 데이터 펄스가 어드레스 전극라인(X)에 공급되는 T2 기간, 패널 커패시터(Cp)에 충전된 전압을 회수하여 소스 커패시터(Cs)에 충전시키는 T3 기간으로 나누어진다. 이를 도 8에 도시된 종래의 데이터 펄스와 대비해 보면 본 발명에서는 패널 커패시터(Cp)를 0 볼트로 하강시키기 위한 T4 기간이 제거되었음을 알 수 있다.
도 13은 본 발명의 제 2 실시예에 의한 전력 회수장치를 나타내는 도면이다.
도 13을 참조하면, 본 발명의 제 2 실시예에 의한 전력 회수장치(56)는 제 1 어드레스 구동부(36A)와 소스 커패시터(Cs) 사이에 접속된 인덕터(L)와, 인덕터(L)와 소스 커패시터(Cs) 사이에 병렬로 접속된 제 1 다이오드(D1), 제 2 다이오드(D2) 및 제 1 스위치(S1)와, 인덕터(L)와 제 1 어드레스 구동부(36A) 사이에 병렬로 접속된 제 2 및 제 3 스위치(S2,S3)를 구비한다. 제 1 어드레스 구동부(36A)는 전력 회수장치(56)와 패널 커패시터(Cp) 사이에 접속된 제 4 및 제 5 스위치(S4,S5)로 구성된다. 제 1 및 제 2 다이오드(D1,D2)는 역전류의 흐름을 방지한다.
도 14는 도 13에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도이다.
도 13 및 도 14를 결부하여 전력 회수장치(40)의 동작과정을 설명하기로 한다.
먼저, T1 기간 이전에 패널 커패시터(Cp)에 충전된 전압은 0 볼트라고 가정한다. 또한 소스 커패시터(Cs)에는 Vd/2의 전압이 충전되어 있다고 가정한다. T1 기간에는 제 4 스위치(S4)가 턴-온된다. 이때, 어드레스전극라인(X)에 데이터 펄스가 공급되지 않는다면 제 4 스위치(S4)는 턴-오프 상태를 유지한다. 제 4 스위치(S4)가 턴-온되면 소스 커패시터(Cs)로부터 제 1 다이오드(D1), 인덕터(L), 제 4 스위치(S4) 및 패널 커패시터(Cp)로 이어지는 전류 패스가 형성된다. 이때, 인덕터(L)와 패널 커패시터(Cp)는 직렬 공진회로를 형성하여 패널 커패시터(Cp)는 소스 커패시터(Cs) 전압의 두배인 어드레스 전압(Vd)까지 상승하게 된다. T2 기간에는 제 2 스위치(S2)가 턴-온된다. 제 2 스위치(S2)가 턴-온되면 어드레스 전압(Vd)이 어드레스전극라인(X)에 공급된다. 어드레스전극라인(X)에 공급되는 어드레스 전압(Vd)은 패널 커패시터(Cp)의 전압이 어드레스 전압(Vd) 이하로 떨어지는 것을 방지하여 어드레스 방전이 정상적으로 일어나도록 한다. T3 기간에는 어드레스전극라인(X)에 공급되는 어드레스 전압(Vd)을 유지한다. T4 기간에는 제 2 스위치(S2)가 턴-오프됨과 아울러 제 1 스위치(S1)가 턴-온된다. 제 1 스위치(S1)가 턴-온되면 패널 커패시터(Cp)로부터 제 4 스위치(S4), 인덕터(L), 제 2 다이오드(D2), 제 1 스위치(S1) 및 소스 커패시터(Cs)로 이어지는 전류 패스가 형성되어 패널 커패시터(Cp)에 충전된 전압이 소스 커패시터(Cs)로 회수된다. 패널 커패시터(Cp)가 방전되면서 패널 커패시터(Cp)의 전압이 하강하게 되고, 이와 동시에 소스 커패시터(Cs)에는 Vd/2의 전압이 충전된다. 소스 커패시터(Cs)는 Vd/2의 전압이 충전된 후 제 1 다이오드(D1)를 통해 패널 커패시터(Cp)로 방전을 시작한다. 제 3 및 제 5 스위치(S3,S5)는 데이터 펄스가 어드레스전극라인(X)에 공급되지 않을 때 턴-온된다. 본 발명의 제 2 실시예에서는 T1 내지 T4 기간동의 동작과정을 주기적으로 반복하면서 도 12에 도시된 데이터 펄스를 생성한다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 전력 회수장치에 의하면 외부 커패시터가 충전된 직후 지연시간 없이 공진파형의 1차 공진점 및 2차 공진점을 이용하여 어드레스전극라인에 데이터를 공급함으로써 고속 어드레싱을 할 수 있다. 또한, 절환소자의 수가 최소화되므로 어드레스 구동부의 구성이 단순화된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (6)

  1. 등가적으로 형성된 용량성 부하를 가지는 플라즈마 디스플레이 패널의 어드레스전극에 연결되어 어드레스방전을 일으키는 전압을 공급하는 수단에 있어서,
    상기 용량성 부하와 공진회로를 형성하기 위한 인덕터와,
    상기 용량성 부하에 충전된 전압을 회수하여 충전하는 외부 커패시터와,
    상기 인덕터와 상기 외부 커패시터 사이에 접속된 절환소자와,
    상기 외부 커패시터는 상기 공진회로에 의해 형성되는 공진파형에 의해 상기 용량성 부하에 충전된 전압을 회수하여 충전됨과 아울러 상기 충전된 전압이 상기 용량성 부하로 방전되는 것을 반복하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전력 회수장치.
  2. 제 1 항에 있어서,
    상기 인덕터와 상기 외부 커패시터 사이에 병렬로 접속된 제 1 및 제 2 다이오드를 추가로 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전력 회수장치.
  3. 제 2 항에 있어서,
    상기 제 1 다이오드는 상기 외부 커패시터의 방전시에 전류통로를 형성하고,
    상기 제 2 다이오드는 상기 외부 커패시터의 충전시에 전류통로를 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전력 회수장치.
  4. 삭제
  5. 삭제
  6. 삭제
KR1020000008944A 2000-02-24 2000-02-24 플라즈마 디스플레이 패널의 전력 회수장치 KR100351466B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020000008944A KR100351466B1 (ko) 2000-02-24 2000-02-24 플라즈마 디스플레이 패널의 전력 회수장치
US09/790,620 US7053869B2 (en) 2000-02-24 2001-02-23 PDP energy recovery apparatus and method and high speed addressing method using the same
JP2001050701A JP5015380B2 (ja) 2000-02-24 2001-02-26 Ｐｄｐのエネルギー回収装置及びその方法と、それを利用した高速アドレッシング方法
US10/947,534 US7046217B2 (en) 2000-02-24 2004-09-23 Energy recovery apparatus for plasma display panel
US11/314,239 US7511686B2 (en) 2000-02-24 2005-12-22 PDP energy recovery apparatus and method and high speed addressing method using the same
US11/979,214 US7525515B2 (en) 2000-02-24 2007-10-31 PDP energy recovery apparatus and method and high speed addressing method using the same
US11/979,215 US7525516B2 (en) 2000-02-24 2007-10-31 PDP energy recovery apparatus and method and high speed addressing method using the same
US11/979,216 US7525517B2 (en) 2000-02-24 2007-10-31 PDP energy recovery apparatus and method and high speed addressing method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000008944A KR100351466B1 (ko) 2000-02-24 2000-02-24 플라즈마 디스플레이 패널의 전력 회수장치

Publications (2)

Publication Number Publication Date
KR20010084136A KR20010084136A (ko) 2001-09-06
KR100351466B1 true KR100351466B1 (ko) 2002-09-05

Family

ID=19649450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000008944A KR100351466B1 (ko) 2000-02-24 2000-02-24 플라즈마 디스플레이 패널의 전력 회수장치

Country Status (1)

Country Link
KR (1) KR100351466B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100452690B1 (ko) * 2001-12-28 2004-10-14 엘지전자 주식회사 플라즈마 디스플레이 패널

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100490532B1 (ko) * 2000-04-28 2005-05-17 삼성에스디아이 주식회사 어드레스 전극 구동 전력 회수 회로를 갖는 플라즈마표시패널의 구동장치
KR100492816B1 (ko) * 2002-02-28 2005-06-03 학교법인 대양학원 플라즈마 디스플레이 패널의 전하 제어 구동 회로
KR100739049B1 (ko) * 2004-03-23 2007-07-12 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 장치
KR100627410B1 (ko) * 2004-11-05 2006-09-21 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
JP2006201688A (ja) * 2005-01-24 2006-08-03 Pioneer Electronic Corp 容量性発光素子の駆動装置
KR100739640B1 (ko) * 2006-01-02 2007-07-13 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치
KR100836585B1 (ko) 2006-11-23 2008-06-10 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100775835B1 (ko) * 2006-01-13 2007-11-13 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100784519B1 (ko) 2006-02-15 2007-12-11 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100757567B1 (ko) * 2006-03-16 2007-09-10 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100747308B1 (ko) * 2006-03-21 2007-08-07 엘지전자 주식회사 플라즈마 디스플레이 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100452690B1 (ko) * 2001-12-28 2004-10-14 엘지전자 주식회사 플라즈마 디스플레이 패널

Also Published As

Publication number Publication date
KR20010084136A (ko) 2001-09-06

Similar Documents

Publication Publication Date Title
KR100472372B1 (ko) 플라즈마 디스플레이 패널의 구동방법
JP5015380B2 (ja) Ｐｄｐのエネルギー回収装置及びその方法と、それを利用した高速アドレッシング方法
KR100351466B1 (ko) 플라즈마 디스플레이 패널의 전력 회수장치
KR100330032B1 (ko) 플라즈마 디스플레이 패널의 전력회수장치 및 이를 이용한고속 어드레싱 방법
KR100363515B1 (ko) 플라즈마 디스플레이 패널의 전력 회수장치
KR100426190B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20010097044A (ko) 플라즈마 디스플레이 패널의 전력 회수장치 및 방법
US7692608B2 (en) Energy recovery circuit and energy recovering method using the same
KR100493623B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100588019B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법
KR100363675B1 (ko) 플라즈마 디스플레이 패널의 전력 회수장치 및 방법
KR100489274B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100366943B1 (ko) 플라즈마 디스플레이 패널의 전력 회수장치 및 그구동방법
KR100505981B1 (ko) 전력회수장치 및 전력회수방법
KR100373531B1 (ko) 플라즈마 디스플레이 패널의 전력 회수장치 및 그 구동방법
KR100389019B1 (ko) 플라즈마 디스플레이 패널의 리셋회로
US7046217B2 (en) Energy recovery apparatus for plasma display panel
KR100510189B1 (ko) 플라즈마 디스플레이 패널의 전력회수장치
KR100488462B1 (ko) 에너지 회수장치 및 방법
KR100452690B1 (ko) 플라즈마 디스플레이 패널
KR100426189B1 (ko) 플라즈마 디스플레이 패널의 스캔 구동방법 및 그 장치
KR100421674B1 (ko) 플라즈마 디스플레이 패널의 구동장치
US20080007489A1 (en) Apparatus for driving plasma display panel
KR100364397B1 (ko) 구동회로 일체형 플라즈마 디스플레이 패널
KR100754881B1 (ko) 플라즈마 디스플레이 패널의 유지 구동 장치 및 그구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130724

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140724

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee