KR100348575B1 - 성막장치의세정처리방법 - Google Patents

성막장치의세정처리방법 Download PDF

Info

Publication number
KR100348575B1
KR100348575B1 KR1019980023061A KR19980023061A KR100348575B1 KR 100348575 B1 KR100348575 B1 KR 100348575B1 KR 1019980023061 A KR1019980023061 A KR 1019980023061A KR 19980023061 A KR19980023061 A KR 19980023061A KR 100348575 B1 KR100348575 B1 KR 100348575B1
Authority
KR
South Korea
Prior art keywords
film
gas
forming apparatus
cleaning
processing chamber
Prior art date
Application number
KR1019980023061A
Other languages
English (en)
Other versions
KR19990007131A (ko
Inventor
다츠오 하타노
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR19990007131A publication Critical patent/KR19990007131A/ko
Application granted granted Critical
Publication of KR100348575B1 publication Critical patent/KR100348575B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405Cleaning of reactor or parts inside the reactor by using reactive gases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/905Cleaning of reaction chamber

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명에 따른 세정 처리 방법에서는 피처리체를 CVD 장치의 처리 챔버내의 탑재대 상에 탑재하고, TiCl4가스, H2가스 및 Ar 가스를 도입하며, 플라즈마가 생성된 영역내에서 피처리체의 표면상에 Ti 막을 형성하며, 피처리체를 처리 챔버로부터 이송하며, 그 후 플라즈마를 생성시키지 않고서 H2가스 및 Ar 가스의 공급을 중단하며, TiCl4가스를 반송 가스에 의해 도입하여 성막 장치의 내벽에 고착된 불필요한 Ti 막을 제거한다.

Description

성막 장치의 세정 처리 방법{A CLEANING PROCESSING METHOD OF A FILM FORMING APPARATUS}
본 발명은 성막 장치의 세정 처리 방법에 관한 것이다.
일반적으로, 다수의 회로 소자들로 구성되는 반도체 집적 회로는 성막 처리 및 패턴 에칭 처리를 반복함으로써 실리콘 기판 등과 같은 기판 상에 형성된다.
그 반도체 집적 회로의 제조 공정에 있어서는, 서로의 회로 소자들을 연결하는 금속 배선들, 회로 소자들과 전기적으로 접속되는 콘택트 금속들 및 기판으로부터 Si의 확산을 방지하기 위한 장벽 금속들은 모두 바람직하게 낮은 전기 저항을 가지며 또한 바람직하게 우수한 내부식성 재료들로 구성되어 있다.
이러한 재료들로서는 Ti(티탄), W(텅스텐), Mo(몰리브덴) 등이 선택된다. 특히, Ti 막은 전기 특성 및 내부식성 등과 같은 특성이 우수하므로 다용도로 사용되고 있다.
예를 들어, CVD 장치를 이용한 CVD 방법에 의해 Ti 막을 형성하는 경우에는,TiCl4(사염화 티탄) 가스 및 H2가스를 원료 가스로서 사용하는 분위기에서 플라즈마 처리에 의해 성막을 수행한다.
Ti 막의 성막에서 뿐만 아니라 CVD 장치에 의한 웨이퍼 기판상의 성막에서는, 불필요한 막이 처리 챔버의 측벽, 탑재대의 표면, 원료 가스를 공급하는 샤워 헤드 등에 불가피하게 부착된다.
이러한 불필요한 막이 반도체 웨이퍼 상에서의 성막 동안 벗겨지는 경우, 그 벗겨진 막은 입자 형태로서 성막이 수행되는 동안 반도체 표면상에 들러붙어 소자 결함의 원인으로 된다. 따라서, 내부 구조물 등에 형성 및 고착된 막을 제거하기 위한 세정 처리를 소정 수 예를 들어 25장의 웨이퍼에 대해 연속적으로 수행한다.
일반적으로, 불필요한 Ti 막의 세정 처리에 있어서는, Ti 막이 형성된 반도체 웨이퍼를 처리 챔버로부터 외부로 이송시킨다. 그런 후, 처리 챔버의 온도를 Ti 막의 성막 온도인 대략 650℃로부터 세정 온도로 지칭되는 대략 200℃ 내지 300℃의 온도로 하강시킨다. 온도가 세정 온도에 도달한 후에는, ClF3가스 및 NF3가스 등을 처리 챔버 내로 도입하여 세정 처리를 수행한다.
ClF3가스를 사용하는 경우에는, 방전을 중단하여 플라즈마의 생성을 방지한다(이후, 플라즈마리스(plasmaless) 세정 처리라고 함). NF3가스를 사용하는 경우에는, 플라즈마를 생성한다(이후, 플라즈마 세정 처리라고 함).
상기한 바와 같은 세정 처리를 수행하는 경우에는 처리 챔버내의 온도를 200℃ 내지 300℃로 하강시키는데, 그 이유는 불필요한 Ti 막 뿐만 아니라 처리 챔버의 내벽 및 탑재대의 표면이 처리 챔버내의 온도가 너무 높은 경우 제거되기 때문이다.
따라서, 소정의 시간 동안 세정 처리를 완료한 후, 처리 챔버의 온도를 다시 650℃의 온도로 상승시켜 Ti 막의 성막을 계속 행한다.
도 6은 종래의 CVD 방법에 따른 성막 공정들에 있어서의 처리 챔버내의 온도를 도시한 것이다.
성막 공정들에 있어서, 주기 T1은 처리 챔버내의 온도를 성막 온도인 650℃로 설정한 성막 처리 단계에 해당된다. 이 단계에서는, 예를 들어 Ti 막의 성막을 전술한 바와 같은 원료 가스들을 사용하는 분위기에서 25장의 반도체 웨이퍼에 대해 연속적으로 수행한다.
성막의 완료시, 처리 공정을 세정 처리 단계로 이행시켜, 먼저, 온도를 주기 T2 동안 650℃로부터 250℃로 하강시킨다. 온도가 세정 온도에 도달한 후에는, ClF3가스 및 NF3가스 등을 주기 T3 동안 처리 챔버 내로 도입시켜 Ti 막의 세정 처리를 수행한다.
세정 처리의 완료시, 처리 챔버내의 온도를 T4 동안 650℃로 상승시키고 세정 처리 단계를 완료한다.
재차, 처리 공정을 성막 처리 단계로 이행시켜, Ti 막을 주기 T1에서와 같이 반도체 웨이퍼 상에 형성한다.
이와 같이 하여, 성막 처리 단계(주기 T1에 대응) 및 세정 처리 단계(주기T2 내지 T4에 대응)를 반복적으로 수행한다.
전술한 바와 같은 종래의 세정 처리 단계에서는, 챔버의 온도를 주기 T3의 세정 처리 단계의 전후 예를 들어 도 6에 도시한 바와 같은 주기 T2 및 T4에서 하강 및 상승시켜야 한다. 따라서, 주기 T2 및 T4 동안 성막 처리를 수행할 수 없어, 그 결과 처리 효율이 저하되는 문제점이 있다.
성막 처리할 웨이퍼의 매수에 따라 다르겠지만, 온도 하강 주기 T2 및 온도 상승 주기 T4는 각각 대략 30분의 시간을 필요로 하므로, 대략 30분의 세정 처리 주기 T3을 생각하면, 최종적인 세정 처리를 위해서는 대략 90분이 소요되는 것인 바, 이는 처리 효율을 저하시키는 중대한 요인으로 작용한다.
또한, 성막 온도와 세정 온도 사이에서의 온도 상승 및 온도 하강을 반복적으로 수행하므로, 탑재대와 같은 챔버 내부 구조물에 대한 금속 피로가 누적되어 그 구조물의 수명이 단축되는 단점이 있다.
또한, NF3가스를 사용하는 플라즈마 세정 처리에 있어서는, 플라즈마를 형성하는 부분 이외의 부분 예를 들어 샤워 헤드 내면에 형성 및 고착된 막을 충분히 제거하는 것이 곤란하다.
따라서, 본 발명의 목적은 플라즈마리스 분위기 하에서 TiCl4가스를 Ti 막을 성막하기 위한 가스로서 사용하여 성막 장치의 내부에 부착되는 불필요한 Ti 막 부분을 제거할 수 있는 성막 장치의 세정 처리 방법을 제공하고자 하는 것이다.
도 1은 본 발명에 따른 세정 처리 방법을 수행하기 위한 성막 장치(또는 CVD 장치)를 도시한 도면,
도 2는 본 발명의 일 실시예에 따른 세정 처리 방법의 공정을 설명하기 위한 도면,
도 3은 챔버(또는 탑재대)내의 온도에 대한 Ti 막의 에칭 속도의 변화를 나타낸 도면,
도 4는 Ti 막의 에칭 속도와 N2가스에 대한 TiCl4가스의 농도 사이의 관계를 도시한 도면,
도 5는 본 발명에 따른 처리 방법의 변형 예를 도시한 도면,
도 6은 종래 예의 에칭 방법을 설명하기 위한 도면.
도면의 주요 부분에 대한 부호의 설명
2 : 성막 장치 4 : 처리 챔버
6 : 기저부 8 : 배기 포트
10 : 배기계 14 : 지주
16 : 탑재대 20 : 샤워 헤드
52 : 정합 회로 54 : 고주파 전원
56 : 온도 제어기
본 발명에 따른 성막 장치의 세정 처리 방법은 성막 장치의 처리 챔버내의 탑재대 상에 피처리체를 탑재하는 단계와, TiCl4가스, H2가스 및 Ar 가스의 도입에 의해 형성된 분위기 하에서 생성되는 플라즈마 영역에서 피처리체의 표면상에 Ti 막을 형성하는 단계와, 피처리체를 처리 챔버로부터 외부로 이송시키는 단계와, 그 후, TiCl4가스는 계속 공급하면서 H2가스와 Ar 가스의 공급을 중단시키는 단계와, 플라즈마리스 분위기 하에서 성막 장치에 고착된 불필요한 Ti 막 부분을 제거하기 위해 세정을 수행하는 단계를 포함한다.
본 발명의 다른 목적들 및 효과들은 후술하는 상세한 설명에 기술되며, 부분적으로 그 상세한 설명으로부터 자명하거나 본 발명의 실시예를 통해 이해될 수 있을 것이다. 본 발명의 목적들 및 효과들은 전술한 부분에서 특정한 수단들 및 그들의 조합에 의해 구현될 수 있다.
본 명세서의 일부를 구성하며 또한 본 명세서에 포함되는 첨부 도면은 본 발명의 바람직한 실시예를 도시한 것으로서, 전술한 일반적 설명 및 후술할 바람직한 실시예의 상세한 설명과 더불어 본 발명의 원리를 설명하는 역할을 한다.
이하, 본 발명의 실시예에 대해 상세히 설명한다.
도 1은 성막 장치(또는 플라즈마 CVD 장치)의 구조에 대한 일 예를 도시한것으로서, 본 발명에 따른 세정 처리 방법을 설명하고 있다.
본 실시예에서는, Ti 막을 금속막으로서 성막하는 경우에 대해 설명하고 있다.
CVD 장치(2)는 스테인리스강 등으로 구성된 처리 챔버(또는 반응 챔버)(4)를 가지며, 처리 챔버(4)의 전위는 접지되어 있다.
처리 챔버(4)의 기저부(6)에는 다수의 배기 포트(8)가 제공된다. 배기 포트(8)는 배기 펌프 등을 포함하는 배기계(10)에 연결된다. 처리 챔버의 내부는 균일하게 배기된다. 즉, 처리 가스 및 세정 가스 등은 처리 챔버로부터 균일하게 배기된다.
전도성 재료로 구성된 지주(14)는 처리 챔버(4)의 기저면에 고정되며, 예를 들어 반도체 웨이퍼 W를 탑재하기 위한 탑재대(16)는 지주(14)에 의해 지지된다.
탑재대(16)는 처리 챔버와 동일한 전위 상태에 있으며, 또한 CVD 장치의 하부 전극으로서 작용한다. 탑재대(16)는 지주(14)상에 직접 지지되는 하부대(16A)와 이 하부대(16A)의 상부면에 결합된 상부대(16B)로 구성된다. 하부대(16A)와 상부대(16B)의 결합 표면들은 서로 용접에 의해 결합된다.
샤워 헤드(20)는 그와 탑재대(16) 사이에 처리 공간 S가 형성되도록 탑재대(16)의 상부면에 대향하게 설치되며 상기 탑재대의 상부면의 거의 전체를 덮을 정도의 충분한 크기를 갖는다. 샤워 헤드(20)는 다양한 가스들을 샤워 형태로 처리 공간 내에 도입하는 역할을 하며, 다수의 분출구(28)는 샤워 헤드(20) 하부면의 분출면(26)내에 형성된다.
또한, 다수의 확산구(diffusion hole)(30)를 갖는 확산판(32)은 샤워 헤드(20)의 내부에 제공되어, 그로부터 가스가 확산될 수 있도록 한다.
원료 가스 등을 상기 샤워 헤드 내로 도입하기 위한 가스 도입 포트(34)는 샤워 헤드(20)의 상부에 제공되며, 가스 도입 포트(34)는 원료 가스 공급 라인(36)에 연결된다.
가스 공급 라인(36)은 다수의 분기관(38)으로 분기하며, 이들 분기관의 각각은 예를 들어 TiCl4가스를 저장하고 있는 TiCl4가스원(40), H2가스를 저장하고 있는 H2가스원(42), 플라즈마 가스로서 Ar 가스를 저장하고 있는 Ar 가스원(44) 및 불활성 가스 예를 들어 세정 동안 반송 가스로서 사용되는 N2가스를 저장하고 있는 N2가스원(46)에 연결된다.
가스 유량은 제각기 유량 제어기 예를 들어 분기관용으로 제공되는 매스 플로우 제어기(48)에 의해 제어된다.
본 실시예에 있어서는, 샤워 헤드(20)에 연결된 가스 공급 라인이 분기관(38)을 통과하는 성막용 원료 가스들에 의해 공유되게 하고 있다. 그러나, 본 발명은 여기에 한정되지 않고, 반송 가스 및 정화 가스와 같은 개별 가스용의 가스관들 또는 모든 가스용의 가스관들을 샤워 헤드(20)에 개별적으로 연결하여 개별 가스 또는 모든 가스를 처리 공간 S내에서 혼합시키는 포스트 혼합 유형의 가스 공급 형태를 채용할 수도 있다.
Ti 막의 성막 동안 플라즈마가 형성되도록, 상부판(22)은 정합 회로(52) 및13.56㎒의 플라즈마용 고주파 전원(54)에 접속된다.
처리 챔버(4)의 측벽에는 벽면의 온도 제어를 위해 필요에 따라 냉매를 선택적으로 흐르게 하는 챔버 온도 제어 자켓이 제공된다. 이 자켓(55)은 온도 제어기(56)에 연결된다.
처리 챔버(4)의 측벽에는 또한 반도체 웨이퍼 W를 내부 및 외부로 이송시킬 때 개방 및 폐쇄될 수 있는 게이트 밸브(58)가 제공된다.
또한, 샤워 헤드(20)에는 분출면(26)을 포함한 면의 온도 제어를 위해 필요에 따라 냉매를 선택적으로 흐르게 하는 헤드 온도 제어 자켓(60)이 제공된다.
도시하지는 않았지만, 탑재대(16)에는 반도체 웨이퍼 W를 내부 및 외부로 이송시킬 때 반도체 웨이퍼 W를 상승 및 하강시키는 웨이퍼 리프터 핀(wafer lifter pin)이 제공될 수 있다.
이제, 상술한 바와 같이 구성된 CVD 장치를 이용하여, 성막 처리 단계 이후에 수행되는 본 발명에 따른 세정 처리 방법에 대해 설명한다.
성막 처리 단계에서 금속막이 형성된 피처리체를 외부로 이송시킨 후, 처리 챔버의 내부에 고착된 불필요한 Ti 막을 제거하기 위한 세정 처리 단계에서 세정 처리 방법을 수행한다. 실제로, 성막 단계 및 세정 처리 단계를 교대로 반복한다.
도 2는 CVD 방법에 의한 성막시에 본 실시예에 따른 세정 처리 단계를 도시한 것으로서, 수직축은 처리 챔버내의 온도를 나타내고 수평축은 시간을 나타낸다.
우선, 주기 T11의 성막 처리 단계에서 반도체 웨이퍼 W의 표면상에 Ti 막을형성하는 경우에 대해 설명한다.
반도체 웨이퍼 W는 외부 혹은 도시되지 않은 부하 고정 챔버(load lock chamber)로부터 개방된 게이트 밸브(58)를 통해 처리 챔버(4)내로 이송된다. 반도체 웨이퍼 W는 탑재대(16)상에 장착되며 그 후 게이트 밸브는 폐쇄된다. 콘택트 홀 등은 이전의 단계에서 반도체 웨이퍼 W의 표면에 형성되어, 웨이퍼상의 회로 소자의 전극들을 접속시킨다.
게이트 밸브(58)가 폐쇄된 후, 소정의 진공 상태로 배기가 행해진다. 또한, 원료 가스로서 사용되는 TiCl4가스 및 H2가스와 플라즈마를 생성시키기 위한 Ar 가스가 유량 제어기(48)에 의해 제어되는 사전 결정된 유량으로 도입되며, 처리 챔버(4)의 내부는 배기계(10)에 의해 사전 결정된 압력으로 유지된다.
이 때, 13.56㎒의 고주파가 고주파 전원(54)으로부터 상부 전극으로서의 샤워 헤드(20)와 하부 전극으로서의 탑재대(16) 사이에 인가된다.
이에 따라 Ar 가스는 플라즈마로 변한다. 플라즈마는 TiCl4가스와 H2가스의 환원 반응을 촉진시킨다. 그 결과, Ti 막은 반도체 웨이퍼 W의 표면상에 형성된다. Ti 막이 형성되는 동안 반도체 웨이퍼 W의 온도는 탑재대내에 제공된 히터(18)에 의해서 사전 결정된 값으로 유지된다.
플라즈마에 의해 가열되는 경향이 있는 처리 챔버(4)의 측벽 및 샤워 헤드(20)는 제각기 챔버 온도 제어 자켓(56)과 헤드 온도 제어 자켓(60)을 통해 냉매를 선택적으로 흐르게 함으로써 냉각된다.
이 때, 처리 조건들은 웨이퍼 온도(또는 탑재대 온도)가 대략 650℃으로 되고 처리 압력이 대략 1 Torr로 되며 고주파 전력이 700W로 되도록 설정된다.
이와 같이 하여, 1장의 반도체 웨이퍼 W에 대한 성막 처리 완료시, 처리된 반도체 웨이퍼 W는 개방된 게이트 밸브(58)를 통해 외부로 이송되고 미처리된 다음 반도체 웨이퍼 W가 처리 챔버(4)내로 이송된다. 이 반도체 웨이퍼 상에서의 Ti 막의 성막 처리는 상술한 방식으로 수행된다.
상술한 바와 같은 성막 처리는 사전 결정된 매수 예를 들어 12장 내지 20장의 반도체 웨이퍼 W상에서 순차적으로 수행되는데, 이러한 과정 중에, 불필요한 Ti 막이 처리 챔버(4)의 내부 구조물 및 챔버의 내벽에 점차적으로 고착 및 부착된다.
다음, 도 2에 주기 T12로 도시된 바와 같은, 본 발명에 따른 세정 처리 단계가 후속 수행된다.
성막 처리가 완료된 최종 반도체 웨이퍼 W(가령, 25번째 반도체 웨이퍼)가 챔버 외부로 이송된 후, 게이트 밸브(58)는 폐쇄되고 처리 챔버(4)의 내부는 배기계(10)에 의해 배기된다. 이 때, 챔버내의 온도는 성막 처리 단계시와 동일한 온도로 유지된다.
그 후, Ar 가스 및 H2가스의 공급 중단에 의해, 원료 가스로서의 TiCl4가스와, 불활성 가스 예를 들어 TiCl4가스의 공급을 돕는 반송 가스로서의 N2가스가 챔버 내로 도입된다.
고주파 전원으로부터는 어떠한 고주파도 공급되지 않으며, 세정 처리는 플라즈마리스 조건하에서 수행된다. 따라서, 오직 TiCl4가스와 N2가스만의 혼합 가스가 플라즈마리스 조건하에 공급된다.
세정 처리는, 탑재대(16)의 온도 예를 들어 처리 챔버(4)내의 온도가 주기 T11 동안의 Ti 막 성막 온도와 동일한 온도 예를 들어 650℃로 유지되는 중에 수행된다.
따라서, 불필요한 Ti 막의 에칭이 수행된다. 즉, 처리 챔버내의 온도를 하강시키지 않고서도 세정 처리가 수행된다.
세정 처리의 처리 조건들은 바람직하게는 불필요한 Ti 막의 에칭 속도를 얻기 위해 압력이 대략 0.1 내지 10 Torr로 되고 N2가스에 대한 TiCl4가스의 유량비가 대략 5 내지 100%로 되도록 설정된다.
에칭 처리는 사전 결정된 주기 T2 동안 수행되므로, 이에 따라 세정 처리 단계가 완료된다. 다음, TiCl4가스와 N2가스의 도입이 중단되며, 배기계에 의한 배기가 일단 중단된다.
이때, 다음 반도체 웨이퍼 W가 처리 챔버(4)내로 이송되며, 처리 공정은 다시 주기 T11과 같은 Ti 막 성막을 위한 성막 처리 단계로 이송된다.
성막 처리 단계가 다시 재개되는 시점에서, 온도 상승 조작의 필요 없이 성막 처리가 즉시 재개될 수 있는데, 그 이유는 처리 챔버(4)내의 온도 및 탑재대(16)의 온도가 성막시에 사용되는 온도와 동일한 온도인 세정 처리 단계에서의 650℃로 유지되기 때문이다.
이러한 방식으로, Ti 막의 성막 단계와 그의 세정 처리 단계는 도 2에 도시된 바와 같이 교대 및 순차적으로 수행된다.
따라서, 도 2에 도시된 본 실시예와 도 6에 도시된 종래의 세정 처리 단계를 포함하는 성막 단계로부터 명백한 바와 같이, 본 실시예에 있어서는 처리 공정이 성막 처리 단계에서 세정 처리 단계로 이행하거나 반대로 세정 처리 단계에서 성막 처리 단계로 이행할 경우 탑재대(16)의 온도를 상승시키거나 하강시키는 조작을 행할 필요가 없다.
따라서, 본 실시예에 따르면, 종래의 방법에서 요구되는 온도 상승 또는 온도 하강을 위한 조작 시간을 절약할 수 있어 그 만큼 처리 효율을 향상시킬 수 있다.
다음, 본 발명에 따른 세정 처리 방법에서 TiCl4가스를 사용하여 불필요한 Ti 막을 에칭하는 동작에 대해 설명한다.
도 3은 Ti 막을 실제로 에칭할 때의 Ti 막에 대한 온도 및 에칭 속도의 변화에 관한 데이타를 도시하고 있다. 이때의 에칭 조건은 압력이 0.32 Torr로 되고 N2가스에 대한 TiCl4가스의 유량비가 20cc: 650cc로 되며 TiCl4가스가 대략 3%의 농도를 갖도록 설정된다.
500℃로부터 700℃로 변화된 온도로 Ti 막을 에칭한 결과, 온도가 높을수록 Ti 막의 에칭 속도가 빨라진다는 것을 알게 되었다.
온도를 본 실시예의 Ti 막의 성막 단계에서의 온도와 동일한 650℃로 한 경우, 대략 60nm/min의 에칭 속도를 얻을 수 있었다.
이러한 세정 처리 방법에서, 처리 챔버(4)의 내벽 및 탑재대(16)의 표면은 전혀 깎이지 않았고 손상없는 본래의 상태를 유지하고 있었다.
도 4는 반송 가스로서의 N2가스에 대한 TiCl4가스의 농도와 Ti 막의 에칭 속도와의 관계를 도시하고 있다. 이 관계에 있어서의 에칭 조건은 처리 챔버내의 온도가 650℃로 되고 압력이 0.32 Torr로 되도록 설정된다.
이 관계로부터, Ti 막의 에칭 속도는 TiCl4가스의 농도 증가에 따라 빨라지게 된다고 판명되었다.
일반적으로, ClF3가스나 NF3가스를 이용한 종래의 세정 공정에 있어서의 에칭 속도는 대략 300nm/min이다. 그러므로, 종래의 세정 처리 단계에서의 에칭 속도와 대략 동등한 에칭 속도를 얻기 위해서는, 본 실시예의 TiCl4가스의 농도를 대략 5% 정도로 설정하면 되는 것으로 판명되었다. 주목할 것은, 실제 세정시의 TiCl4가스 농도는 소망하는 에칭 속도에 따라 적절히 변경되어야 하고 처리 압력도 단지 일 예에 불과한 0.32 Torr에 한정되지 않는다는 것이다.
이와 같이, 본 발명에 의하면, Ti 막을 세정할 때 TiCl4가스를 플라즈마리스 조건하에서 세정 가스로서 사용함으로써, Ti 막의 성막 온도와 같은 높은 온도로 불필요한 Ti 막을 제거할 수 있다.
그 결과, 종래의 세정 처리 단계에서 수행되는 탑재대의 온도 하강 조작 및 온도 상승 조작을 생략할 수 있어, 그 만큼 처리 효율을 향상시킬 수 있다. 또한, 처리 챔버내의 온도를 하강시키거나 상승시킬 필요가 없어졌으므로, 가열 사이클에 의해 챔버 내부 구조물에 대한 금속 피로의 발생 빈도가 적어져, 그 만큼 챔버 내부 구조물의 수명을 연장시킬 수 있다.
또한, 플라즈마를 발생시키지 않고 세정 처리를 수행할 수 있으므로, 플라즈마 영역에 인접하는 표면 이외의 부분에 부착된 불필요한 Ti 막도 제거할 수 있다.
또한, 세정 처리 시에 성막에 이용한 가스를 이용할 수 있기 때문에, 종래의 방법과는 달리 세정을 위한 특정의 가스 공급 시스템과 같은 선택적인 장치를 제공할 필요가 없다.
또한, 본 실시예에서는 다수 예를 들어 25장의 반도체 웨이퍼 W에 대한 모든 순차적 성막 후에 1회 세정 처리를 실행하는 것으로 하였지만, 탑재대의 온도 하강 및 온도 상승 조작이 불필요하기 때문에, 도 5에 도시한 바와 같이, 처리 효율의 저하 없이 1장의 웨이퍼에 대한 성막 처리를 실행할 때마다 세정 처리를 실행할 수 있다.
이 경우에는, 매우 적은 양의 불필요한 Ti 막이 고착된 경우에도 즉각적으로 세정 처리가 수행된다. 따라서, 각 세정 처리에 아주 적은 시간 소요되며, 또한, 불필요한 Ti 막이 챔버 내벽 등에 고착되지 않는 상태에서 성막이 항상 수행될 수 있다. 따라서, 이물질의 발생을 방지할 수 있어 처리 효율을 향상시킬 수 있다.
본 실시예에서는 불활성 가스로서 N2가스를 이용한 경우를 예로서 설명하였지만, 이것에 한정되는 것은 아니고 He, Ar, Ne 등도 불활성 가스로서 이용할 수 있다.
또한, 여기서는 피처리체로서 반도체 웨이퍼를 이용한 경우를 예로서 설명하였지만, 이것에 한정되는 것은 아니고 유리 기판, LCD 기판 등도 피처리체로서 이용될 수 있음은 물론이다.
당업자라면 부가적인 효과 및 변형 예를 용이하게 이해할 수 있을 것이다. 따라서, 본 발명은 넓은 의미에서 도면에 도시하고 상세한 설명에서 설명한 대표적인 실시예들 및 세부 사항들에 한정되지 않는다. 따라서, 첨부되는 특허청구범위에 의해 정의되는 일반적 발명 개념의 사상 또는 범주를 벗어나지 않는 범위 내에서 다양한 변형이 가능할 것이다.

Claims (14)

  1. 피처리체의 표면에 적어도 Ti을 함유하는 막을 형성하는 성막 장치의 세정 처리 방법에 있어서,
    상기 성막 장치의 처리 챔버에 부착되는 불필요한 Ti막을 제거하기 위한 세정 가스로서, 실질적으로 TiCl4로 이루어지는 가스를 이용하는 성막 장치의 세정 처리 방법.
  2. 제 1 항에 있어서,
    상기 TiCl4가스를 불활성 가스와 함께 상기 처리 챔버 내로 공급하는 성막 장치의 세정 처리 방법.
  3. 성막 장치의 세정 처리 방법에 있어서,
    상기 성막 장치의 처리 챔버내의 탑재대 상에 피처리체를 탑재시키고, TiCl4가스, H2가스 및 Ar 가스의 도입에 의해 형성된 분위기 하에서 생성되는 플라즈마 영역내에서 상기 피처리체의 표면상에 Ti 막을 성막하고, 상기 피처리체를 상기 처리 챔버로부터 외부로 이송시키는 단계와,
    그 후, 상기 TiCl4가스는 계속 공급하면서 상기 H2가스와 Ar 가스의 공급을 중단시키며, 플라즈마를 생성시키지 않고서 상기 성막 장치에 고착된 불필요한 Ti 막 부분을 제거하기 위해 세정을 수행하는 단계
    를 포함하는 성막 장치의 세정 처리 방법.
  4. 제 3 항에 있어서,
    상기 피처리체 상에 상기 Ti 막을 성막할 때의 상기 성막 장치내의 온도를 세정 처리동안 유지시키는 성막 장치의 세정 처리 방법.
  5. 제 4 항에 있어서,
    상기 피처리체 상에 상기 Ti 막을 성막할 때의 상기 성막 장치내의 성막 온도를 550℃ 내지 700℃의 범위로 설정하며, 상기 세정 처리 동안의 온도를 상기 성막 온도와 동일하게 하는 성막 장치의 세정 처리 방법.
  6. 제 3 항에 있어서,
    상기 Ti 막의 성막을 다수의 피처리체 상에서 순차적으로 수행한 후에 상기세정 처리를 수행하는 성막 장치의 세정 처리 방법.
  7. 제 3 항에 있어서,
    상기 Ti 막의 성막을 하나의 피처리체 상에서 수행한 후에 상기 세정 처리를 수행하는 성막 장치의 세정 처리 방법.
  8. 제 3 항에 있어서,
    상기 TiCl4가스를 불활성 가스와 함께 상기 처리 챔버 내로 도입하는 성막 장치의 세정 처리 방법.
  9. 성막 장치의 세정 방법에 있어서,
    (a) 처리 챔버 내에 피처리체를 배치하는 단계와,
    (b) 적어도 할로겐화 금속 가스 및 환원 가스를 포함한 성막 원료 가스를 상기 처리 챔버 내로 도입하여, 상기 피처리체의 표면상에 금속 함유 막을 성막하는 단계와,
    (c) 이렇게 성막시킨 피처리체를 상기 처리 챔버로부터 외부로 이송시키는단계와,
    (d) 상기 할로겐화 금속 가스는 포함하되 환원 가스는 포함하지 않는 세정 가스를 상기 처리 챔버 내로 도입하여, 상기 처리 챔버에 고착된 상기 금속 함유 막을 제거하는 단계
    를 포함하는 성막 장치의 세정 방법.
  10. 제 9 항에 있어서,
    상기 (a)단계 내지 (c)단계를 다수회 수행한 후에 상기 (d)단계를 수행하는 성막 장치의 세정 방법.
  11. 제 9 항에 있어서,
    상기 (b)단계를 고주파 에너지를 인가하는 동안 수행하며, 상기 (d)단계를 고주파 에너지를 인가하지 않고서 수행하는 성막 장치의 세정 방법.
  12. 제 9 항에 있어서,
    상기 (b)단계 및 (d)단계를 대략 500℃ 내지 700℃의 온도 범위에서 수행하는 성막 장치의 세정 방법.
  13. 제 12 항에 있어서,
    상기 (b)단계 및 (d)단계를 거의 동일한 온도에서 수행하는 성막 장치의 세정 방법.
  14. 피처리체의 표면에 적어도 한 종류의 금속막을 함유하는 막을 형성하는 성막 장치의 세정 처리 방법에 있어서,
    상기 성막 장치의 처리 챔버에 부착되는 불필요한 상기 막을 제거하기 위한 세정 가스로서, 실질적으로 금속 할로겐화물로 이루어진 가스를 이용하는 성막 장치의 세정 처리 방법.
KR1019980023061A 1997-06-21 1998-06-19 성막장치의세정처리방법 KR100348575B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-180790 1997-06-21
JP9180790A JPH1116858A (ja) 1997-06-21 1997-06-21 成膜装置のクリーニング方法及び処理方法

Publications (2)

Publication Number Publication Date
KR19990007131A KR19990007131A (ko) 1999-01-25
KR100348575B1 true KR100348575B1 (ko) 2002-09-18

Family

ID=16089383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980023061A KR100348575B1 (ko) 1997-06-21 1998-06-19 성막장치의세정처리방법

Country Status (4)

Country Link
US (1) US5954887A (ko)
JP (1) JPH1116858A (ko)
KR (1) KR100348575B1 (ko)
TW (1) TW405182B (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3085364B2 (ja) 1997-07-22 2000-09-04 日本電気株式会社 Cvd装置のクリーニング方法
TW589398B (en) * 1998-05-20 2004-06-01 Samsung Electronics Co Ltd Filtering technique for CVD chamber process gases and the same apparatus
US6190732B1 (en) * 1998-09-03 2001-02-20 Cvc Products, Inc. Method and system for dispensing process gas for fabricating a device on a substrate
JP3191290B2 (ja) 1999-01-07 2001-07-23 日本電気株式会社 半導体装置の製造方法及び半導体装置の製造方法に用いられるプラズマcvd装置
JP3175721B2 (ja) 1999-02-05 2001-06-11 日本電気株式会社 半導体装置の製造方法
US6291358B1 (en) * 1999-10-15 2001-09-18 Micron Technology, Inc. Plasma deposition tool operating method
US6444039B1 (en) * 2000-03-07 2002-09-03 Simplus Systems Corporation Three-dimensional showerhead apparatus
US6770214B2 (en) 2001-03-30 2004-08-03 Lam Research Corporation Method of reducing aluminum fluoride deposits in plasma etch reactor
JP4121269B2 (ja) * 2001-11-27 2008-07-23 日本エー・エス・エム株式会社 セルフクリーニングを実行するプラズマcvd装置及び方法
US6767823B2 (en) * 2002-03-06 2004-07-27 Micron Technology, Inc. Plasma enhanced chemical vapor deposition method of forming titanium silicide comprising layers
US6991653B2 (en) * 2002-03-21 2006-01-31 Sdgi Holdings, Inc. Vertebral body and disc space replacement devices
JP3883918B2 (ja) * 2002-07-15 2007-02-21 日本エー・エス・エム株式会社 枚葉式cvd装置及び枚葉式cvd装置を用いた薄膜形成方法
JP2004071611A (ja) * 2002-08-01 2004-03-04 Matsushita Electric Ind Co Ltd 電子部品装着装置および電子部品装着方法
JP4354243B2 (ja) * 2003-04-21 2009-10-28 東京エレクトロン株式会社 被処理体の昇降機構及び処理装置
CN100541715C (zh) * 2003-04-21 2009-09-16 东京毅力科创株式会社 对被处理基板进行半导体处理的装置
KR100568256B1 (ko) * 2003-12-11 2006-04-07 삼성전자주식회사 반도체 소자 제조 장비의 세정 방법
US7264679B2 (en) * 2004-02-11 2007-09-04 Applied Materials, Inc. Cleaning of chamber components
US20060236931A1 (en) * 2005-04-25 2006-10-26 Varian Semiconductor Equipment Associates, Inc. Tilted Plasma Doping
JP2006351814A (ja) * 2005-06-15 2006-12-28 Tokyo Electron Ltd クリーニング方法、コンピュータプログラム及び成膜装置
KR100706810B1 (ko) * 2006-02-07 2007-04-12 삼성전자주식회사 박박 형성 장치의 세정 방법 및 이를 이용한 박막 형성방법
KR100753158B1 (ko) * 2006-06-19 2007-08-30 삼성전자주식회사 공정 챔버의 세정 방법
WO2009034893A1 (ja) * 2007-09-11 2009-03-19 Tokyo Electron Limited 基板載置機構、基板処理装置、基板載置機構上への膜堆積抑制方法及び記憶媒体
JP2009084686A (ja) * 2007-09-11 2009-04-23 Tokyo Electron Ltd 基板載置機構、基板処理装置、基板載置機構上への膜堆積抑制方法及び記憶媒体
EP2175469A1 (en) 2008-10-09 2010-04-14 Danmarks Tekniske Universitet (DTU) Ion beam extraction by discrete ion focusing
US8101510B2 (en) * 2009-04-03 2012-01-24 Varian Semiconductor Equipment Associates, Inc. Plasma processing apparatus
US8603591B2 (en) 2009-04-03 2013-12-10 Varian Semiconductor Ewuipment Associates, Inc. Enhanced etch and deposition profile control using plasma sheath engineering
US8623171B2 (en) * 2009-04-03 2014-01-07 Varian Semiconductor Equipment Associates, Inc. Plasma processing apparatus
US8188445B2 (en) * 2009-04-03 2012-05-29 Varian Semiconductor Equipment Associates, Inc. Ion source
US7767977B1 (en) 2009-04-03 2010-08-03 Varian Semiconductor Equipment Associates, Inc. Ion source
JP5397215B2 (ja) * 2009-12-25 2014-01-22 ソニー株式会社 半導体製造装置、半導体装置の製造方法、シミュレーション装置及びシミュレーションプログラム
KR102620219B1 (ko) 2018-11-02 2024-01-02 삼성전자주식회사 기판 처리 방법 및 기판 처리 장치
JP2021042409A (ja) 2019-09-09 2021-03-18 東京エレクトロン株式会社 プラズマ処理装置及び温度制御方法
KR20220035234A (ko) * 2019-09-20 2022-03-21 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69216747T2 (de) * 1991-10-07 1997-07-31 Sumitomo Metal Ind Verfahren zur Bildung eines dünnen Films
JPH0722339A (ja) * 1993-07-05 1995-01-24 Toshiba Corp 薄膜形成方法
JP3247270B2 (ja) * 1994-08-25 2002-01-15 東京エレクトロン株式会社 処理装置及びドライクリーニング方法
JP2748881B2 (ja) * 1995-02-03 1998-05-13 日本電気株式会社 半導体製造装置および製造方法
JPH09111460A (ja) * 1995-10-11 1997-04-28 Anelva Corp チタン系導電性薄膜の作製方法

Also Published As

Publication number Publication date
TW405182B (en) 2000-09-11
KR19990007131A (ko) 1999-01-25
JPH1116858A (ja) 1999-01-22
US5954887A (en) 1999-09-21

Similar Documents

Publication Publication Date Title
KR100348575B1 (ko) 성막장치의세정처리방법
KR100729900B1 (ko) 표면 처리된 샤워헤드를 구비하는 기판 처리 장치 및 기판 처리 장치의 세정 방법
KR100272146B1 (ko) 반도체장치의 제조방법과 반도체제조장치 및 그 세정방법
KR100447284B1 (ko) 화학기상증착 챔버의 세정 방법
KR100297284B1 (ko) 처리장치및드라이크리닝방법
JP3072989B1 (ja) 半導体基板上に薄膜を形成する成膜装置における成膜方法
US20060231032A1 (en) Film-forming method and apparatus using plasma CVD
JP2010147483A (ja) 遠隔の励起源を用いる堆積チャンバーのクリーニング技術
JP2006128485A (ja) 半導体処理装置
KR101246443B1 (ko) 금속계막의 성막 방법 및 기억 매체
US20070227450A1 (en) Plasma Cvd Equipment
KR100316670B1 (ko) 기판처리장치
JPH0697154A (ja) 反応装置の自己洗浄方法
JP2001313289A (ja) 半導体ウエーハ処理システムの洗浄方法及び装置
JP2869384B2 (ja) プラズマ処理方法
JP2740789B2 (ja) 処理方法
KR100517550B1 (ko) 원자층 증착 장치
KR101108443B1 (ko) 원격 플라즈마를 이용한 챔버 세정방법
JP2001192828A (ja) 成膜方法
JP4570186B2 (ja) プラズマクリーニング方法
JP2000003907A (ja) クリーニング方法及びクリーニングガス生成装置
JP3147868U (ja) 基板処理装置
JP4543611B2 (ja) プリコート層の形成方法及び成膜方法
KR20220090343A (ko) 기판 처리 장치의 세정 방법
KR100280621B1 (ko) 텅스텐 실리사이드 증착공정에서 미립자 오염물을 제거하기 위한 방법 및 화학 기상 증착시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee