KR100345672B1 - Method of forming interlayer dielectric layer using high density plasma oxide in semiconductor device - Google Patents
Method of forming interlayer dielectric layer using high density plasma oxide in semiconductor device Download PDFInfo
- Publication number
- KR100345672B1 KR100345672B1 KR1019990018804A KR19990018804A KR100345672B1 KR 100345672 B1 KR100345672 B1 KR 100345672B1 KR 1019990018804 A KR1019990018804 A KR 1019990018804A KR 19990018804 A KR19990018804 A KR 19990018804A KR 100345672 B1 KR100345672 B1 KR 100345672B1
- Authority
- KR
- South Korea
- Prior art keywords
- density plasma
- high density
- plasma oxide
- oxide film
- gas
- Prior art date
Links
Classifications
-
- A—HUMAN NECESSITIES
- A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
- A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
- A01G13/00—Protecting plants
- A01G13/02—Protective coverings for plants; Coverings for the ground; Devices for laying-out or removing coverings
- A01G13/0256—Ground coverings
- A01G13/0281—Protective ground coverings for individual plants, e.g. for plants in pots
-
- E—FIXED CONSTRUCTIONS
- E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
- E01C—CONSTRUCTION OF, OR SURFACES FOR, ROADS, SPORTS GROUNDS, OR THE LIKE; MACHINES OR AUXILIARY TOOLS FOR CONSTRUCTION OR REPAIR
- E01C9/00—Special pavings; Pavings for special parts of roads or airfields
- E01C9/004—Pavings specially adapted for allowing vegetation
- E01C9/005—Coverings around trees forming part of the road
Landscapes
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Environmental Sciences (AREA)
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Civil Engineering (AREA)
- Structural Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 고밀도 플라즈마 산화막 증착시 하부층의 들뜸 현상을 억제하기 위하여 하부층 상에 얇은 스트레스 완충용 고밀도 플라즈마 산화막을 증착하는 기술이다. 이때, 스트레스 완충용 고밀도 플라즈마 산화막은 바이어스 파워를 낮춘 상태에서 증착되므로 하부층에의 이온 밤바드먼트 성향을 저감시킬 수 있으며, 100Å 내외의 두께로 증착되므로 전체 산화막의 갭필링 특성에는 큰 장애가 되지 않는다. 이후 바이어스 파워를 정상치로 증가시켜 통상의 고밀도 플라즈마 산화막을 증착한다. 또한, 본 발명은 분위기 가스로서 기존의 Ar 가스를 대신하여 헬륨(He) 가스를 사용한다. He 이온은 Ar 이온에 비해 질량이 작기 때문에 이온 밤바드먼트 성향을 저감시킬 수 있다. 다만, 하부층이 질화막일 경우, He 가스를 사용하게 되면 Ar 가스 사용시에 비해 질화막에 대한 접착력이 떨어지기 때문에 이를 보완하기 위하여 고밀도 플라즈마 산화막 증착에 앞서 Ar 가스 분위기에서 열처리를 실시한다. 이러한 기술은 경우에 따라서 스트레스 완충용 고밀도 플라즈마 산화막을 사용하는 기술과 함께 적용하는 것이 가능하다.The present invention is a technique for depositing a thin stress buffer high density plasma oxide film on the lower layer in order to suppress the lifting of the lower layer during the high density plasma oxide film deposition. At this time, since the high-density plasma oxide film for stress buffer is deposited in a state where the bias power is lowered, it is possible to reduce the ion bombardment propensity to the lower layer, and because it is deposited to a thickness of about 100 kW, the gap filling property of the entire oxide film is not a big obstacle. After that, the bias power is increased to a normal value to deposit a conventional high density plasma oxide film. In addition, the present invention uses helium (He) gas in place of the conventional Ar gas as the atmosphere gas. Since He ions have a smaller mass than Ar ions, the ion bombardment tendency can be reduced. However, when the lower layer is a nitride film, when He gas is used, adhesion to the nitride film is lower than that of Ar gas, so that heat treatment is performed in an Ar gas atmosphere prior to deposition of a high density plasma oxide film. This technique can be applied in combination with a technique using a high density plasma oxide film for stress buffering in some cases.
Description
본 발명은 반도체 제조 공정 기술에 관한 것으로, 특히 고밀도 플라즈마(high density plasma, HDP) 산화막을 이용한 층간절연막 형성방법에 관한것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing process technology, and more particularly, to a method of forming an interlayer insulating film using a high density plasma (HDP) oxide film.
반도체 소자의 디자인 룰(design rule)이 점점 더 축소되면서, 좁은 패턴 사이의 갭필링(gap filling)이 가장 큰 문제로 대두되고 있다. 특히, 차세대 고집적 소자에서 워드라인(word line), 비트라인(bit line)과 같은 전도라인 특히, 텅스텐이나 티타늄실리사이드와 같은 금속성 물질을 사용하여 워드라인을 형성할 때, 워드라인 사이를 간극을 보이드 없이 매립할 수 있는 갭필링 특성과 금속성 물질의 열적 저항성 한계를 고려하여 저온 증착성이 요구되고 있다. 고밀도 플라즈마 산화막은 이러한 요구를 충족시킬 수 있어 고집적 소자의 층간절연막으로 각광 받고 있다.As design rules of semiconductor devices are increasingly reduced, gap filling between narrow patterns has become a major problem. In particular, in next-generation highly integrated devices, gaps between word lines are formed when conducting lines such as word lines and bit lines, especially when forming word lines using metallic materials such as tungsten or titanium silicide. Low temperature deposition is required in consideration of the gap filling properties that can be filled without filling and the thermal resistance limit of the metallic material. High-density plasma oxide films can satisfy these demands, and are becoming the spotlight as interlayer insulating films of highly integrated devices.
고밀도 플라즈마 산화막은 통상 반응 가스로써 SiH4가스, O2가스를 사용하고, 분위기 가스로 Ar 가스를 사용한다. 한편, 증착시 챔버의 공정 압력이 대체로 수 mTorr의 범위이므로 평균자유행로(mean free path)가 상당히 길어지게 되고, 또한 질량이 큰 Ar 이온들은 일반적인 플라즈마 산화막 형성시와 비교하여 강한 이온 밤바드먼트(ion bombardment) 효과를 나타낸다. 한편 이러한 강한 이온 밤바드먼트 효과는 고밀도 플라즈마 산화막 증착시 하부층으로 존재하는 얇은 질화막(자기정렬콘택 형성을 위한 식각 베리어로 사용됨)에 인가되어 고밀도 플라즈마 산화막의 증착 과정에서 하부 질화막이 들뜨는 현상을 초래하고 있다.The high density plasma oxide film usually uses SiH 4 gas and O 2 gas as the reaction gas, and Ar gas as the atmosphere gas. On the other hand, since the process pressure of the chamber during deposition is generally in the range of several mTorr, the mean free path becomes considerably longer, and the bulky Ar ions have a strong ion bombardment compared to the general plasma oxide film formation. ion bombardment) effect. On the other hand, this strong ion bombardment effect is applied to a thin nitride film (used as an etch barrier for forming a self-aligned contact) as a lower layer during the deposition of the high density plasma oxide film, causing the lower nitride film to be lifted during the deposition of the high density plasma oxide film. have.
그러나, 이러한 들뜸(lifting) 현상은 하부의 질화막을 두껍게 형성함으로써 어느 정도 해결할 수 있으나, 두꺼운 질화막을 사용하게 되면 워드라인 사이의 간격이 크게 줄어들게 되고, 고밀도 플라즈마 산화막 증착시 보이드를 형성하게 된다. 이러한 보이드는 고밀도 플라즈마 산화막 증착 공정의 후속 공정인 콘택 형성 공정을 어렵게 만드는 요인이 된다.However, the lifting phenomenon can be solved to some extent by forming the lower nitride film thickly. However, when the thick nitride film is used, the spacing between word lines is greatly reduced, and voids are formed when the high density plasma oxide film is deposited. These voids become a factor that makes the contact forming process, which is subsequent to the high density plasma oxide film deposition process, difficult.
본 발명은 고밀도 플라즈마 산화막의 갭필링 특성을 유지하면서 하부층의 들뜸 현상을 억제할 수 있는 반도체 소자의 층간절연막 형성방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for forming an interlayer insulating film of a semiconductor device capable of suppressing the lifting phenomenon of the lower layer while maintaining the gap filling characteristics of the high density plasma oxide film.
도 1은 본 발명의 일 실시예에 따라 형성된 층간절연막의 단면도.1 is a cross-sectional view of an interlayer insulating film formed according to an embodiment of the present invention.
도 2는 본 발명의 다른 실시예에 따라 형성된 층간절연막의 단면도.2 is a cross-sectional view of an interlayer insulating film formed according to another embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
10 : 기판 11 : 게이트10 substrate 11 gate
12 : 스페이서 질화막 13 : 질화막12 spacer nitride film 13 nitride film
14 : 스트레스 완충용 HDP 산화막 15 : 주 HDP 산화막14: HDP oxide film for stress buffer 15: main HDP oxide film
상기의 기술적 과제를 달성하기 위한 본 발명의 특징적인 반도체 소자의 층간절연막 형성방법은, 소정의 단차를 가지는 하부 패턴이 형성된 전체 구조 상에 제1 바이어스 파워를 적용하여 상기 하부 패턴의 스트레스 완충을 위한 제1 고밀도 플라즈마 산화막을 증착하는 제1 단계와, 상기 제1 고밀도 플라즈마 산화막 상에 상기 제1 바이어스 파워보다 높은 제2 바이어스 파워를 적용하여 갭필링을 위한 제2 고밀도 플라즈마 산화막을 증착하는 제2 단계를 포함하여 이루어진다.According to another aspect of the present invention, there is provided a method of forming an interlayer insulating film of a semiconductor device, by applying a first bias power on an entire structure in which a lower pattern having a predetermined step is formed. A first step of depositing a first high density plasma oxide film, and a second step of depositing a second high density plasma oxide film for gap filling by applying a second bias power higher than the first bias power on the first high density plasma oxide film It is made, including.
또한 본 발명은, 반도체 기판 상에 제공되는 게이트 전극과, 상기 게이트 측벽에 제공되는 스페이서 질화막과, 상기 게이트 전극 및 상기 스페이서 질화막을 포함하는 전체 구조를 덮는 식각 베리어용 질화막을 포함하는 하부 구조 상에 고밀도 플라즈마 산화막을 사용하여 층간절연막을 형성하는 방법에 있어서, 상기 식각 베리어용 질화막과 상기 고밀도 플라즈마 산화막의 접착력을 향상시키기 위하여 Ar 분위기에서 상기 식각 베리어용 질화막을 열처리하는 제1 단계와, 분위기 가스로 헬륨(He) 가스를 사용하여 상기 하부 구조 상부에 상기 고밀도 플라즈마 산화막을 증착하는 제2 단계를 포함하여 이루어진 것을 특징으로 한다.In another aspect, the present invention, the gate electrode provided on the semiconductor substrate, the spacer nitride film provided on the sidewall of the gate, and the lower structure including a nitride film for the etching barrier covering the entire structure including the gate electrode and the spacer nitride film A method of forming an interlayer insulating film using a high density plasma oxide film, comprising: a first step of heat-treating the etch barrier nitride film in an Ar atmosphere to improve adhesion between the etch barrier nitride film and the high density plasma oxide film; And a second step of depositing the high density plasma oxide film on the lower structure by using helium (He) gas.
본 발명은 고밀도 플라즈마 산화막 증착시 하부층의 들뜸 현상을 억제하기 위하여 하부층 상에 얇은 스트레스 완충용 고밀도 플라즈마 산화막을 증착하는 기술이다. 이때, 스트레스 완충용 고밀도 플라즈마 산화막은 바이어스 파워를 낮춘 상태에서 증착되므로 하부층에의 이온 밤바드먼트 성향을 저감시킬 수 있으며, 100Å 내외의 두께로 증착되므로 전체 산화막의 갭필링 특성에는 큰 장애가 되지 않는다. 이후 바이어스 파워를 정상치로 증가시켜 통상의 고밀도 플라즈마 산화막을 증착한다. 또한, 본 발명은 분위기 가스로서 기존의 Ar 가스를 대신하여 헬륨(He) 가스를 사용한다. He 이온은 Ar 이온에 비해 질량이 작기 때문에 이온 밤바드먼트 성향을 저감시킬 수 있다. 다만, 하부층이 질화막일 경우, He 가스를 사용하게 되면 Ar 가스 사용시에 비해 질화막에 대한 접착력이 떨어지기 때문에 이를 보완하기 위하여 고밀도 플라즈마 산화막 증착에 앞서 Ar 가스 분위기에서 열처리를 실시한다. 이러한 기술은 경우에 따라서 스트레스 완충용 고밀도 플라즈마 산화막을 사용하는 기술과 함께 적용하는 것이 가능하다.The present invention is a technique for depositing a thin stress buffer high density plasma oxide film on the lower layer in order to suppress the lifting of the lower layer during the high density plasma oxide film deposition. At this time, since the high-density plasma oxide film for stress buffer is deposited in a state where the bias power is lowered, it is possible to reduce the ion bombardment propensity to the lower layer, and because it is deposited to a thickness of about 100 kW, the gap filling property of the entire oxide film is not a big obstacle. After that, the bias power is increased to a normal value to deposit a conventional high density plasma oxide film. In addition, the present invention uses helium (He) gas in place of the conventional Ar gas as the atmosphere gas. Since He ions have a smaller mass than Ar ions, the ion bombardment tendency can be reduced. However, when the lower layer is a nitride film, when He gas is used, adhesion to the nitride film is lower than that of Ar gas, so that heat treatment is performed in an Ar gas atmosphere prior to deposition of a high density plasma oxide film. This technique can be applied in combination with a technique using a high density plasma oxide film for stress buffering in some cases.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.Hereinafter, preferred embodiments of the present invention will be introduced in order to enable those skilled in the art to more easily carry out the present invention.
첨부된 도면 도 1은 본 발명의 일 실시예에 따라 형성된 층간절연막의 단면을 도시한 것으로, 이하 이를 참조하여 그 공정을 설명한다.1 is a cross-sectional view of an interlayer insulating film formed according to an exemplary embodiment of the present invention. Hereinafter, the process will be described with reference to the accompanying drawings.
본 실시예에 따른 공정은 도면에 도시된 바와 같이 기판(10) 상에 게이트(11)를 형성한 다음, 게이트(11) 측벽에 스페이서 질화막(12)을 형성하고, 전체 구조 표면을 따라 후속 자기정렬 콘택홀 형성시 식각 베리어로 사용되는 질화막(13)을 증착한다.The process according to this embodiment forms a gate 11 on the substrate 10 as shown in the figure, then forms a spacer nitride film 12 on the sidewalls of the gate 11, and subsequently a magnetic layer along the entire structure surface. When forming the alignment contact hole, a nitride film 13 used as an etching barrier is deposited.
다음으로, 전체 구조 상부에 스트레스 완충용 HDP 산화막(14)을 증착한다. 스트레스 완충용 HDP 산화막(14)은 SiH4가스 및 O2가스를 반응 가스로 사용하며, Ar 가스를 분위기 가스로 사용하여 약 100Å 두께로 증착한다. 플라즈마 발생을 위한 소오스 파워는 3000W 이상으로 설정하여 고밀도 플라즈마를 형성하고, 증착시 사용하는 바이어스 파워는 500W 이하로 설정하여 이온 밤바드먼트 성향을 억제하고, 막의 스트레스 값을 하부의 질화막(13)과 유사하게 조절한다. 이때, 스트레스 완충용 HDP 산화막(14)을 얇게 형성하는 이유는 이어지는 주 HDP 산화막(15) 증착시 갭필링에 방해가 되지 않도록 하기 위함이며, 주 HDP 산화막(15)과 같은 반응을 통해 증착되므로 후속 콘택홀 식각시 장애가 되지 않는다.Next, a stress buffering HDP oxide film 14 is deposited on the entire structure. The stress buffer HDP oxide film 14 uses SiH 4 gas and O 2 gas as a reaction gas, and is deposited to a thickness of about 100 Pa using Ar gas as an atmosphere gas. The source power for plasma generation is set to 3000W or more to form a high density plasma, and the bias power used for deposition is set to 500W or less to suppress the ion bombardment tendency, and the stress value of the film is lowered to the nitride film 13 below. Similarly adjust. At this time, the reason for forming the stress buffer HDP oxide layer 14 thin is to prevent the gap filling during the subsequent deposition of the main HDP oxide layer 15, and is deposited through the same reaction as the main HDP oxide layer 15. It is not an obstacle when contact hole etching.
이어서, 전체 구조 상부에 주 HDP 산화막(15)을 증착한다. 이때, 증착에 사용되는 가스는 동일하게 유지하며, 소오스 파워 역시 동일하게 유지한다. 다만, 갭필링 특성을 향상시키기 위하여 바이어스 파워를 2000W 이상으로 설정하여 증착한다.Subsequently, a main HDP oxide film 15 is deposited over the entire structure. At this time, the gas used for deposition is kept the same, the source power is also kept the same. However, in order to improve the gap filling characteristics, the deposition is performed by setting the bias power to 2000W or more.
상기와 같은 공정을 통해 주 HDP 산화막(15)의 우수한 갭필링 특성을 유지하면서 질화막(13)의 들뜸 현상을 억제할 수 있다.Through the above process, the lifting phenomenon of the nitride film 13 can be suppressed while maintaining the excellent gap peeling characteristics of the main HDP oxide film 15.
첨부된 도면 도 2는 본 발명의 다른 실시예에 따라 형성된 층간절연막의 단면을 도시한 것으로, 이하 이를 참조하여 그 공정을 설명한다.2 is a cross-sectional view of an interlayer insulating film formed according to another exemplary embodiment of the present invention. Hereinafter, the process will be described with reference to the accompanying drawings.
본 실시예에 따른 공정은, 도면에 도시된 바와 같이 기판(20) 상에 게이트(21)를 형성한 다음, 게이트(21) 측벽에 스페이서 질화막(22)을 형성하고, 전체 구조 표면을 따라 자기정렬 콘택홀 형성시 식각 베리어로 사용되는 질화막(23)을 증착한다.In the process according to the present embodiment, as shown in the figure, the gate 21 is formed on the substrate 20, and then the spacer nitride film 22 is formed on the sidewall of the gate 21, When the alignment contact hole is formed, a nitride film 23 used as an etching barrier is deposited.
다음으로, 질화막(23)의 열처리를 실시한다. 이처럼 열처리를 실시하는 이유는 후속 HDP 산화막(24) 증착시 He 가스를 분위기 가스로 사용하는데, 이 경우 질화막(23)과 HDP 산화막(24)의 접착력이 떨어지기 때문에 접착력을 향상시키기 위함이다. 이때, 열처리 효과를 높이기 위하여 아르곤 가스를 분위기 가스로 사용하되, 소오스 파워를 4000W 이상으로 설정하여 질화막(23)이 적어도 500℃ 이상으로 가열되도록 하고, 바이어스 파워를 500W 이하로 설정하여 질화막(23)의 물리적 손상을 방지한다.Next, the nitride film 23 is heat treated. The reason for the heat treatment is to use He gas as the atmosphere gas during the subsequent deposition of the HDP oxide film 24, in this case to improve the adhesive force because the adhesion between the nitride film 23 and the HDP oxide film 24 is inferior. At this time, in order to enhance the heat treatment effect, argon gas is used as the atmosphere gas, but the source power is set to 4000W or more so that the nitride film 23 is heated to at least 500 ° C or more, and the bias power is set to 500W or less to form the nitride film 23. To prevent physical damage.
다음으로, 전체 구조 상부에 HDP 산화막(24)을 증착하여 갭필링을 이룬다. 이때, 반응 가스로는 SiH4가스 및 O2가스를 사용하며, He 가스를 분위기 가스로 사용한다. He 이온은 Ar 이온에 비해 질량이 작기 때문에 이온 밤바드먼트 성향을 저감시켜 질화막(23)이 들뜨는 현상을 방지할 수 있다. 이때, 소오스 파워는 3000W 이상으로 설정하고, He 이온의 스퍼터링율이 기존의 Ar 이온에 비해 작기 때문에 바이어스 파워를 2500W 이상으로 설정하여 갭필링 특성을 확보한다.상기와 같은 공정을 실시하는 경우 갭필링 특성의 저하 없이 HDP 산화막 증착시 하부층에의 이온 밤바드먼트 작용을 최소화하여 질화막의 들뜸 현상을 방지할 수 있게 된다.Next, an HDP oxide film 24 is deposited on the entire structure to achieve gap filling. At this time, SiH 4 gas and O 2 gas are used as the reaction gas, and He gas is used as the atmosphere gas. Since He ions have a smaller mass than Ar ions, the phenomenon of ion bombardment can be reduced to prevent the nitride film 23 from lifting. At this time, the source power is set to 3000W or more, and since the sputtering rate of He ions is smaller than that of the conventional Ar ions, the bias power is set to 2500W or more to secure the gap peeling characteristic. It is possible to prevent the lifting of the nitride film by minimizing the ion bombardment action on the lower layer during the deposition of the HDP oxide film without deterioration of properties.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.
전술한 본 발명은 HDP 산화막을 증착시 하부층에 대한 이온 밤바드먼트 성향을 저감시켜 하부층의 들뜸 현상을 억제하는 효과가 있으며, 고집적 소자에 메탈 게이트를 적용 가능하게 하여 소자의 동작 속도를 개선하는 효과를 기대할 수 있다.The present invention described above has the effect of reducing the ion bombardment tendency of the lower layer when the HDP oxide film is deposited, thereby suppressing the lifting phenomenon of the lower layer, and the effect of improving the operation speed of the device by applying a metal gate to the highly integrated device. You can expect.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990018804A KR100345672B1 (en) | 1999-05-25 | 1999-05-25 | Method of forming interlayer dielectric layer using high density plasma oxide in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990018804A KR100345672B1 (en) | 1999-05-25 | 1999-05-25 | Method of forming interlayer dielectric layer using high density plasma oxide in semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000074692A KR20000074692A (en) | 2000-12-15 |
| KR100345672B1 true KR100345672B1 (en) | 2002-07-24 |
Family
ID=19587548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990018804A KR100345672B1 (en) | 1999-05-25 | 1999-05-25 | Method of forming interlayer dielectric layer using high density plasma oxide in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100345672B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030058015A (en) * | 2001-12-29 | 2003-07-07 | 주식회사 하이닉스반도체 | Method of forming high density plasm oxide layer for semiconductor device |
| KR101739496B1 (en) | 2009-11-12 | 2017-05-25 | 주식회사 원익아이피에스 | Method of gap filling |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100545710B1 (en) * | 1999-05-25 | 2006-01-24 | 주식회사 하이닉스반도체 | Interlayer dielectric film formation method of semiconductor device using multi-step deposition of high density plasma oxide film |
| KR100732759B1 (en) | 2005-06-22 | 2007-06-27 | 주식회사 하이닉스반도체 | Bit line in semiconductor device and method for fabricating the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990003506A (en) * | 1997-06-25 | 1999-01-15 | 김영환 | Interlayer insulating film formation method of multiple metal wiring of semiconductor device |
| JPH1140669A (en) * | 1997-07-18 | 1999-02-12 | Nec Corp | Multilayered wiring structure and its manufacture |
| KR19990015185A (en) * | 1997-08-02 | 1999-03-05 | 윤종용 | Manufacturing Method of Semiconductor Device |
| JPH11150110A (en) * | 1997-11-19 | 1999-06-02 | Nec Corp | Semiconductor device and manufacture of the same |
| JPH11340221A (en) * | 1998-05-21 | 1999-12-10 | Hitachi Ltd | Manufacture of semiconductor integrated circuit device and semiconductor integrated circuit device |
-
1999
- 1999-05-25 KR KR1019990018804A patent/KR100345672B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990003506A (en) * | 1997-06-25 | 1999-01-15 | 김영환 | Interlayer insulating film formation method of multiple metal wiring of semiconductor device |
| JPH1140669A (en) * | 1997-07-18 | 1999-02-12 | Nec Corp | Multilayered wiring structure and its manufacture |
| KR19990015185A (en) * | 1997-08-02 | 1999-03-05 | 윤종용 | Manufacturing Method of Semiconductor Device |
| JPH11150110A (en) * | 1997-11-19 | 1999-06-02 | Nec Corp | Semiconductor device and manufacture of the same |
| JPH11340221A (en) * | 1998-05-21 | 1999-12-10 | Hitachi Ltd | Manufacture of semiconductor integrated circuit device and semiconductor integrated circuit device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030058015A (en) * | 2001-12-29 | 2003-07-07 | 주식회사 하이닉스반도체 | Method of forming high density plasm oxide layer for semiconductor device |
| KR101739496B1 (en) | 2009-11-12 | 2017-05-25 | 주식회사 원익아이피에스 | Method of gap filling |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000074692A (en) | 2000-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102574313B1 (en) | Barrier film deposition and treatment | |
| KR100345672B1 (en) | Method of forming interlayer dielectric layer using high density plasma oxide in semiconductor device | |
| JP2000208622A (en) | Semiconductor device and production thereof | |
| KR20030027390A (en) | Method and apparatus for depositing a metal layer | |
| US7488681B2 (en) | Method for fabricating Al metal line | |
| KR100780686B1 (en) | Method for fabricating semiconductor device | |
| KR100524805B1 (en) | Method for gapfilling trench in semiconductor device | |
| KR20040008722A (en) | Method for fabricating semiconductor device | |
| JP3694803B2 (en) | Method for forming titanium film of semiconductor device | |
| KR100307827B1 (en) | Metal wiring contact formation method of semiconductor device | |
| KR100714039B1 (en) | Method for fabrication a semiconductor device | |
| KR100642917B1 (en) | Method of forming a metal line in semiconductor device | |
| KR100602789B1 (en) | Method for Manufacturing Barrier Metal of Semiconductor Device | |
| KR20060107763A (en) | Method for preventing an increase in contact hole width during contact formation | |
| KR100762243B1 (en) | Method for manufacturing of semiconductor device | |
| KR100505408B1 (en) | Method of making intermetal dielectric in semiconductor device | |
| KR100779337B1 (en) | Method of making semiconductor devices | |
| KR100443243B1 (en) | Method for forming a metal interconnection line | |
| KR20080114228A (en) | Method of forming a metal wire in a semiconductor device | |
| KR20020043021A (en) | Method of forming ohmic layer in contacts of semiconductor device | |
| KR930008862B1 (en) | Manufacturing method of semiconductor device for anti-hillock | |
| KR100440264B1 (en) | Method for fabricating semiconductor device to prevent lower metal interconnection from being physically etched when interlayer dielectric is deposited by high density plasma method | |
| KR20060006261A (en) | Method for manufacturing metal line of semiconductor device | |
| KR100533880B1 (en) | High Density Plasma Chemical Vapor Deposition Method | |
| US20090166874A1 (en) | Semiconductor Device and Method of Fabricating the Same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |