KR100339491B1 - 칩사이즈패키지의제조방법 - Google Patents
칩사이즈패키지의제조방법 Download PDFInfo
- Publication number
- KR100339491B1 KR100339491B1 KR1019950069095A KR19950069095A KR100339491B1 KR 100339491 B1 KR100339491 B1 KR 100339491B1 KR 1019950069095 A KR1019950069095 A KR 1019950069095A KR 19950069095 A KR19950069095 A KR 19950069095A KR 100339491 B1 KR100339491 B1 KR 100339491B1
- Authority
- KR
- South Korea
- Prior art keywords
- pcb
- hole
- chip
- semiconductor chip
- semiconductor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 칩 사이즈 패키지의 제조 방법에 관한 것으로서, 반도체칩을 칩 사이즈의 PCB에 장착하기 위해, PCB에 간격을 두고 세로 방향으로 구멍을 뚫어 스루홀과 에어 벤트를 형성하고 도금하는 단계와, 상기 스루홀과 에어벤트 부분이 아닌 PCB위의 패턴 사이에는 솔더레지스트 또는 폴리이미드로 덮는 단계와, 준비된 반도체 칩 상의 알루미늄 패드와 PCB위의 배선패턴 사이를 골드 범프로서 접합시키는 단계와, 상기 배선패턴을 지지하는 PCB와 상기 반도체칩 사이를 코팅물질인 수지로 충진시키는 단계로 이루어진 것을 특징으로 한다.
Description
본 발명은 칩 사이즈 패키지의 제조 방법에 관한 것으로, 더욱 상세하게는 반도체 패키지의 크기를 반도체칩의 크기와 비슷한 크기로 형성하여 경박단소화한 반도체 패키지를 제조함으로써, 작은 반도체패키지의 크기로 고집적화 및 고성능화 할 수 있도록 하는 반도체패키지의 제조 방법에 관한 것이다.
최근에 전자제품, 통신기기, 컴퓨터 등 모든 반도체 관련 제품들은 소형화되어 가고 있는 바, 이와 같이 전자제품들이 소형화되기 위해서는 먼저 반도체 패키지의 크기를 작게 형성하면서 그 성능은 고기능화되어야 한다.
그러나, 이와 같이 반도체 패키지의 크기를 작게 형성하기에는 종래의 반도체 패키지 제조 방법과 구조로는 한계가 있기에 새로운 형태의 반도체 패키지 제조방법과 장치를 요구하게 되었다.
이렇게 되어 출현한 새로운 형태의 반도체 패키지를 칩 사이즈 패키지(CSP; Chip Size Package)라 하는데, 이는 반도체 패키지의 크기를 반도체칩의 크기와 비슷한 크기로 반도체 패키지를 형성함은 물론, 그 기능을 다기능화함으로써, 전자제품에 탑재시 그 탑재되는 면적을 최소화하여 제품의 소형화를 이룰 수 있도록 한 것이다.
따라서, 본 발명의 목적은 반도체 패키지를 칩 사이즈 패키지의 구조를 갖는 것으로, 반도체칩에 형성된 칩패드에 직접 신호인출단자를 부착시킬 수 있는 구조로 반도체 패키지를 성형하므로서 그 성능을 향상시키고, 반도체 패키지를 경박단소화함은 물론 고기능을 갖는 반도체 패키지 구조와 그 제조 방법을 제공함에 있다.
본 발명의 칩 사이즈 패키지는 반도체칩상의 알루미늄 패드와 배선페턴 사이에는 골드 범프로서 접합되며, 상기 배선패턴이 부착된 PCB와 상기 반도체칩 사이에는 코팅물질인 수지가 충진되고, 상기 PCB에 간격을 두고 세로 방향으로 구멍을 뚫어 스루홀과 에어 벤트를 형성하고 PCB 하단부 배선 패턴위에 솔더볼이 얹히며, 상기 에어벤트 부분이 아닌 PCB 위의 배선패턴 사이에는 솔더레지스트 또는 폴리이미드로 덮히는 구조를 특징으로 한다.
또한, 본 발명에 의한 칩 사이즈 패키지 제조 방법은 PCB에 상하부가 관통되는 구멍을 형성하여 스루홀과 에어벤트를 형성하고 도금하는 단계와, 상기 스루홀과 에어벤트 부분이 아닌 PCB 위의 배선패턴 사이에는 솔더레지스트 또는 폴리이미드를 덮는 단계와, 준비된 반도체칩 상의 알루미늄 패드와 PCB 위의 배선패턴 사이를 골드 범프로서 접합시키는 단계와, 상기 PCB와 상기 반도제칩 사이를 코팅물질인 수지로 충진시키는 단계와, 상기 PCB의 하면에 형성된 배선패턴에 솔더볼을 형성하는 단계로 이루어진 것을 특징으로 한다.
본 발명의 칩 사이즈 패키지를 도면 제1도를 참조하여 상세히 설명하면 다음과 같다. 알루미늄 패드(2)가 부착된 반도체칩(1)이 PCB(6) 위의 배선패턴(5)과 골드 범프(3)로 접합되며, 상기 반도체칩(1)과 PCB(6) 사이의 공간은 코팅 물질인 수지(4)로 채워지고, 상기 PCB(6)에는 다수의 스루홀과 에어벤트가 형성되고, 상기 배선패턴(5)의 상면이 폴리이미드로 덮혀지며, 배선패턴이 형성된 상기 PCB(6)의 하면부는 솔더레지스트가 덮히고 그위에 솔더볼이 안착된다.
본 발명의 칩 사이즈 패키지의 제조 단계를 제2도를 참고하여 설명하면 다음과 같다.
제2(A)도는 반도체칩(1) 상의 알루미늄 패드(2)위에 와이어 본딩 방식을 이용하여 골드 또는 솔더 범프(3)를 형성한다.
이와 같이 제조된 반도체칩(1)과 연결되는 PCB(6) 제조 공정은 다음과 같다.
제2(B)도는 PCB 골격으로 사용되는 PCB(6) 구조를 나타낸다. 즉, 상기PCB(6)는 양면이 동박으로 입혀있다.
제2(C)도에 도시된 바와 같이, 동박이 입혀진 상기 PCB(5)에 스루홀(7)과 에어벤트(8)를 뚫는다.
이후, 제2(D)도에서 도금공정을 거친 후, 포토 에칭 공정을 사용하여 다수의 배선패턴(5)을 형성한다.
이어서, 제2(E)도에 도시된 바와 같이 폴리이미드 공정을 거쳐 PCB(6) 상부에 폴리이미드(9)를 쒸우고, 상기 PCB(6) 하부는 솔더래지스트 공정을 통해 솔더레지스트를 씌우는 데, 이때 솔더볼(10)이 안착되는 배선패턴 영역만을 개방시켜 니켈, 금 도금 또는 솔더링을 한다. 이와 같이 완성된 PCB를 제2(A)도의 반도체칩(1)과 본딩을 한 후 수지(4)로 코팅을 한다.
제1도는 솔더볼(10)을 부착하여 완료된 칩 사이즈 패키지의 구조를 나타낸 것으로, 이러한 본 발명의 칩 사이즈 패키지는 골드범프(3)를 이용하여 본딩을 하였기에 내구성과 안전성이 높아졌으며, 특히 PCB에 에어벤트를 뚫어 놓음으로서 코팅시 불완전한 채움을 방지할 수 있으며, PCB를 사용함으로써 솔더볼(10) 위치를 자유로이 디자인하여 종래 칩 사이즈 패키지가 갖는 단점을 보완하는 효과가 있다.
제1도는 본 발명에 따른 칩 사이즈 패키지의 구조를 나타낸 단면도.
제2도는 본 발명에 따른 칩 사이즈 패키지의 제조 단계를 도시한 도면
* 도면의 주요부분에 대한 부호의 설명*
1; 반도체칩 2; 알루미늄 패드
3; 범프 4; 코팅물질
5; 배선패턴 7; 스루 홀
8; 에어벤트(air Vent) 9; 폴리이미드
10; 솔더 볼
Claims (1)
- PCB에 상하부가 관통되는 구멍을 형성하여 스루홀과 에어벤트를 형성하고, 상기 스루홀은 도금하며, 상기 PCB의 상,하면에 다수의 배선패턴을 형성하는 단계와;상기 스루홀과 에어벤트 부분이 아닌 PCB 위의 배선패턴 사이에는 솔더레지스트 또는 폴리이미드를 덮는 단계와;반도체칩 상의 알루미늄 패드와 PCB 위의 배선패턴 사이를 골드 범프로 접합시키는 단계와;상기 PCB와 상기 반도체칩 사이를 코팅물질인 수지로 충진시키는 단계와;상기 PCB의 하면에 형성된 배선패턴에 솔더볼을 형성하는 단계로 이루어진 것을 특징으로 하는 칩 사이즈 패키지 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950069095A KR100339491B1 (ko) | 1995-12-30 | 1995-12-30 | 칩사이즈패키지의제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950069095A KR100339491B1 (ko) | 1995-12-30 | 1995-12-30 | 칩사이즈패키지의제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970053780A KR970053780A (ko) | 1997-07-31 |
KR100339491B1 true KR100339491B1 (ko) | 2002-10-31 |
Family
ID=37480176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950069095A KR100339491B1 (ko) | 1995-12-30 | 1995-12-30 | 칩사이즈패키지의제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100339491B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100447226B1 (ko) * | 2001-10-24 | 2004-09-04 | 앰코 테크놀로지 코리아 주식회사 | 칩 삽입형 반도체 패키지 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH022151A (ja) * | 1988-06-15 | 1990-01-08 | Hitachi Ltd | パッケージ構造体 |
JPH0269945A (ja) * | 1988-09-05 | 1990-03-08 | Hitachi Ltd | 半導体装置及びその製造方法 |
US5311059A (en) * | 1992-01-24 | 1994-05-10 | Motorola, Inc. | Backplane grounding for flip-chip integrated circuit |
KR940012550A (ko) * | 1992-11-03 | 1994-06-23 | 빈센트 비. 인그라시아 | 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조 방법 |
JPH06326211A (ja) * | 1993-05-17 | 1994-11-25 | Hitachi Ltd | 半導体パッケージと回路基板およびそれを用いた電子機器 |
JPH07245360A (ja) * | 1994-03-02 | 1995-09-19 | Toshiba Corp | 半導体パッケージおよびその製造方法 |
-
1995
- 1995-12-30 KR KR1019950069095A patent/KR100339491B1/ko not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH022151A (ja) * | 1988-06-15 | 1990-01-08 | Hitachi Ltd | パッケージ構造体 |
JPH0269945A (ja) * | 1988-09-05 | 1990-03-08 | Hitachi Ltd | 半導体装置及びその製造方法 |
US5311059A (en) * | 1992-01-24 | 1994-05-10 | Motorola, Inc. | Backplane grounding for flip-chip integrated circuit |
KR940012550A (ko) * | 1992-11-03 | 1994-06-23 | 빈센트 비. 인그라시아 | 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조 방법 |
JPH06326211A (ja) * | 1993-05-17 | 1994-11-25 | Hitachi Ltd | 半導体パッケージと回路基板およびそれを用いた電子機器 |
JPH07245360A (ja) * | 1994-03-02 | 1995-09-19 | Toshiba Corp | 半導体パッケージおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR970053780A (ko) | 1997-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6041495A (en) | Method of manufacturing a circuit board having metal bumps and a semiconductor device package comprising the same | |
US6889429B2 (en) | Method of making a lead-free integrated circuit package | |
US6891732B2 (en) | Multilayer circuit board and semiconductor device using the same | |
US6228683B1 (en) | High density leaded ball-grid array package | |
US7112520B2 (en) | Semiconductor die packages with recessed interconnecting structures and methods for assembling the same | |
KR20070065789A (ko) | 회로판 및 그 제조방법 | |
US20010045611A1 (en) | Via plug adapter | |
JP2005515611A (ja) | インターポーザを有する高性能低コスト超小型回路パッケージ | |
US6969674B2 (en) | Structure and method for fine pitch flip chip substrate | |
US6596620B2 (en) | BGA substrate via structure | |
US5882957A (en) | Ball grid array packaging method for an integrated circuit and structure realized by the method | |
EP0843357B1 (en) | Method of manufacturing a grid array semiconductor package | |
US6271057B1 (en) | Method of making semiconductor chip package | |
US6207354B1 (en) | Method of making an organic chip carrier package | |
KR100339491B1 (ko) | 칩사이즈패키지의제조방법 | |
US6538310B2 (en) | LSI package with internal wire patterns to connect and mount bare chip to substrate | |
CN114585147A (zh) | 印刷电路板和电子组件封装件 | |
US6109369A (en) | Chip scale package | |
KR100237330B1 (ko) | 볼 그리드 어레이 반도체 패키지용 인쇄 회로 기판의 솔더볼 랜드 형성 방법 및 그 구조를 포함하는 인쇄 회로 기판과 볼 그리드 어레이 반도체 패키지 | |
KR20020028473A (ko) | 적층 패키지 | |
KR100203933B1 (ko) | 개구부가 형성된 솔더 레지스트 도포층을 갖는 볼 그리드 어레이 기판구조 | |
KR20050073678A (ko) | 비지에이 타입 패키지의 제조방법 | |
KR100646489B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
KR20010076477A (ko) | 패키지기판의 메인기판 연결장치 | |
KR19980034141A (ko) | 비아 그리드 어레이 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120515 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |