KR100339205B1 - Ｉｍｔ-2000 시스템에서의 통신 보드내 프로세서 제어장치 - Google Patents

Ｉｍｔ-2000 시스템에서의 통신 보드내 프로세서 제어장치 Download PDF

Info

Publication number
KR100339205B1
KR100339205B1 KR1020000041963A KR20000041963A KR100339205B1 KR 100339205 B1 KR100339205 B1 KR 100339205B1 KR 1020000041963 A KR1020000041963 A KR 1020000041963A KR 20000041963 A KR20000041963 A KR 20000041963A KR 100339205 B1 KR100339205 B1 KR 100339205B1
Authority
KR
South Korea
Prior art keywords
cpu
interface unit
communication
imt
communication board
Prior art date
Application number
KR1020000041963A
Other languages
English (en)
Other versions
KR20020008942A (ko
Inventor
임재욱
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000041963A priority Critical patent/KR100339205B1/ko
Publication of KR20020008942A publication Critical patent/KR20020008942A/ko
Application granted granted Critical
Publication of KR100339205B1 publication Critical patent/KR100339205B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

본 발명은 ＩＭＴ-2000 시스템에서의 통신 보드내 프로세서 제어장치, 더욱 상세하게는 IMT-2000 시스템의 각 통신 보드내 프로세서 제어장치를 구현할 때 모토롤라사의 MPC8260 CPU를 이용하여 통일적으로 구현해 줌으로써, 개발 기간 단축 및 인적 자원의 효율성을 높일 수 있도록 해주는 ＩＭＴ-2000 시스템에서의 통신 보드내 프로세서 제어장치에 관한 것으로서, 본 발명에 의한 ＩＭＴ-2000 시스템에서의 통신 보드내 프로세서 제어장치에 의하면, IMT-2000 시스템의 각 통신 보드내 프로세서 제어장치를 구현할 때 모토롤라사의 MPC8260 CPU를 이용하여 통일적으로 구현해 줌으로써, 시스템 구현 기간 단축 및 인적 자원의 효율성을 높여줄 수 있도록 해주고, 그 뿐만 아니라 MPC8260 CPU 칩의 뛰어난 성능을 이용하기 때문에 ATM 통신, 메모리 용량 증대, 및 데이터 처리 속도 향상 등을 확보할 수 있도록 해주며, 이로인해 차세대 통신 시스템을 구현하기가 용이한 뛰어난 효과가 있다.

Description

ＩＭＴ-2000 시스템에서의 통신 보드내 프로세서 제어장치{DEVICE FOR CONTROLLING PROCESSOR IN IMT-2000 SYSTEM COMMUNICATION BOARD}
본 발명은 ＩＭＴ(International Mobile Telecommunication; 이하 IMT라 칭함.)-2000 시스템에서의 통신 보드(Communication Board)내 프로세서 제어장치에 관한 것으로, 더욱 상세하게는 IMT-2000 시스템의 각 통신 보드내 프로세서 제어장치를 구현할 때 모토롤라사의 MPC8260 CPU(Central Process Unit)를 이용하여 통일적으로 구현해 줌으로써, 개발 기간 단축 및 인적 자원의 효율성을 높일 수 있도록 해주는 ＩＭＴ-2000 시스템에서의 통신 보드내 프로세서 제어장치에 관한 것이다.
종래 PCS(Personal Communication Service)/DCS(Data Communication Subsystem) 이동통신 시스템에서의 각 통신 보드내에 장착된 프로세서 제어장치는 모토롤라사에서 제공하는 MPC 860 CPU 칩을 사용하여 구현하였다.
그러나, 상술한 종래 PCS/DCS 이동통신 시스템에서의 각 통신 보드내에 장착된 프로세서 제어장치는 MPC 860 CPU 칩을 이용하여 구현했기 때문에 차세대 IMT-2000 시스템에서 사용되는 ATM(Asynchronous Transfer Mode; 이하 ATM이라 칭함.) 통신을 지원할 수 없었고, 메모리(Memory)의 용량 부족 및 데이터 버스(Data Bus)의 느린 속도로 인해 데이터 처리속도가 떨어질 뿐만 아니라, 이로인해 차세대 IMT-2000 시스템에서는 적용 불가능한 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 IMT-2000 시스템의 각 통신 보드내 프로세서 제어장치를구현함에 있어서 개발 기간 단축, 인적 자원의 효율성 및 시스템 단가를 줄여줄 수 있도록 해주기 위한 ＩＭＴ-2000 시스템에서의 통신 보드내 프로세서 제어장치를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명 ＩＭＴ-2000 시스템에서의 통신 보드내 프로세서 제어장치는, 운용 프로그램을 저장하는 프래쉬 메모리, 운용 및 제어 처리시 발생되는 데이터를 임시 저장하는 로컬 SD램 및 60x 버스 SD램, 데이터 처리시의 속도 향상을 위한 캐쉬 메모리로 구성된 메모리 인터페이스부;
상기 메모리 인터페이스부에 로컬 버스 인터페이스부 및 60x 버스 인터페이스부를 통해 접속되어, 상기 메모리 인터페이스부와의 연동을 통해 시스템 외부와의 ATM 통신, 시스템 내부의 ATM 셀 처리, 및 외부 디바이스와의 인터페이스 동작 등의 모든 제어 동작을 수행하는 CPU;
상기 CPU의 신호 입/출력단에 접속되어, 운용자가 테스트 장비를 통해 상기 CPU의 상태를 점검하기 위해 테스트 명령어를 입력하면 상기 CPU의 작동 상태를 테스트한 후 그 결과값을 상기 테스트 장비로 전송하는 한편, 운용자가 시스템 프로그램을 다운로딩하면 이를 상기 프래쉬 메모리에 다운로링시키는 JTAG 인터페이스부;
상기 CPU와 CPM 통신을 수행하며, 상기 CPU의 제어하에 자신이 속한 통신 보드내의 프로세서들과 ATM 셀 통신을 수행하는 셀버스 인터페이스부;
상기 CPU와 CPM 통신을 수행하며, 상기 CPU의 제어하에 외부 보드와의 ATM통신을 수행하는 ATM 인터페이스부;
상기 CPU와 CPM 통신을 수행하며, 운용자가 시스템 프로그램을 다운로딩하면 이를 상기 CPU를 통해 프래쉬 메모리에 다운로링시키는 이더넷 인터페이스부;
상기 CPU와 CPM 통신을 수행하며, 운용자가 터미널을 통해 CPU 상태 모니터링 명령어를 입력하면 이에 상응하도록 상기 CPU의 상태를 모니터링한 후 그 결과값을 상기 터미널로 전송하는 모니터 인터페이스부; 및
상기 CPU와 CPM 통신을 수행하며, 프로세서간 이중화 상태 정보의 송/수신 동작인 HDLC 인터페이스를 수행함과 동시에 또다른 이더넷 인터페이스부 또는 셀버스 인터페이스부의 부착이 가능한 외부 인터페이스부로 구성된 것을 특징으로 한다.
도 1은 본 발명의 일 실시예에 따른 ＩＭＴ-2000 시스템에서의 통신 보드내 프로세서 제어장치의 구성을 나타낸 기능블록도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 메모리 인터페이스부 101 : 프래쉬 메모리
102 : 로컬 SD램 103 : 60x 버스 SD램
104 : 캐쉬 메모리 200 : CPU
300 : JTAG 인터페이스부 400 : 셀버스 인터페이스부
500 : ATM 인터페이스부 600 : 이더넷 인터페이스부
700 : 모니터 인터페이스부 800 : 외부 인터페이스부
이하, 본 발명의 일 실시예에 의한 ＩＭＴ-2000 시스템에서의 통신 보드내 프로세서 제어장치에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 의한 ＩＭＴ-2000 시스템에서의 통신 보드내 프로세서 제어장치의 기능블록도로서, 본 발명의 일 실시예에 의한 ＩＭＴ-2000 시스템에서의 통신 보드내 프로세서 제어장치는 프래쉬 메모리(Flash Memory)(101), 로컬(Local) SD램((102), 60x 버스 SD램(103), 및 캐쉬 메모리(104)로 구성된 메모리 인터페이스부(100), CPU(Central Process Unit; 이하 CPU라 칭함.)(200), JTAG(Joint Test Action Group; 이하 JTAG라 칭함.) 인터페이스부(300), 셀버스 인터페이스(Cell Bus Interface)부(400), ATM 인터페이스부(500), 이더넷(Ethernet) 인터페이스부(600), 모니터 인터페이스부(700), 및 외부 인터페이스부(800)로 구성되어 있다.
상기 메모리 인터페이스부(100)내에 장착된 프래쉬 메모리(101)는 60x 버스를 통해 상기 CPU(200)와 접속되어 있으며, 운용 프로그램을 저장하는 메모리이다.
또한, 상기 메모리 인터페이스부(100)내에 장착된 로컬 SD램(102)은 로컬 버스 인터페이스부를 통해 상기 CPU(200)와 접속되어 있고, 운용 및 제어 처리시 발생되는 데이터를 임시로 저장하는 역할을 하며, "HY57V16160CLTC-10(2banks × 512K × 16 비트(Bit), 2M 바이트(bytes), 100MHz, 10ns)"를 두 개 묶어서 총 4M 바이트(bytes)/32비트 포트 크기로 동작하도록 설계되어 있다.
한편, 상기 메모리 인터페이스부(100)내에 장착된 60x 버스 SD램(103)은 60x 버스를 통해 상기 CPU(200)와 접속되어 있고, 운용 및 제어 처리시 발생되는 데이터를 임시로 저장하는 역할을 하며, "HY57V65322OBLTC-10(4banks × 512K × 32비트(Bit), 8M 바이트(bytes), 100MHz, 10ns)"를 두 개 묶어서 총 64비트 포트 크기/16Mbyte 용량으로 동작하도록 설계됨과 동시에 차후 64Mbyte 까지 확장 가능하도록 설계되어 있다.
또한, 상기 메모리 인터페이스부(100)내에 장착된 캐쉬 메모리(104)는 상기 CPU(200)의 데이터 처리 속도를 향상시켜 주는 역할을 한다.
한편, 상기 CPU(200)는 상기 메모리 인터페이스부(100)에 로컬 버스 인터페이스부 및 60x 버스 인터페이스부를 통해 접속되어, 상기 메모리인터페이스부(100)내에 장착된 프래쉬 메모리(101), 로컬 SD램(102), 60x 버스 SD램(103), 및 캐쉬 메모리(104)와의 연동을 통해 시스템 외부와의 ATM 통신, 시스템 내부의 ATM 셀 처리, 및 외부 디바이스와의 인터페이스 동작 등과 같은 전체적인 제어동작을 수행하는 역할을 한다.
또한, 상기 JTAG 인터페이스부(300)는 상기 CPU(100)의 신호 입/출력단에 접속되어, 운용자가 테스트 장비(1)를 통해 상기 CPU(200)의 상태를 점검하기 위해 테스트 명령어를 입력하면 상기 CPU(200)의 작동 상태를 테스트한 후 그 결과값을 상기 테스트 장비(1)로 전송하는 한편, 운용자가 프로그램을 다운로딩(Down Loading)하면 이를 상기 프래쉬 메모리(101)에 다운로딩시키는 역할을 한다.
한편, 상기 셀버스 인터페이스부(400)는 상기 CPU(200)와 CPM(Communication Process Module; 이하 CPM이라 칭함.) 통신을 수행하며, 상기 CPU(200)으로부터 ATM 셀 데이터를 수신으면 이를 자신이 속한 동일 보드내의 해당 프로세서로 전송하는 한편, 해당 프로세서로부터 ATM 셀 데이터를 수신받으면 이를 CPM 통신을 통해 상기 CPU(200)로 전송하는 역할을 한다.
또한, 상기 ATM 인터페이스부(500)는 상기 CPU(200)와 CPM 통신을 수행하며, 상기 CPU의 제어하에 외부 보드와의 ATM 통신을 수행하는 역할을 한다.
한편, 상기 이더넷 인터페이스부(600)는 상기 CPU(200)와 CPM 통신을 수행하며, 운용자가 시스템 프로그램을 다운로딩하면 이를 상기 CPU(200)에 다운로딩시키는 역할을 한다.
또한, 상기 모니터 인터페이스부(700)는 상기 CPU(200)와 CPM 통신을 수행하며, 운용자가 터미널(2)을 통해 CPU 상태 모니터링 명령어를 입력하면 이에 상응하도록 상기 CPU(200)의 상태를 모니터링한 후 그 결과값을 상기 터미널(2)로 전송하는 역할을 한다.
한편, 상기 외부 인터페이스부(800)는 상기 CPU(200)와 CPM 통신을 수행하며, 프로세서간 이중화 상태 정보의 송/수신 동작인 HDLC 인터페이스를 담당하는 역할을 하며, 또다른 이더넷 인터페이스부 또는 셀버스 인터페이스부의 부착이 가능하도록 설계되어 있다.
그러면, 상기와 같은 구성을 가지는 ＩＭＴ-2000 시스템에서의 통신 보드내 프로세서 제어장치의 동작과정에 대해 도 1을 참조하여 설명하기로 한다.
먼저, 하기에서는 동일 통신 보드내 프로세서와의 ATM 셀 데이터 통신동작에 대해 설명하기로 한다.
최초로, 상기 CPU(200)는 ATM 셀 데이터가 발생하면 그 ATM 셀 데이터를 CPM 통신을 통해 상기 셀버스 인터페이스부(400)로 전송한다. 그러면, 상기 셀버스 인터페이스부(400)는 상기 CPU(200)로부터 ATM 셀 데이터를 수신받은 후 자신이 속한 동일 보드내의 해당 프로세서로 전송한다.
한편, 상기 셀버스 인터페이스부(400)는 자신이 속한 동일 보드내의 해당 프로세서로부터 ATM 셀 데이터를 수신받으면 이를 CPM 통신을 통해 상기 CPU(200)로 전송한다.
또한, 하기에서는 IMT-2000 시스템내 타 통신 보드와의 ATM 셀 데이터 통신동작에 대해 설명하기로 한다.
먼저, 상기 CPU(200)는 타 통신보드로의 ATM 셀 데이터가 발생하면 그 ATM 셀 데이터를 CPM 통신을 통해 상기 ATM 인터페이스부(500)로 전송한다. 그러면, 상기 ATM 인터페이스부(500)는 상기 CPU(200)로부터 ATM 셀 데이터를 수신받은 후 해당 타 통신보드로 전송한다.
한편, 상기 ATM 인터페이스부(500)는 IMT-2000 타 통신보드로부터 ATM 셀 데이터를 수신받으면 이를 CPM 통신을 통해 상기 CPU(200로 전송한다.
또한, 하기에서는 운용자가 상기 CPU(200)의 상태를 테스트하는 동작과정에 대해 설명하기로 한다.
먼저, 운용자는 테스트 장비(1)를 통해 상기 CPU(200)의 상태를 점검하기 위한 테스트 명령어를 상기 JTAG 인터페이스부(300)로 입력한다.
그러면, 상기 JTAG 인터페이스부(300)는 상기 테스트 장비(1)로부터 상기 CPU(200)의 상태를 점검하기 위한 테스트 명령어를 입력받은 후 상기 CPU(200)의 작동 상태를 테스트함과 동시에 그 결과값을 상기 테스트 장비(1)로 전송한다.
따라서, 운용자는 상기 테스트 장비(1)의 결과화면을 보면서 상기 CPU(200)의 상태를 파악하게 된다.
한편, 하기에서는 운용자가 상기 CPU(200)의 상태를 모니터링하는 동작과정에 대해 설명하기로 한다.
먼저, 운용자는 터미널(2)를 통해 CPU 상태 모니터링 명령어를 상기 모니터 인터페이스부(700)로 입력한다.
그러면, 상기 모니터 인터페이스부(700)는 그 CPU 상태 모니터링 명령어를 상기 CPU(200)로 전송한다.
이어서, 상기 CPU(200)는 자신의 상태정보를 상기 모니터 인터페이스부(700)로 출력한다.
그러면, 상기 모니터 인터페이스부(700)는 상기 CPU(200)로부터 CPU 상태정보를 수신받은 후 그 데이터를 운용자 터미널(2)로 전송한다.
따라서, 운용자는 상기 터미널(2)의 화면을 보면서 상기 CPU(200)의 상태를 모니터링하게 되는 것이다.
한편, 하기에서는 상기 프래쉬 메모리(101)로 운용 프로그램을 다운로딩시키는 동작과정에 대해 설명하기로 한다.
먼저, 운용자는 CPU 운용 프로그램을 상기 이더넷 인터페이스부(600)를 통해 상기 CPU(200)로 다운로딩시킨다.
그러면, 상기 CPU(200)는 그 CPU 운용 프로그램을 상기 프래쉬 메모리(101)에 다운로딩시킨다.
상술한 바와 같이 본 발명에 의한 ＩＭＴ-2000 시스템에서의 통신 보드내 프로세서 제어장치에 의하면, IMT-2000 시스템의 각 통신 보드내 프로세서 제어장치를 구현할 때 모토롤라사의 MPC8260 CPU를 이용하여 통일적으로 구현해 줌으로써, 시스템 구현 기간 단축 및 인적 자원의 효율성을 높여줄 수 있도록 해주고, 그 뿐만 아니라 MPC8260 CPU 칩의 뛰어난 성능을 이용하기 때문에 ATM 통신, 메모리 용량 증대, 및 데이터 처리 속도 향상 등을 확보할 수 있도록 해주며, 이로인해 차세대 통신 시스템을 구현하기가 용이한 뛰어난 효과가 있다.

Claims (1)

  1. 운용 프로그램을 저장하는 프래쉬 메모리, 운용 및 제어 처리시 발생되는 데이터를 임시 저장하는 로컬 SD램 및 60x 버스 SD램, 데이터 처리시의 속도 향상을 위한 캐쉬 메모리로 구성된 메모리 인터페이스부;
    상기 메모리 인터페이스부에 로컬 버스 인터페이스부 및 60x 버스 인터페이스부를 통해 접속되어, 상기 메모리 인터페이스부와의 연동을 통해 시스템 외부와의 ATM 통신, 시스템 내부의 ATM 셀 처리, 및 외부 디바이스와의 인터페이스 동작 등의 모든 제어 동작을 수행하는 CPU;
    상기 CPU의 신호 입/출력단에 접속되어, 운용자가 테스트 장비를 통해 상기 CPU의 상태를 점검하기 위해 테스트 명령어를 입력하면 상기 CPU의 작동 상태를 테스트한 후 그 결과값을 상기 테스트 장비로 전송하는 한편, 운용자가 시스템 프로그램을 다운로딩하면 이를 상기 프래쉬 메모리에 다운로링시키는 JTAG 인터페이스부;
    상기 CPU와 CPM 통신을 수행하며, 상기 CPU의 제어하에 자신이 속한 통신 보드내의 프로세서들과 ATM 셀 통신을 수행하는 셀버스 인터페이스부;
    상기 CPU와 CPM 통신을 수행하며, 상기 CPU의 제어하에 외부 보드와의 ATM 통신을 수행하는 ATM 인터페이스부;
    상기 CPU와 CPM 통신을 수행하며, 운용자가 시스템 프로그램을 다운로딩하면 이를 상기 CPU를 통해 프래쉬 메모리에 다운로링시키는 이더넷 인터페이스부;
    상기 CPU와 CPM 통신을 수행하며, 운용자가 터미널을 통해 CPU 상태 모니터링 명령어를 입력하면 이에 상응하도록 상기 CPU의 상태를 모니터링한 후 그 결과값을 상기 터미널로 전송하는 모니터 인터페이스부; 및
    상기 CPU와 CPM 통신을 수행하며, 프로세서간 이중화 상태 정보의 송/수신 동작인 HDLC 인터페이스를 수행함과 동시에 또다른 이더넷 인터페이스부 또는 셀버스 인터페이스부의 부착이 가능한 외부 인터페이스부로 구성된 것을 특징으로 하는 ＩＭＴ-2000 시스템에서의 통신 보드내 프로세서 제어장치.
KR1020000041963A 2000-07-21 2000-07-21 Ｉｍｔ-2000 시스템에서의 통신 보드내 프로세서 제어장치 KR100339205B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000041963A KR100339205B1 (ko) 2000-07-21 2000-07-21 Ｉｍｔ-2000 시스템에서의 통신 보드내 프로세서 제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000041963A KR100339205B1 (ko) 2000-07-21 2000-07-21 Ｉｍｔ-2000 시스템에서의 통신 보드내 프로세서 제어장치

Publications (2)

Publication Number Publication Date
KR20020008942A KR20020008942A (ko) 2002-02-01
KR100339205B1 true KR100339205B1 (ko) 2002-06-03

Family

ID=19679224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000041963A KR100339205B1 (ko) 2000-07-21 2000-07-21 Ｉｍｔ-2000 시스템에서의 통신 보드내 프로세서 제어장치

Country Status (1)

Country Link
KR (1) KR100339205B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100388653C (zh) * 2002-06-13 2008-05-14 华为技术有限公司 高速码流多类型数据统计总线的实现方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100918389B1 (ko) * 2006-12-04 2009-09-24 한국전자통신연구원 프로그램에 의한 제어장치 및 방법
CN108021385A (zh) * 2017-12-29 2018-05-11 北京神州龙芯集成电路设计有限公司 一种板载SPI Flash的烧写***和方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100388653C (zh) * 2002-06-13 2008-05-14 华为技术有限公司 高速码流多类型数据统计总线的实现方法

Also Published As

Publication number Publication date
KR20020008942A (ko) 2002-02-01

Similar Documents

Publication Publication Date Title
US7562276B1 (en) Apparatus and method for testing and debugging an integrated circuit
US11709202B2 (en) Interfaces for wireless debugging
US7058855B2 (en) Emulation interface system
CN107704346B (zh) Soc芯片调试方法及调试***
US20130326280A1 (en) Debugging method, chip, board, and system
CN210573744U (zh) 一种多颗fpga芯片的bmc在线升级装置
CN113032319B (zh) 基于fpga的车载***数据传输方法及同步高速串行总线结构
JP2002024201A (ja) 半導体集積回路
US20190271740A1 (en) Non-intrusive on-chip debugger with remote protocol support
KR100339205B1 (ko) Ｉｍｔ-2000 시스템에서의 통신 보드내 프로세서 제어장치
CN112162879A (zh) 一种实时多核dsp软件的日志***
CN108966056B (zh) 一种用于可调谐光装置的控制装置与方法
CN110753363A (zh) 一种智能设备无线调试***和方法
CN114398304B (zh) 一种解决srio接口阻塞的方法
CN116684333A (zh) 基于通信协议的自动化测试方法、装置、设备及存储介质
CN112631667B (zh) 一种服务器升级***
CN103269293B (zh) android平台上利用微波通信设备进行调试工具ADB调试的方法
CN112882773B (zh) 网络性能检测方法、装置、测试端以及存储介质
CN110007865A (zh) 硬件数据获取方法、装置、设备、***及可读存储介质
KR100367345B1 (ko) Ｉｍｔ-2000 시스템에서의 통신 보드내 프로세서 제어장치
KR940000453B1 (ko) 전전자 교환기의 하위레벨 프로세서 로딩방법
CN113381785B (zh) 设备调试方法及装置、蓝牙设备
CN113608935B (zh) 一种测试网卡的方法、***、设备及介质
CN118363001A (zh) 一种应用于频率分集雷达设备的网络远程调试方法
CN117499955B (zh) 一种dtu无线传输模块的多协议配置方法及装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070517

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee