KR100338971B1 - 선택가능한데시메이션비율을제공하기위해영충전회로를이용한필터 - Google Patents

선택가능한데시메이션비율을제공하기위해영충전회로를이용한필터 Download PDF

Info

Publication number
KR100338971B1
KR100338971B1 KR1019950017019A KR19950017019A KR100338971B1 KR 100338971 B1 KR100338971 B1 KR 100338971B1 KR 1019950017019 A KR1019950017019 A KR 1019950017019A KR 19950017019 A KR19950017019 A KR 19950017019A KR 100338971 B1 KR100338971 B1 KR 100338971B1
Authority
KR
South Korea
Prior art keywords
signal
decimation
output
predetermined
signals
Prior art date
Application number
KR1019950017019A
Other languages
English (en)
Other versions
KR960003115A (ko
Inventor
다니엘아서스타버
도널드토마스맥그라스
Original Assignee
제너럴 일렉트릭 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제너럴 일렉트릭 캄파니 filed Critical 제너럴 일렉트릭 캄파니
Publication of KR960003115A publication Critical patent/KR960003115A/ko
Application granted granted Critical
Publication of KR100338971B1 publication Critical patent/KR100338971B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/065—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
    • H03H17/0664—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is lower than the input sampling frequency, i.e. decimation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

외부에서 구해진 양자화된 전기 신호의 스트림을 필터링하기 위한 데시메이션 필터는 개별 정규화된 계수 신호를 다수의 출력 포트 각각에 제공하기 위해 외부에서 구해진 데시메이션 비율 선택 신호의 세트에 응답하는 계수 발생기를 포함한다.
상기의 계수 발생기는 정규화된 계수 신호를 제공하기 위해 디멀티플렉서 유닛으로부터의 스케일링 제어 신호를 선택적으로 리플하는 제1 및 제2 회로를 포함하는 영충전 회로를 채용한다. 누산기는 발생된 각각의 정규화된 계수 신호를 수신하기 위해 계수 발생기에 접속되어있다. 누산기는 수신된 정규화된 계수 신호 각각으로 마스크한 뒤에 다수의 누산기 출력 신호를 발생하기 위해 양자화된 전기 신호의 스트림을 수신한다. 오버플로 검출기는 누산기에서 발생하는 임의의 오버플로 상태를 검출하고 정정하기 위해 누산기에 접속되어 있다.

Description

선택가능한 데시메이션 비율을 제공하기 위해 영충전 회로를 이용하는 필터
본 발명은 데시메이션 필터에 관한 것으로, 특히 시그마-델타 변조기와 사용하기 위한 것 등의 데시메이션 필터에 관한 것이다.
전력의 측정, 게량 및 관리를 위한 고성능의 데이터 포착 분야에서는 몇가지 상충되는 목적들이 있다. 제1 목적은 높은 데이터 분해능이다. 종래 디지털 신호 처리기의 전력 상태와 결합하여 시그마-델타 변조기등에 의한 고분해능 아날로그-디지털 변환 방법의 유효성은 현저한 수준의 정밀도를 달성하는 능력을 제공한다. 따라서 복잡한 신호 처리가 종래의 신호 처리 구조를 이용해서 정밀한 데이터에 대해서 실행될 수 있다. 그러나 제2 목적은 증가된 신호 처리 대역이다. 이들 두 목적 사이에는 대역 증가가 데이터 분해능을 희생시켜 통상 발생한다는 고유의 상충이 있다. 그러나, 제3 목적은 동작시 전력 소모가 적은 콤팩트한 전자 또는 집적 회로이다. 따라서 종래 전자 또는 집적 회로 소자의 크기 및 전력 요구를 가지면서 전력 측정,계량 및 관리 시스템에 요망되고 높은 데이터 분해능 요구와 큰 대역요구를 균형잡는 능력을 갖는 데시메이션 필터가 필요하다.
데이터 액세스 속력을 향상시키고 필터 회로 복잡성을 최소화 하기 위해 향상된 정규화 또는 스케일링 특성을 갖춘 데시메이션 필터를 제공하는 것이 더욱 요망되고 있다. 크리씨우나스(J. E. Krisciunas) 등에 의해 1993.3.3에 출원되고 본 출원의 양수인에게 양도되고 참조로서 고려되는 미국 특허출원 제 08/025,456 호는 은 소망된 데시메이션 비율에 적당한 정규화를 제공하는 것이 효과적이더라도 필터출력 신호에 있어 비교적 복잡한 동기 변환을 사용하는 기술을 설명한다. 상기 문헌에 기재된 기술은 어떤 부가적인 신호 처리를 위해 필터 출력 신호를 비동기적으로 판독하는데 일반적으로 적합하지않은 병직렬(parallel-to-serial)(PISO) 변환기및/또는 탭 지연(tapped delay)을 사용한다. 본 발명은 가변 스케일링을 계수 신호에 제공하는 능력을 갖는 계수 발생기를 제공하는 장점이 있다. 스타버(D. A. Staver)등에 의해 본 출원과 동시에 출원되고 참조로서 고려되는 미국 출원 제____호,(RD-23,686)는 가변 스케일링을 계수 신호에 효과적으로 제공할 수 있더라도 본 발명의 계수 발생기처럼 다소 확장이 용이하지않은 회로를 사용하는 계수 발생기를 설명한다. 본 발명의 다른 목적에 따르면 소정의 조건하에서 발생 가능한 어떤 오버플로 상태를 검출하고 정정하기 위해 데시메이션 필터에 오버플로 검출기를 사용한다. 크리씨우나스의 미국 특허 출원 제 08/025,456 호에 설명된 바와 같이, 오버플로 상태를 피하는 하나의 방법은 필터의 이상 응답을 수정하는 것이다. 일반적으로, 이러한 수정은 비교적 낮은 데시메이션 비율에서 실질적인 왜곡을 발생시킬 수 있는 데시메이션 필터 실현의 크기 응답(magnitude response)에 었어서 미소한 변경을 일으킨다. 따라서 크기 응답이 어떠한 선택된 데시메이션 비율에 대해서도 둔감한 데시메이션 필터를 제공할 필요가 있다.
일반적으로 본 발명은 소정의 비율을 갖는 양자화된 전기 신호의 적어도 하나의 외부에서 구한 스트림을 필터링하는 데시메이션 필터를 제공함으로써 상기 요구를 만족시킨다. 이 필터는 다수의 출력 포트중 각각의 하나에 있어서 개별 정규화된 계수 신호를 제공하도록 일련의 외부에서 구한 데시메이션 비율 선택 신호에 응답하는 계수 발생기를 포함한다. 이 계수 발생기는 정규화된 계수 신호를 제공하기 위하여 디멀티플렉서(demultiplexer) 유닛으로부터의 소정의 스케일링 제어 출력 신호를 통해 선택적으로 리플하는 제1 및 제2 회로를 포함하는 영충전 회로를사용한다. 발생된 각각의 정규화된 계수 신호를 수신하기 위해 계수 발생기에는 누산기가 결합된다. 누산기는 양자화된 전기신호의 스트림을 수신하여 수신된 정규화된 계수 신호 각각으로 마스크될때 다수의 누산기 출력 신호를 발생한다. 누산기에서 발생하는 어떤 오버플로 상태를 검출하기 위해 누산기에는 오버플로 검출기가 결합된다.
본 발명에 따르면 외부에서 구한 이진 신호의 적어도 하나의 스트림을 데시메이션 필터링하는 방법은 일련의 외부에서 구한 데시메이션 비율 선택 신호에 응답하여 정규화된 계수 신호의 소정의 시퀀스를 발생하는 단계, 외부에서 구한 이진 신호의 스트림을 수신하는 단계, 정규화 계수 신호의 소정의 시퀀스로 수신된 외부에서 구한 이진 신호의 스트림을 마스크하는 단계, 및 필터링된 신호를 제공하도록 마스크된 신호를 누산하는 단계를 포함한다. 정규화된 계수 신호의 소정의 시퀀스를 발생하는 단계는 S가 데시메이션 필터에 의해 제공된 다수의 선택 가능한 데시메이션 비율에 대응하는 소정의 정수일때 S개의 디멀티플렉서 출력 포트중 선택된 하나의 포트에서 소정의 스케일링 제어 신호를 제공하는 단계, N이 2N및 2N-(S-1)이 각각 상부 및 하부의 데시메이션 비율 경계를 구성하도록 선택된 소정의 정수일때 (N+S-1)개의 카운터 출력 포트중 선택된 포트에서 개별 카운터 신호를 발생하는 단계, 및 발생된 (N+S-1)개의 카운터 출력 신호 각각을 사전에 영충전하여 (N+S-1)개의 정규화된 신호를 발생하는 단계를 포함한다.
본 발명의 상기 및 그밖의 목적과 새로운 특징은 본 명세서의 기술 및 첨부도면에 의해 더욱 명확하게 될 것이다.
종래 아날로그-디지털 변환은 오버샘플(oversampled) 아날로그-디지털 변환기를 사용하는 일이 많다. 시그마-델타 변조기를 사용하는 그러한 아날로그-디지털 변환기의 일례가 제1도에 도시되어 있다. 아날로그-디지털 교환기와 시그마-델타 변조기가 유용하다고 중명된 시스템은 1993.1.19에 발행된 야싸(Yassa)등에 의한 미국 특허 제5,181,033호 "델타 시그마 변조기 출력 신호를 필터링하고 데시메이션하기 위한 디지털 필터", 1992.6.30에 발행된 가베릭(Garverick)에 의한 미국 특허 제5,126,961호 "시그마-델타 아날로그-디지털 변환기를 위한 다수 채널 데시메이션 필터", 1992.7.28에 발행된 가베릭(Garverick)에 의한 미국 특허 제5,134,578호 "선택적으로 코딕(Cordic),디비젼(Division),또는 스퀘어-루팅(Square-Rooting)과정을 수행하는 디지털 신호 처리기", 1990.8.21에 발행된 제이콥등에 의한 미국 특허 제4,951,052호 "오버샘플 아날로그-디지털 변환기의 시스터매틱(Systematic) 오차의 수정", 및 1990.1.23에 발행된 가베릭에 의한 미국 특허 제4,896,156호 "평형 입력 신호가 필요없는 자동 입력 증폭기를 위한 교환 커패시턴스 결합 네트워크".에 기재되어 있고, 상기 특허 모두는 본 발명의 양수인에게 양도되고 참조로서 고려되며, 상기 시스템은 또 가베릭(S.L.Gaverick), 후지노(K.Fujino), 맥그라스(D.T.McGrath), 바어취(R.D.Baertsch)등에 의해 1991년 12월호 IEEE Journal of Solid State Circuit, Vol. 26, No. 12, pp2008-16에 "전력 계측을 위한 프로그램 가능한 혼합 신호 ASIC"과 맥그라스, 제이콥스(P.Jacops) 그리고 세일러(H.Sailer) 등에 의해 IEEE 1992 Custom Integrated Circuits Conference, pp.19.4.1-19.4.2, 에 "전력 관리를 위한 프로그램 가능한 혼합 신호 ASIC"에 기재되어 있고 상기의 문헌은 본 명세서에 참고로 인용된다.
아날로그-디지털 변환을 수행하는데 있어서 오버샘플링 하는 기술이 자주 쓰인다. 상기 기술을 채용한 아날로그-디지털 변환기의 일례가 제1도에 도시되어있다. 이 도면에서 변환기(700)는 변조기(710) 및 데시메이터(decimator)(720)를 포함한다. 변조기(710)는 나이키스트 이론에 의해 요구되는 것보다 큰 비율로, 그의 입력 신호의 거친(coarse) 또는 저분해능 샘플을 발생한다. 이들 거친 샘플이 데시메이터(720)에 의해 순차로 저역 필터링되어 변조기 입력 신호의 나이키스트 비율 이상의 고분해능 샘플이 발생된다.
도시된 바와 같이, 변조기(710)는 출력이 Q-비트 아날로그-디지털 변환기(760)의 입력에 접속된 적분기(820)의 입력에 결합된 노드(810)로의 네가티브 피드백을 포함한다. 아날로그-디지털 변환기(760)의 출력은 출력이 노드(810)에 접속된 Q-비트 디지탈-아날로그 변환기(800)에 접속되어 있다. 단자(790)에 인가된 아날로그 입력 신호는 단극 단투 스위치로 도시된 바와 같이, 샘플링 장치(780)에 의해 나이키스트 비율보다 더 높은 비율 fds로 샘플링된다. 이들 샘플은 노드(810)에서 차신호를 이용하여, 디지털-아날로그 변환기(800)에 의해 제공된 입력 신호의 Q-비트 추정값과 비교된다. 노드(810)에서 발생한 차 또는 에러 신호가 적분기(820)에 의해 적분된 후, Q-비트 아날로그-디지털 변환기(760)에 의해 양자화되어 디지털-아날로그 변환기(800) 및 데시메이터(720)의 입력 포트에 공급되는단자(795)에서의 입력 신호의 Q-비트 추정값이 발생한다. 피드백과 에러-신호 적분의 조합은 양자화 잡음의 스펙트럼을 저역 필터링에 의해 보다 완전히 제거되도록 정형하는 역할을 한다. 잡음 정형의 효과는 피드백 루프 내의 적분기 수 (즉 변조기의 차수)가 증가할 때 개선되지만 2보다 큰 차수의 변조기에서는 심각한 안정성 문제와 만나게된다.
제1도에 도시된 바와 같이, 데시메이터는 노드 또는 단자(750)에서 이산 출력 신호를 제공하기 위해 단극 단투 스위치로서 도시된 신호 샘플링 장치(740)앞에 디지털 저역 필터(730)를 포함한다. 이러한 필터링 및 양자화에 의해 대부분의 양자화 잡음이 제거되어 높은 분해능의 출력 신호가 제공된다. 그러나 초기의 샘플링 비율(fds)보다 더 낮은 스루풋을 가짐으로써 분해능이 얻어질 수 있음을 알 수 있을 것이다. 변조기 변환 비율에 대한 초기 샘플링 비율의 비는 전형적으로 변조기의 오버샘플링 비 R이라고 한다. 리브너(D.B.Ribner)에 의해 1991년 2월호 IEEE Transactions on Circuits and Systems, Vol. 38, pp. 145-159 에 실리고 참조로서 고려되는 "고차의 오버샘플된 S D 아날로그-디지털 변환기에 대한 변조 네트워크의 비교"에 설명된 바와 같이, 그러한 아날로그-디지털 변환의 분해능 (비트)은 다음의 식에 따라 양자화 비트의 갯수(Q) 오버샘플링 비율(R), 및 변조기의 차수(L)에 의해 좌우된다.
상기 식은 변조기에 대한 선형 근사법에서 그리고 이상적인 저역 필터를 가정하여 얻어질 수 있다. 식[1]은 본질적으로 오버샘플링 비율(R)이 두배가 될때마다 분해능이 L+1/2 만큼 향상되는 것을 보여준다.
식[1]은 다양한 오버샘플링 비율로 일차 변조기에 대해 값이 구해진다. 상기 식[1]에 따르면 시그마-델타 변조기에 소정의 차수가 주어질때 오버샘플링 비율이 높아질수록 대응하는 비트의 수가 커진다는 것을 알 수 있다. 일부 어플리케이션에 대해서는 1 비트 양자화기(one-bit quantizer)를 사용하는 것이 바람직할 수 있다. 그러한 양자화기의 장점은 다비트 양자화기와 통상 연관된 고주파 왜곡 또는 다른 비선형성을 피할 수 있다는 것이다. 다비트 양자화기와는 대조적으로, 1 비트 양자화기는 그의 출력 신호가 두개의 개별적인 값중 하나를 취하기 때문에 본래 선형이므로 때문에 직선을 결정한다. 1 비트 양자화기를 사용하는 시그마-델타 변조기는 캔디(J.C.Candi)에 의해 1974년 3월호 IEEE Transactions on Communications, COM-22(3), pp.298-305 에 실리고 참조로서 고려되는 "로버스트 아날로그-디지털 변환기를 얻기위한 리밋 사이클 진동의 사용"에 분석되어 있다. 다음의 식[2]는 τ가 사이클 주기를 표시할 경우 n번째 양자화된 신호 q(nτ)를 제공한다.
에러(ε)의 첨가에 의해 표현되는 양자화는 입력 신호(x)와 상관 없는 것으로 간주된다. q(t)가 샘플링된 함수이기 때문에 그의 적분은 재배열되고 샘플링 시간 사이클의 횟수(R)로 나누어진 합으로서 다음의 식[3]으로 표현된다.
식(3)은 평균 양자화 에러가 "거친" 양자화기 에러보다 R배 작게 되는것을 나타낸다. 따라서 충분히 큰 R로 반복된 피드백에 의해 높은 분해능을 획득할 수 있다.
제2도는 본 발명에 따른 데시메이션 필터를 갖는 아날로그-디지털 변환기에 포함되기 위한 일차 시그마-델타 변조기의 하나의 실시예를 도시한 것이다. 도시된 바와 같이, 전기 전압등의 입력 신호는 단자(980)에서 제공되고 저항(960)에 의해 스케일링 또는 감쇠된다. 증폭기(940)는 네가티브 피드백 구성에 있어서 커패시터(950)가 있으므로 적분을 실행한다. 마찬가지로, 디지털 양자화는 증폭기(940)의 출력 신호를 아날로그 비교기(930)의 양 입력 단자에 결합함으로서 실행된다. 제2도에 도시된 바와 같이, 비교기(930)의 출력 신호가 플립플롭(910)에 의해 래치(latch)되고 저항(970)을 지나는 피드백에 의해 증폭기(940)에 공급되므로 디지털-아날로그 변환이 발생한다. 구체적으로, 1 비트 아날로그-디지털 변환은저항(970)을 지나 적분 증폭기(940)에 도달하는 피드백에 의해 발생한다. 저항(970)을 통한 상기 피드백은 제1도의 디지털-아날로그 변환기(800)를 통한 피드백과 동등한 것이다. 변조기의 노드(990)에서의 출력 신호는 제3도에 도시된 형상에 대응하는 스펙트럼 출력을 가지게 될 것이다. 비슷한 접근법이 참고로서 고려되는 제이콥(P.L.Jacob)의 1988년 12월 렌슬라어 폴리테크닉 협회(RensselaerPolytechnic Institute)의 석사논문 "세븐-채널 혼합 아날로그/디지털 신호 수신과 처리 아키텍처"에 설명된 것과 같이 사용되고 있다.
상술한 바와 같이 오버샘플링 변조기는 대부분의 잡음 에너지가 고주파에 할당되도록 양자화 잡음의 스펙트럼을 정형한다. 이것은 삼차 1 비트 시그마 델타 변조기의 시뮬레이션된 양자화 잡음 스펙트럼 밀도의 플롯인 제3도에 도시되어 있으며, 일차 변조기는 정량적으로 이와 유사하다. 빈(bin) 수 16000으로 도시된 최고 주파수는 fds/2에 대응한다. 데시메이터가 fds/2R와 fds/2사이의 양자화 잡음 에너지를 필터링하여 샘플링 비율을 fds/R로 낮추므로, 파라미터 R을 조정함으로써 제어될 수 있는 샘플링 비율과 분해능사이에 트래드 오프가 존재한다.
데시메이션 필터의 하나의 실시예는 직사각형 윈도우 필터(rectangular window filter)이다. 이 종래 타입의 저역 필터는 단순함을 제공한다. 시간 도메인에 있어 실행된 직사각형 윈도우 필터링은 사인 함수의 주파수 응답을 갖는다. 지속 기간 또는 길이(t)의 윈도우에 대하여, 본 발명의 설정상 sinc(x)를 [sin(πx)]/πx라 할때 주파수 응답은 f=1/t 에서 최초의 제로(0)가 발생하는 sinc(ft)이다. 윈도우 길이 또는 지속기간(t)은 최초의 제로(0)가 변환률fds/R에서 발생하도록 선택된다. 따라서 t=R/fds이다. 이 필터는 바람직한 선형 위상 특성을 갖고 있다. 다채널 시스템의 여러 채널들은 동일한 선형 위상 데시메이션 필터를 통과함으로써 관련 범위의 입력 주파수에 대하여 실질적으로 동일한 시간 지연을 실현한다.
직사각형 윈도우 데시메이션 필터의 단순성에도 불구하고, 고차의 필터링을 사용함으로써 주파수 도메인에서 "더욱 첨예한(sharper)" 컷오프가 얻어진다. 그러한 실시예중 하나는 직사각형 윈도우에 비해 컷오프가 더 첨예해지고 스톱밴드 감쇠가 증가된 소위 이중 보간 필터라고 하는 것이다. 그러한 필터의 한 장점은 스톱밴드를 통과한 잡음 "누설"의 양을 저감하여 데시메이션 다음의 기저대로 에일리어싱시키는 것이다. 이중 보간 필터의 한 실시예는 전술된 캔디(Candy)의 논문과 참조로서 고려되는 캔디(J.C.Candi), 칭(Y.S.Ching) 그리고 알렉산더(D.S.Alexander)의 1976년 11월호 IEEE Communications Com. 24, pp. 1268-1275에 개재된 "시그마-델타 변조기로 부터 13-비트 PCM을 얻기위해 삼각으로 가중된(Triangulary weighted) 보간의 사용"에 설명된 것과 같이 sinc2의 주파수 응답을 가진 삼각 윈도우(triangular window)이다. 따라서 길이(t)의 필터에 대해 주파수 응답은 f=2/t에서 최초의 제로(0)가 되는 sinc2(f·t/2)이다. 데시메이션 주파수에서 최초로 제로(0)가 되는 것을 유지하기 위해 본 특정의 실시예에서 필터 길이가 두배가 된다는 것을 알 수 있다. 따라서 t=2R/fds는 변환률 fds/R 에 영주파수 응답을 둔다. 제7도는 이차 필터에 의해 보다 첨예한 컷오프와 향상된 스톱밴드 감쇠가 획득된다는 것을 보이기 위해, 길이 t=16의 일차 직사각형 필터와 길이 2t=32의 이차 삼각형 필터의 주파수 응답을 도시한 것이다.
제4도는 본 발명에 따른 선택 가능한 데시메이션 비율을 갖는 데시메이션 필터의 하나의 실시예를 도시한 것이다. 본 명세서에 사용되는 "데시메이션 비율"이라는 것은 데시메이션 필터에 의해 제공된 샘플링 비율의 감소 또는 다운 변환 펙터(down conversion factor)를 의미한다. 특히, 계수 발생기(10)는 의부로부터 구해진 데시메이션 비율 선택 신호의 세트(M)에 응답하여 다수의 출력 포트 각각에서 개별적으로 정규화된 계수 신호를 공급하도록 설계된다. 다비트 누산기(100)는 정규화된 계수 신호를 수신하기 위해 발생기(10)에 결합되어 있다. 누산기(100)는 예를 들면, 변조기(710)로 부터 양자화된 또는 이진 신호의 스트림을 수신한다(제1도). 선택된 데시메이션 비율에 따라, 필터의 출력 신호가 동일한 변조기 입력 신호에 대해서 이진수 곱(binary multiple)으로 제공되므로, 즉 어떤 주어진 선택된 데시메이션 비율에 대한 적합한 정규화가 없으면 사용자가 데시메이션 필터에 의해 발생된 필터링된 신호에 대한 정확한 값을 적절히 해석할 수 없으므로, 정규화가 바람직하다. 크리씨우나스(J.E.Krisciunas) 등에 의해 1993.3.3에 출원된 미국 특허 출원 제 08/025,456 호는 비록 소망된 데시메이션 비율에 대해 적합한 정규화를 제공하는데는 효과적이더라도, 누산기 출력 신호에 대해 다소 복잡한 동기 변환을 채용한 기술을 설명한다. 간단히 상기 문헌에 설명된 기술은 적어도 병직렬(PISO) 변환기 및/또는 적당한 탭 지연(tapped delay)을 사용한다. 일반적으로 상술된 기술은 어떤 부가적인 신호 처리를 위해 누산기 출력 신호의 비동기 판독(readout)에는 적용될 수 없다. 이후에 간단히 설명되는 바와 같이, 본 발명은 계수 발생기(10)에 변수 스케일링을 갖춘 계수 신호를 제공하는 기능을 제공하는 효과가 있다. 누산기에 공급된 계수 신호가 적절히 정규화되므로, 누산기 출력 신호는 상술한 동기 변환을 채용하는 일 없이 또 다른 처리에 사용될 준비가 되어있다.
본 발명의 다른 장점에 따르면, 오버플로 검출기(200)는 소정의 조건하에 누산기에서 일어날 수 있는 어떤 오버플로 상태를 검출하여 정정하기 위해 누산기(100)에 결합되어 있다. 이 오버플로 상태는 변조기의 출력 신호가 풀 스케일(full scale)일 때마다, 즉 소정의 삼각형 "윈도우"동안 변조기가 각각 "일(ONE)"의 이진값을 가진 양자화된 신호의 스트림을 공급할 때마다 발생하므로 변조기 출력 신호가 풀 스케일일때 누산기의 가산 또는 누산 용량이 초과된다. 크리씨우나스(J.E.Krisciunas)등의 미국 특허 출원 제 08/025,456 호에 기재된 바와 같이 오버플로 상태를 피하는 한 방법은 예를 들면, 삼각형 "윈도우"의 마지막 다음 계수를 누락시키는 것에 의해, 하나씩 삼각형 "윈도우" 카운트를 항상 줄여나가는 것이다. 이 수정은 데시메이션 필터 실현의 크기 응답에 있어서 비교적 낮은 데시메이션 비율로 실질적인 왜곡을 도입할 수 있는 약간의 변경을 일으키는 결과를 가져온다. 오버플로 검출기(200)때문에, 데시메이션 필터에 더이상 그의 삼각형 윈도우에 있어 상술한 수정이 인가되지 않으므로 선택된 데시메이션 비율에 상관없이, 크기 응답은 영향받지 않게 된다.
제5도에 도시된 바와 같이, 계수 발생기(10)는, M0,M1, 및 M2로 나타낸 데시메이션 비율 제어 신호의 세트 M에 응답하는 디멀티플렉서 유닛(12)을 포함한다. 디멀티플렉서(12)는 논리 "일(ONE)"에 대응하는 레벨을 갖도록 선택되고 디멀티플렉서(12)에 의해 단일 입력 포트(15)에서 수신된 소정의 스케일링 제어 신호가 S개의 디멀티플렉서 출력 포트(R0-R7)중 선택된 포트에서 제공되도록 접속된다. 문자 S는 데시메이션 필터에 의해 제공된 선택 가능한 데시메이션 비율의 갯수에 대응하는 소정의 정수를 나타낸다. 예를 들면, 여기서 S는 8이므로, 디멀티플렉서(12)는 1-8 디멀티플렉서로서 편리하게 선택, 즉 단일 입력 포트(15)는 데시메이션 비율 제어 신호(M0-M3)에 대한 상태 또는 조건을 기본으로 하여 디멀티플렉서 출력 포트(R0-R7)중의 하나에 접속된다. S=8인 경우 제어 신호의 갯수가 사전에 M0,M1, 및 M2로 지정되었듯이 3개가 되도록 세트 M 의 데시메이션 비율 제어 신호의 갯수가 하기의 성질이 만족 되도록 일반적으로 선택 되는 것을 알 수 있다.
M = M[ LOG2(S)-1:0]
다수의 N+S-1개의 가산기(140내지 1418)를 포함하는 (N+S-1)비트 카운터(13)는 양자화된 전기 신호 스트림의 착신율의 소정의 곱에 실질적으로 대응하는 적당한 카운터 클럭 또는 제어 신호(도시하지 않음)에 응답한다. 카운터(13)는 디멀티플렉서(12)로 부터 스케일링 제어 신호를 수신하도록 접속되어, N+S-1 카운터 출력 포트 b0내지 b18중 선택된 포트에서 개별 카운터 출력 신호를 제공한다. 문자 N은 2N및 2N-(S-1)이 각각 데시메이션 필터의 상부 및 하부의 데시메이션 비율 경계를 이루도록 선택된 S보다 큰 소정의 정수를 나타낸다. 예를 들면, 여기서 N은 12 이므로 카운터 (13)은 비록 달리 적용하면 "다운(down)"카운터로 용이하게 선택되거나 또는 "업/다운(up/down)"카운터의 트윈 세트(twin set)로 교체될 수 있지만, 19-비트 "업(up)" 카운터로 편리하게 선택된다.
각각의 가산기(140) 내지 (1418)는 두개의 피갓수 입력 포트, 캐리-인(carry-in) 입력 포트, 합 출력 포트, 및 캐리-아웃(carry-out) 출력 포트를 가진 전(full) 가산기를 포함한다. 제5도에 도시된 바와 같이, 가산기(140) 내지 (1418) 중 어떤 두개의 연속하는 가산기는 한 가산기의 캐리-아웃 출력 포트가 다른 가산기의 캐리-인 입력 포트에 결합되도록 서로 결합되어 있다. 또한 가산기(140) 내지 (1418) 각각은 그의 두개의 피갓수 입력 포트중 하나를 그의 합 출력 포트에 접속하는 피드백 경로를 각각 포함한다. 가산기(140) 내지 (1418)중 다수의 S개의 소정의 가산기는 그의 다른 피갓수 입력 포트에서 디멀티플렉서(12)로 부터의 스케일링 제어 신호를 개별적으로 수신하도록 S개 디멀티플렉서 출력 포트중 소정의 포트에 개별적으로 접속되어 있다(편의상 도면에서는 가산기 (140), (142) 및 (1414)만이 상술한 방식으로 멀티플렉서(12)에 결합되어 있다.). 각각의 나머지 가산기, 즉 멀티플렉서(12)에 직접 결합되지 않은 가산기는 그의 다른 피갓수 입력 포트에서 논리 "제로(ZERO)"에 대응하는 소정의 레벨을 가진 신호를 수신하도록 결합된다. 도시 편의상 (141) 및 (1418) 만이 상술한 바와 같이 논리 "제로(ZERO)" 신호를 수신하도록 결합된 것으로 도시되어 있지만, 처음의 2(S-1)개 가산기를 포함하는 그룹의 홀수번째 가산기 (즉 가산기 (141), (143), (145) . . .(1413) 의) 및 마지막 (N-S)개 가산기를 포함하는 나머지 그룹의 각 가산기(즉, 가산기 (1415) 내지 (1418))는 논리 "제로(ZERO)"신호를 수신하도록 각각 접속되어 있다. 이 가산기 구성은 편리하게도 어떤 소망된 데시메이션 비율 선택을 위해 스케일링 팩터 요구를 본래 고려하는 위치에서 카운터(13)가 카운트 시퀀스를 시작하게 한다. 적당한 롤-오버(roll-over) 리셋 회로(도시하지 않음)는 소망의 카운트 시퀀스 완료시 카운터(13)에 소정의 리셋 신호를 제공하도록 용이하게 사용될 수 있다. 동작 개시등의 소정의 이벤트 발생시 데시메이션 필터의 부가적인 회로 및 카운터를 적당히 리셋하게 하는 외부에서 구한마스터 리셋 신호(도시하지 않음)를 제공하는 것에 의해 리셋 신호가 제공될 수 있다.
제5도에 도시된 바와 같이 삼각형 "윈도우" 가중 또는 계수는 선택된 카운터출력 신호가 적당한 인버터 제어 신호 UPDNB(제10도에 도시된 파형)에 응답하여 인버터 회로(18)에 의해 반전된 후에 발생된다. 카운터 출력 신호의 반전은 삼각형 "윈도우"의 다운-램프(down-ramp)를 발생시키는 반면 반전되지 않은 카운터 출력 신호는 적당한 캐리-인 신호(도시하지 않음)와 관련하여 삼각형 윈도우의 업-램프를 발생시킨다. 계수 발생기의 이러한 특징은 제8도에 도시한 바와 같이, 삼각형 필터의 다운-램프가 업-램프의 단순 반전이라는 사실에 그 장점이 있다. 또 다른 실행은 그러한 삼각형 "윈도우" 계수를 편리하게 제공할 수 있고, 예컨데 적당한 "업/다운" 카운터는 "업" 카운터/인버터 구성을 대신하여 삼각형 "윈도우"를 발생하기 위해 사용될 수 있다.
영충전 되지 않을 경우 예컨데 소정의 데이터 필드 전후에 위치한 제로값(zero-valued) 비트의 반전으로 인해 삼각형 윈도우의 다운-램프에서 일어날수 있는 오차를 제거하기 위해 다음에 설명하는 바와 같이 어떤 인버터 출력 신호는 영충전 되어야 한다는 것을 알 수 있을 것이다. 예를 들면, 신호 반전에 의해 그러한 제로값 비트는 보상되지 않은채 즉 제로화(zeroed)되지 않은채로 있으면 다운 램프에 상술한 오차를 도입하는 일 값(one value) 비트로 된다. 요구된 영충전을 실행하기 위해, 인버터 출력 신호는 디멀티플렉서(12)로 부터의 스케일링 제어 신호에 응답하여 N+S-1개 영충전 출력 포트 각각에서 개별적으로 정규화된 계수 신호를 제공하는 영충전 회로(20)에 결합되어 있다. N+S-1개 영충전 출력 포트가 계수 발생기(10)의 다수의 출력 포트를 포함하는 것을 알 수 있다.
제6도는 각각 제1 및 제2회로(201및 202)로 이루어진 영충전 회로의 예시적인 실시예를 도시한 것이다. 영충전 회로의 동작에 대한 이해를 돕기 위해, 표1 은 2N=4096(즉 N=12)이도록 선택된 상부 데시메이션 비율 경계 및 2N-(S-1)=32(즉 S=8)이도록 선택된 하부 데시메이션 비율을 가진 데시메이션 필터를 대한 참고하여 제공된 것이다. 데시메이션 필터에 대한 이들 각각의 경계가 단지 예시 목적으로 그것에 제한되지 않는 표 1에 표시된 방식으로 선택되는 것을 알아야 한다.
표 1 및 제6도에서 대문자 (B0) 내지 (B18)은 N+S-1개의 영충전 회로 출력 포트를 표시하는 반면 소문자 (b0) 내지 (b18)은 상술한 바와 같이 카운터에 의해 생성되고 인버터(18)에 의해 반전된 로우(raw) 또는 비제로 신호를 공급하는 각각의 포트를 표시한다. 당 분야의 숙련자라면 2N(여기서 2N=4096)의 데시메이션 비율에 대하여 필요한 스케일링 팩터가 1이라는 숫자와 등가라는 것을, 즉 표1의 제1열에 도시된 바와 같이 소정의 12비트의 데이터 필드(이탤릭 문자A-L로 나타냄)가 4096의 소망된 데시메이션 비율을 획득하기 위해 필요하다는 것을 알 것이다. 본 명세서에 사용된 "데이터 필드"라 함은 어떤 소망된 데시메이션 비율에 대해 카운터(13)에 의해 발생된 최대 카운트 시퀀스를 수용하기 위해 채용된 가변 길이 또는 시프트 가능한 데이터 필드(표1 에서 각각 직사각형 박스로 나타냄)를 의미한다.
제1 회로(201)의 OR 게이트 세트(241내지 247) 및 AND 게이트 세트(221) 내지 (227)가 디멀티플렉서(12)로 부터의 스케일링 제어 신호에 응답하여 소망된 데시메이션 비율에 대응하는 데이터 필드의 최상위 비트(MSB) 전후에 인버터 출력 신호를 사전에 영충전하기 위하여 접속되는 것을 알 수 있다. 표1에 나타낸 바와 같이, 데시메이션 비율이 4096인 경우, 영충전 출력 포트(B12) 내지 (B18)에 의해 제공된 신호는 상기 데시메이션 비율 4096의 경우, 출력 포트(B0) 내지 (B11)만이 12비트 데이터 필드를 제공하도록 채용되었기 때문에 각각 제로로 채워져야 한다. 예를 들면, 데시메이션 비율이 4096인 경우, MSB는 문자L로 표시되므로, 포트 (b12) 내지(b18)에 공급된 인버터 출력 신호는 영충전 회로가 1인 스케일링 팩터에 대응하고 표1의 제1열에 지정된 바와 같은 정규화된 계수 신호를 제공 하도록 제로로 설정되어야한다. 동작시 데시메이션 비율 선택 신호가 각각이 데시메이션 비율 4096에 대응하는 논리 일에 대응하는 값을 갖는 상태 또는 조건으로 될때마다 디멀티플렉서(12)(제5도)는 그의 출력 포트(R7)에서 스케일링 제어 신호를 공급한다. 상술한 바와 같이, 나머지 디멀티플렉서 출력 포트(R0) 내지 (R6) 각각은 각각의 제로 신호를 공급한다. 디멀티플렉서 출력 포트(R7)가 OR 게이트(247)의 입력 포트에 접속되어 있으므로, 스케일링 제어 신호에 의해 직접 유도되는 OR 게이트 (247)로 부터의 출력 신호는 OR 게이트(246) 내지 (241)를 통해 리플한다. 이 신호 리플은 편리하게도 AND 게이트(227) 내지 (221)가 그들 각각의 출력 포트에서 제로 신호를 공급함으로써 제1 회로(201)가 표1의 제1열에 따라 MSBL이상으로 영충전을 획득하게 한다.
제2 회로(202)는 소망된 데시메이션 비율에 대한 데이터 필드의 최하위 비트(LSB)(이하 문자A로 나타냄) 이상의 인버터 신호를 영충전하기 위해 각각 접속된 OR 게이트(280) 내지 (286)세트 및 AND 게이트(260) 내지 (2613)세트를 포함한다. 데시메이션 비율이 4096인 경우, 표1의 제1열에는 LSBL이상의 신호가 없으므로, 이 경우, 제2 회로(202)는 데이타 필드의 LSB이상의 어떤 영충전도 전할 수 없다는 것을 알 수 있다. 제6도는 AND 게이트(260) 및 (261)의 각 입력 포트가 AND 게이트(226) 및 (227)의 각 출력 포트에 각각 접속된 것을 도시하고 있다. 이들 접속은 영충전 출력 포트 (B13) 및 (B12)가 각각 데이터 필드의 MSB 이상 또는 LSB 이상으로 위치하는 상황 즉, 출력 포트 (B13) 및 (B12)가 상기와 같은 어떤 상황을 정확히 취급하도록 제1 및 제2 회로 (201) 및 (202)에 의해 공유되거나 영향을 받으므로 제공된다. 예를 들면, 표1의 마지막 열에서 알 수 있는 바와 같이, 데시메이션 비율이 32인 경우, 영충전 출력 포트 (B13) 및 (B12)가 LSBL이상인 각 신호를 공급하므로 이 경우, 영충전은 제2 회로(202)에 의해 부여되거나 지기되는 반면 상술한 바와 같이 데시메이션 비율이 4096인, 경우 출력 포트 (B13) 및 (B12)는 데이터 필드의 MSBL이상인 각 신호를 공급하므로, 영충전은 제1 회로(201)에 의해 지시된다.
표1에서 다음으로 유용한 데시메이션 비율 선택인 2N-1= 2048의 데시메이션 비율에 대해서 당업자라면 적당한 정규화를 달성하기 위해, 이진 표현의 최하위 비트를 왼쪽으로 두자리 시프트 시키는 것과 등가인 4의 스케일링 팩터를 영충전 회로가 제공해야 한다는 것을 알 것이다. 제6도를 조사하면 영충전 회로가 그의 각 출력 포트(B0) 내지 (B18)에서 표1의 제2 열에 지정된 바와 같이 정규화된 신호를 공급할 것이라는 것을 알게 된다. 데시메이션 비율이 2048인 경우, (OR 게이트 (247)대신) OR 게이트(246)가 스케일링 제어 신호를 수신한다. 이것은 데시메이션 비율 선택 신호(M0) 내지 (M2)의 각각이 110으로 나타낸 개별적 상태를 가질때마다 OR 게이트(246)의 각 입력 포트에 접속된 디멀티플렉서 출력 포트(R6)가 스케일링 제어 신호를 공급하도록 선택된 디멀티플렉서 출력 포트가 되기 때문이다. 이 경우, OR 게이트(246)로 부터의 출력 신호는 OR 게이트(246) 내지 (241)를 통해 리플하고, 이것에 의해 2048의 데시메이션 비율에 요구되는 바와 같이, AND 게이트(226) 내지 (221)가 이경우, 11비트 데이터 필드의 MSB를 나타내는 비트K이상의 신호에 각각의 영충전을 부여한다.
데시메이션 비율이 2048인 경우, 비트A의 위치가 상기에 제안된대로 네개의 스케일링 팩터를 획득하기 위해 왼쪽으로 두자리 시프트하였으므로, LSB 비트A를 지난 신호들에 대해 이제 영충전이 요구된다는 것을 알 수 있다. 예를 들면, 데시메이션 비율이 2048인 경우, OR 게이트(286)의 각각의 입력 포트는 디멀티플렉서(12)로 부터 스케일링 제어 신호를 수신한다. 이 경우, OR 게이트(286)로 부터의 출력 신호는 표1에 도시된 바와 같이 AND 게이트 (2612) 및 (2613)가 LSBA이상에 필요한 영충전을 부여하게 한다. 영충전 회로가 데시메이션 필터에 의해 제공된 다양한 데시메이션 비율에 대해 그의 N+S-1개 출력 포트에서 적절히 정규화된 계수 신호를 공급하도록, 표1에 도시된 바와 같이 제1 및 제2 회로 (201) 및(202)가 각각의 영충전을 제공하는 것을 알 수 있다. 당업자라면, 제1 및 제2 회로 (201) 및 (202)의 조합 논리가 그들 각각의 디자인 규칙으로 인하여 부가적인 갯수의 데시메이션 비율 선택을 수용하도록 용이하게 확장될 수 있는 것을 알 것이다. 그러한 확장은 데시메이션 필터에 의해 제공되는 데시메이션 비율의 갯수의 함수로서 디자인의 복잡성이 증가하는 것이 아니기 때문에 효율적으로 칩 면적 및 전력 소비를 저감하는 방식으로 형편좋게 이루어질 수 있다.
제9도(즉 제9A도,제9B도,제9C도의 집합)는 누산기(100)(제4도)의 예시적인 실시예를 도시한 것이다. 제9도의 실시예는 설명을 간단히 하기 위해, 2N개의 스테이지로 구성되는 2N비트 누산기중 각각이 2N개의 누산기 비트 각각을 발생하도록 적응된 단지 세개의 스테이지(1000), (1002)만을 도시한다. 제9도는 각각의 스테이지가 두개의 입력 포트를 갖는 각각의 신호-스트림 멀티플렉서(102)를 포함하는 다채널 스테이지라는 것을 보여준다.
제9도는 제10도와 함께 누산기의 동작면을 보다 상세히 설명하기 위해 편리하게 사용될 수 있다. 예를 들면, 멀티플렉서 제어 신호(CHS)(제10도에 도시된 파형)의 각각의 사이클동안 멀티플렉서(102)는 각각의 변조기 신호 출력을 각각 구성하는 신호 DSV의 스트림 및 신호 DSI의 부가적인 스트림등의 양자화된 신호의 각 스트림을 AND 게이트(104)에 공급한다. 본 발명의 이 실시예에 따르면 데시메이션 필터 신호 출력은 정규화된 계수 또는 영충전 회로 신호 출력으로, 전압 및 전류 측정값을 각각 나타내는 신호 DSV 및 DSI등의 각 변조기 신호 출력을 곱하거나 마스크하는 것에 의해 생성될 수 있다. 제8도는 프로그램 가능한 데시메이션 필터, 즉 표 1 및 제6도에 따라 설명한 바와 같이 상이한 데시메이션 비율을 제공하도록 프로그램될 수 있은 데시메이션 필터에 의해 실행되는 처리에 있어서 사용된 계수의 시간 도메인 표현을 도시한 것이다.
계수를 양자화된 전기 신호에 곱하는 것은 AND 게이트(104)에 의해 각각의 시그마 델타 변조기 출력 신호로, 계수 발생기(10)(제4도)로 부터의 출력 신호를 마스크함으로써 각각의 스테이지에서 편리하게 실행된다. 누산기의 각 AND 게이트(104)는 두개의 입력 포트 및 한개의 출력 포트를 갖는다. 두개의 입력 포트중 하나는 멀티플렉서(102)로 부터 출력 신호를 수신하도록 결합된다. 다른 AND 게이트(104) 입력 포트는 영충전 회로로 부터 각각의 정규화된 계수 신호(제9A도,제9B도,제9C도 각각에서 COEF[0], COEF[1], 및 COEF[2]로 나타냄)를 수신하도록 결합되었다. 영충전 회로가 N+(S+1)개의 계수 신호만을 공급하도록 디자인되었으므로, 2N개 (여기서는 24개) 누산기 스테이지의 마지막 N-(S+1)개 (여기서는 5개) 각각의 스테이지에 의해 수신된 계수 신호가 단순히 제로로 설정되는 것을 알 수 있다.
AND 게이트(104)의 출력 신호는 두개의 피갓수 입력 포트 및 각각의 누적 마스크된 출력 신호를 공급하는 합 출력 포트를 갖는 적합한 전 가산기(FA)(106)의 하나의 피갓수 입력 포트에 공급된다. 가산기(106)는 피갓수 입력 포트중 각각의 하나에 있어서 AND 게이트(104)로 부터 마스크된 신호를 수신하도록 결합된다. 가산기(106)는 캐리-인 신호를 수신하는 캐리-인 입력 포트 및 필요에 따라 캐리-아웃 출력 포트가 오버플로 검출기(200)(제4도)에 결합된 마지막 스테이지를 제외하고, 다음 스테이지로 캐리-아웃 신호를 전달하기 위해 2N개 스테이지에 연속해서 결합된 캐리-아웃 출력 포트를 갖는다. 당업자라면 선택된 데시메이션 비율에 따라, 누산기의 모든 캐리-인 입력 포트가 각각의 스테이지에서 인에블되어야 하므로, 연산 부담을 줄이기 위해, 소정의 인에이블 신호(CARRYEN)는 논리 게이트(1071) 및 (1072)에 적당히 결합되어 사용자에 의해 선택된 데시메이션 비율에 따라, 누산기의 캐리인 입력 포트중 소정의 포트를 인에이블 또는 디스에이블한다는 것을 알게 될 것이다.
각각의 스테이지에서, 직렬 접속된 지연 유닛(1081) 내지 (1084) 등의 지연 수단은 가산기(106)로 부터의 누적 마스크된 출력 신호에 각각의 지연을 부여한다. 각각의 지연은 각각의 지연 유닛의 적합한 클록 포트에서 수신되고 양자화된 신호의 스트림의 도착률과 사전에 동기된 적합한 지연 유닛 클로킹 신호(도시하지 않음)의 소정의 사이클에서 부여된다. 지연 유닛들이 시간 멀티플렉스된 방식의 동작으로 각각의 필터 출력 신호를 제공하도록 협동하는 것을 알 수 있다. 예를 들면, 모든 회수의 삼각형 "윈도우"가 형성되었던 동안 누산기 사이클후 소정의 지연 유닛의 내용은 정상 1 상태로 부터 제로로 펄스하는 래치 신호(LATCH)(제10도에 도시된 파형)에 응답하여 래칭 유닛(1101) 및 (1102)의 각 세트에 래치된다. 제9도의 실시예의 경우, 그러한 시간-멀티플렉스된 동작이 편의적으로 연속하는 윈도우들이 오버랩되도록 하여(제8도에 도시한 바와 같음), 선택된 데시메이션 주파수에서 삼각형 윈도우 필터의 제1 제로가 발생된다는 것을 알 수 있다. 멀티플렉서(112)는 멀티플렉서(112)에 인가된 PIPE신호(제10도에 파형을 도시함)에 응답하여 가산기(106)의 두 피갓수 입력 포트중 다른쪽에 번갈아 선택적으로 결합되는 두개의 개별 피드백 경로를 제공하기 위해 각각의 지연 수단(예를 들면 (1083) 및 (1084))에 결합된다. 이 구성은 제안된 연속의 "윈도우"의 오버랩 계산을 편의적으로 가능하게 한다는 것을 알 수 있다. 제9도의 실시예에 도시한 바와 같이, 제1 지연 유닛(1081)은 가산기(106)로 부터 누적 출력 신호를 직접 수신하도록 결합되고, 제3, 및 제4 지연 유닛(1083) 및 (1084)는 PIPE신호가 두개의 소정의 레벨중 하나에 도달할때마다 멀티플렉서에 의해 제공된 두개의 피드백 경로중 각각의 하나를 통과해 가산기(106)의 다른 피갓수 입력 포트에 선택적으로 각각 결합된다. 데시메이션 필터 출력 샘플 또는 신호는 제8도의 화살표로 나타낸 시간에 있어서 제9도에 도시된 실시예에 의해 래치될 수도 있다.
당업자라면 삼각형 "윈도우" 데시메이션 필터를 원한다고 가정할 때, 필요한 데시메이션 비율이 소망된 대역에 따라 결정된다는 것을 알 것이다. 비록 본 발명의 이 특정 실시예가 삼각형 윈도우를 실현하지만, 사각형 필터도 마찬가지로 실현된다는 것을 알 것이다. 삼각형 "윈도우" 누적 완료시 적합한 리셋(RESET)신호(제10도에 파형을 도시함)는 다음 삼각형 윈도우의 계산을 위해 가산기(116)를 적절히 리셋하는데 사용된다. 예를 들면, AND 게이트(114)는 가산기(106)에 RESET신호를 제공하는 하나의 예시적인 실현을 제공한다. 신호 ISEL및 VSEL은 래치 세트(1101) 및 (1102)로부터 각각의 필터링된 출력 신호를 판독하기 위해 적합한 마이크로프로세서(도시하지 않음)에 의해 제공될 수 있다.
제11도는 풀 스케일로 공급되는 외부에서 구한 양자화 신호중 하나로 인하여 누산기(100)(제4도, 및 제9도)에서 각각의 오버플로 상태를 검출하기 위해 검출기 스테이지 (2001) 및 (2002) 등의 적합한 검출기 스테이지를 포함하는 오버플로 검출기(200)의 예시적인 실시예를 도시한 것이다. 각각의 검출기 스테이지는 각각의 오버플로 상태의 기점을 나타내는 신호를 공급하도록 결합된 각각의 AND 게이트(201)를 포함한다. 이 실시예에서, 검출기 스테이지(2001) 내의 AND게이트(201)는 마지막 누산기 스테이지로 부터의 캐리-아웃 신호를 신호 CHS와 조합하도록 결합되고, 검출기 스테이지(2002)내의 AND 게이트 (201)는 동일한 캐리-아웃 신호를 신호 CHS의 상보 신호와 조합하도록 결합된다. AND 게이트(201)의 그러한 구성은 각각의 오버플로 상태를 경험하는 누산기(100)의 특정한 채널인 다채널 아키텍처에서 결정이 용이하게 이루어지게한다. 이것은 신호 CHS 및 그의 상보 신호가 도시된 바와 같이 AND 게이트(201)에 결합될때 어느 변조기 신호 출력이 어떤 주어진 누산 사이클 내에서 누산되고 있는가의 결정이 이루어지게 하므로, 추종한다. 각각의 검출기 스테이지는 플립플롭 회로(2041) 및 (2042)등의 각각의 오버-플로 상태를 지시하는 어떤 신호 또는 비트를 래치 또는 포획하기 위해 협동하는 적합한 래칭 유닛을 더 포함한다. 각각의 검출기 스테이지에서, OR 게이트(202)는 각각의 AND 게이트(201)로부터의 출력 신호를, 제9도에 따라 설명한 지연 유닛에 대한 클록킹 신호와 실질적으로 동기하는 적합한 신호 CLK1에 의해 클록된(clocked) 각각의 플립플롭(2041)의 현재의 상태를 나타내는 신호와 조합하도록 결합된다. 마찬가지로, 삼각형 "윈도우" 완료후, 각각의 플립플롭(2042)이 신호 OVFV 및 OVFI를 각각 인에이블하고 각각의 오버플로 상태를 나타내는 각각의 현재 상태에 개별적으로 도달할 수 있도록 플립플롭(2042)는 래치 신호(제10도에 파형이 도시됨)에 의해 클록된다. 각각의 플립플롭 클리어(CLEAR) 포트에 인가된 RESET 신호(제10도에 파형을 도시함)에 의해 각각의 플립플롭(2041)이 다음 삼각형 "윈도우"의 개시시 적당히 리셋되는 것을 알 수 있다. 각각의 오버플로 지시 신호는 어떤 오버플로 상태를 정정하기 위해 적합한 조합 논리 게이트로 차례로 공급되며, 예를 들면, 각각의 누산기 출력 신호를 1로 설정하기 위해 "논리합(ORing)" 기술을 사용할 수 있다. 이 방식으로, 오버플로 검출기는 예를 들면, 그의 크기 응답에 어떠한 왜곡도 없이, 데시메이션 필터가 32정도로 낮은 데시메이션 비율로 형편좋게 동작하게 한다.
본 발명에 따라 외부에서 구한 이진 신호의 적어도 하나의 스트림을 데시메이션 필터링하는 것은 다음의 방법에 따라 실행될 수 있다. 제4도에 도시된 프로그램 가능한 데시메이션 필터에 대한 실시예에서 예시한 바와 같이, 정규화된 계수 신호의 소정의 시퀀스는 외부에서 구한 데시메이션 비율 선택 신호의 세트에 응답하여 계수 발생기(10)등에 의해 발생된다. 외부에서 구한 이진 신호의 스트림은 델타-시그마 변조기 등으로 부터 수신된다. 예를 들면, 외부에서 구한 스트림은 1비트 시그마 델타 변조기로 부터의 신호 스트림을 포함할 수 있다. 수신된 외부에서 구한 이진 신호의 스트림은 정규화된 계수 신호의 소정의 시퀀스로, 두개의 입력 포트 및 한개의 출력 포트를 갖는 AND 게이트 등에 의해 마스크되거나 곱해지고, 그후, 마스크된 신호가 다비트 누산기(100) 등에 의해 적절히 누산되어 필터링된 신호가 제공된다. 정규화된 계수 신호의 소정의 시퀀스를 발생하는 단계는 S가 데시메이션 필터에 의해 제공된 다수의 선택 가능한 데시메이션 비율에 대응하는 소정의 정수일때 S개의 디멀티플렉서 출력 포트중 선택된 하나의 포트에서 소정의 스케일링 제어 신호를 제공하는 단계, N이 2N및 2N-(S-1)이 각각 상부 및 하부의 데시메이션 비율 경계를 구성하도록 선택된 소정의 정수일 때 (N+S-1)개의 카운터 출력 포트중 선택된 포트에서 개별 카운터 신호를 발생하는 단계, 및 발생된 (N+S-1)개의 카운터 출력 신호 각각을 사전에 영충전며 (N+S-1)개의 정규화된 신호를 발생하는 단계를 포함한다. 제5도에 따라 설명한 바와 같이, N+S-1개의 정규화된 신호를 발생하기 전에 카운터 출력 신호를 선택적으로 반전시킴으로써,삼각형 윈도우의 다운 램프가 용이하게 발생하게 된다.
이상 본 발명자에 의해 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것은 아니고 그 요지를 이탈하지 않는 범위내에서 여러가지로 변경가능한 것은 물론이다.
제1도는 본 발명에 따른 선택가능한 데시메이션 비율 선택 기능을 갖는 데시메이션 필터를 갖는 아날로그-디지털 변환기에 포함된 시그마-델타 변조기의 하나의 실시예의 블록도.
제2도는 본 발명에 따른 데시메이션 필터를 갖는 아날로그-디지털 변환기에 포함되고 전기 또는 전자 부품을 포함하는 시그마-델타 변조기의 하나의 실시예를 도시한 도면.
제3도는 시그마-델타 변조기에 의해 실행될 수 있는 양자화 잡음의 스펙트럼 형상을 도시한 도면.
제4도는 본 발명에 따른 정규화된 계수를 제공하기 위해 가변 스케일링(scaling)을 갖는 계수 발생기를 이용하는 데시메이션 필터의 개략적인 블록도.
제5도는 제4도에 도시된 계수 발생기의 블록도를 영충전 회로를 포함하여 상세히 도시한 도면.
제6도는 제5도의 영충전 회로를 도시한 도면.
제7도는 직사각형 "윈도우(window)" 데시메이션 필터와 삼각형 "윈도우" 데시메이션 필터에 대한 주파수 응답을 도시한 도면.
제8도는 본 발명에 따른 데시메이션 필터의 실시예에 의해 실현된 필터 계수의 플롯.
제9A도 내지 제9C도는 각각 본 발명에 따른 제4도의 누산기의 하나의 실시예에 대한 예시적인 다채널 스테이지를 도시한 도면.
제9도는 제9A도 내지 제9C도가 서로에 대해 어떻게 조립되는가를 도시한 블록도.
제10도는 제9A도 내지 제9C도의 누산기와 관련된 파형을 시간의 함수로서 플롯한 타이밍도.
제11도는 제4도의 오버플로 검출기의 하나의 예시적인 실시예를 상세히 도시한 블록도.
도면의 주요 부분에 대한 부호의 설명
10 : 계수 발생기 12 : 멀티플렉서
140-1418: 가산기 18 : 인버터
20 : 영충전 회로

Claims (19)

  1. 적어도 하나의 외부로부터 구해진 소정의 비율의 양자화된 전기 신호의 스트림을 필터링하기 위한 선택가능한 데시메이션 비율을 갖는 데시메이션 필터에 있어서,
    상기 외부로부터 구해진 데시메이션 비율 선택 신호 세트에 응답하여, 다수의 출력 포트의 각각에 소정의 개별 정규화 계수 신호를 제공하는 계수 발생기;
    상기 계수 발생기에서 발생된 정규화 계수 신호 각각을 수신하기 위해 상기 계수 발생기에 접속되고, 수신된 정규화 계수 신호중 각각의 신호로 마스킹할 때, 다수의 누산기 출력 신호를 발생시키기 위해 상기 양자화된 전기 신호중 적어도 하나의 스트림을 수신하도록 접속된 누산기; 및
    상기 누산기에서 오버플로 상태를 검출하기 위해 상기 누산기에 접속된 오버플로 검출기를 포함하되,
    상기 계수 발생기는,
    상기 외부로부터 구해진 데시메이션 비율 선택 신호 세트에 응답하여, S 디-멀티플렉서 출력 포트중 선택된 포트에 소정의 스케일링-제어 출력 신호를 제공하는 디-멀티플렉서 유닛 - 상기 S는 상기 데시메이션 필터에 의해 제공된 다수의 선택가능한 데시메이션 비율에 대응하는 소정의 정수임 -;
    소정의 카운터 클록 신호에 응답하고, N+S-1개의 카운터 출력 포트중 선택된 포트에 개별 카운터 출력 신호를 제공하기 위해 상기 디-멀티플렉서 유닛으로부터스케일링-제어 신호를 수신하도록 접속된 (N+S-1) 비트 카운터 - 상기 N은 2N및 2N-(S-1)가 상기의 데시메이션 필터의 상계 및 하계의 데시메이션 비율을 각각 구성하도록 선택된 소정의 정수임 -;
    각 카운터 출력 신호를 수신하도록 상기의 카운터 회로에 접속되고, 인버터 제어 신호에 응답하여 각각 수신된 카운터 출력 신호를 선택적으로 반전시키거나 또는 반전시키지 않는 인버터 회로; 및
    상기 인버터 회로로부터 각 출력 신호를 수신하기 위해 접속되고, 상기 계수 발생기의 다수의 출력 포트로 구성된 N+S-1개의 영충전 회로 출력 포트의 각각에 상기 개별 정규화 계수 신호를 제공하기 위해 상기 디멀티플렉서 유닛으로부터 스케일링-제어 출력 신호에 응답하는 영충전 회로를 포함하는 것을 특징으로 하는 데시메이션 필터.
  2. 제1항에 있어서, 상기 카운터는 다수의 N+S-1 가산기를 포함하는 것을 특징으로 하는 데시메이션 필터.
  3. 제2항에 있어서, 상기 다수의 N+S-1 가산기 각각은 두개의 피가수 입력 포트, 캐리-인 입력 포트, 합 출력 포트 및 캐리-아웃 출력 포트를 갖는 전가산기를 포함하며, 상기 복수의 전가산기중 임의의 연속적인 2개의 전가산기들은 하나의 캐리-아웃 출력 포트가 다른 하나의 캐리-인 입력 포트에 접속되도록 서로 접속되어있고,
    상기 다수의 전가산기중 각각의 전가산기는 상기 전가산기의 두 개의 피가수 입력 포트중 하나를 상기 전가산기의 합 출력 포트에 접속하기 위한 각 피드백 경로를 가지고, 상기 가산기중 복수의 S 소정 가산기는 상기 가산기중 다른 하나의 피가수 입력 포트에서 상기 디-멀티플렉서 유닛으로부터 상기 스케일링 제어 신호를 각각 수신하기 위해 S개의 디-멀티플렉서 출력 포트중 소정의 출력 포트에 개별적으로 결합되며, 나머지 전가산기 각각은 상기 가산기중 다른 하나의 피갓수 입력 포트에서 논리 제로에 대응하는 소정의 신호를 각각 수신하기 위해 접속되는 것을 특징으로 하는 데시메이션 필터.
  4. 제2항에 있어서, 상기 영충전 회로는 소망의 데시메이션 비율에 대응하는 소정의 데이터 필드의 최상위 비트를 지나서 선택된 인버터 출력 신호를 미리 영충전 하기 위하여 상기 스케일링-제어 신호를 선택적으로 수신하기 위한 디-멀티플렉서 출력 포트 중 소정의 출력 포트에 접속된 제1 회로를 포함하고, 소망의 데시메이션 비율에 대응하는 데이터 필드의 최하위 비트를 지나서 선택된 인버터 출력 신호를 미리 영충전 하기 위하여 스케일링 제어 신호를 선택적으로 수신하기 위해 디-멀티플렉서의 출력 포트 중 소정의 출력 포트에 접속된 제2 회로를 더 포함하는 것을 특징으로 하는 데시메이션 필터.
  5. 제3항에 있어서, 상기 제1 회로는 임의의 수신된 스케일링 제어 신호를 통해서 리플하도록 접속된 각각의 "AND" 및 "OR" 게이트의 각 세트를 포함하는 것을 특징으로 하는 데시메이션 필터.
  6. 제3항에 있어서, 상기 제2 회로는 임의의 수신된 스케일링 제어 신호를 통해서 리플하도록 접속된 각각의 "AND" 및 "OR" 게이트의 각 세트를 포함하는 것을 특징으로 하는 데시메이션 필터.
  7. 제1항에 있어서, 상기 누산기는 2N-비트 누산기를 포함하는 것을 특징으로 하는 데시메이션 필터.
  8. 제7항에 있어서, 상기 누산기 2N개의 누산기 비트 중 각 비트를 발생하도록 적응되는 다수의 2N개의 스테이지를 포함하는 것을 특징으로 하는 데시메이션 필터.
  9. 제8항에 있어서, 상기 2N개의 스테이지 각각은 각각의 다중 채널 스테이지를 포함하는 것을 특징으로 하는 데시메이션 필터.
  10. 제9항에 있어서, 상기 각각의 다중 채널 스테이지는,
    두개의 입력 포트를 갖고 있으며, 상기 멀티플렉서의 두개의 입력 포트중 각각의 입력 포트에서 적어도 상기 하나의 각 양자화 신호의 스트림과 상기 두개의입력 포트중 다른 하나의 입력 포트에서 추가적인 각 양자화된 신호의 스트림을 수신하기 위해 접속된 신호 스트림 멀티플렉서;
    두개의 입력 포트를 갖고 있으며, 두개의 게이트 입력 포트중 각각의 입력 포트에서 상기 신호-스트림 멀티플렉서로부터 출력 신호를 수신하기 위해 접속되고, 상기 영충전 회로에 의해 공급되고 출력 포트에 마스크된 신호를 공급하기 위해 상기 양자화 신호 스트림중 각 스트림과 함께 상기 게이트의 다른 하나의 입력 포트에서 수신되는 각각의 정규화 계수 신호를 마스크하도록 적응되는 "AND" 게이트;
    각각의 누적된 마스크 출력 신호를 공급하기 위한 두개의 피가수 입력 포트와 하나의 합 출력 포트를 갖고, 상기 두개의 피가수 입력 포트의 각 입력 포트에서 상기 게이트로부터 마스크 신호를 수신하기 위해 접속되고, 캐리 인 신호를 수신하기 위한 캐리 인 입력 포트, 및 캐리 아웃 출력 포트가 상기 오버플로우 검출기에 결합되는 최종 스테이지를 제외하고 캐리-아웃 신호가 상기 후속 스테이지로 전달되도록 상기의 2N개 스테이지의 후속 스테이지에 접속된 캐리 아웃 출력 포트를 가진 가산기;
    소정의 지연을 상기의 가산기로부터의 누적된 출력 신호에 각각 제공하는 각 지연 유닛 세트;
    내부에 인가되는 파이프 신호에 응답하여 두개의 개별 피드백 경로 내의 지연 유닛중 소정의 지연 유닛을 상기 두개의 피가수 입력 포트중 다른 하나의 입력 포트에 선택적으로 접속하는 투-투-원(two-to-one) 멀티플렉서; 및
    래치 클록 신호에 응답하여 각 필터 출력 신호를 제공하기 위해 상기 지연 유닛중 소정의 지연 유닛에 각각 접속된 한 쌍의 래칭 유닛을 포함하는 것을 특징으로 하는 데시메이션 필터.
  11. 제10항에 있어서, 지연 유닛 세트는 직렬로 접속된 4개의 각각의 지연 유닛을 포함하는 것을 특징으로 하는 데시메이션 필터.
  12. 제11항에 있어서, 상기 지연 유닛중 제1 지연 유닛은 상기 가산기로 부터 누적된 출력 신호를 직접 수신하기 위해 접속되고, 상기 지연 유닛 중 제4 지연 유닛은 파이프 신호가 두개의 소정의 레벨중 하나의 레벨에 도달할 때마다 두개의 피드백 경로중 각 경로를 통해 상기 피가수 입력 포트중 다른 하나의 입력 포트에 선택적으로 접속되는 것을 특징으로 하는 데시메이션 필터.
  13. 제12항에 있어서, 상기 지연 유닛중 제3 지연 유닛은 상기 파이프 신호가 두개의 소정의 레벨중 다른 하나의 레벨에 도달할 때마다 상기 두개의 피드백 경로중 다른 하나의 경로를 통해서 상기 피가수 입력 포트의 다른 포트에 선택적으로 접속되는 것을 특징으로 하는 데시메이션 필터.
  14. 제1항에 있어서, N=12이고, S=8인 것을 특징으로 하는 데시메이션 필터.
  15. 제10항에 있어서, 상기 양자화 전기 신호의 각 스트림은 각 1 비트 시그마-델타 변조기로부터의 단일 비트 신호 스트림을 포함하는 것을 특징으로 하는 데시메이션 필터.
  16. 제1항에 있어서, 이진 전기 신호의 단일 비트 스트림을 제공하는 적어도 하나의 시그마-델타 변조기를 내장하고 있고, 상기 계수 발생기를 포함하는 단일 모놀리딕 전자 집적 회로 칩을 포함하는 것을 특징으로 하는 데시메이션 필터.
  17. 외부에서 구해진 이진 신호의 적어도 하나의 스트림을 데시메이션 필터링 하는 방법에 있어서,
    외부에서 구해진 데시메이션 비율 선택 신호의 세트에 응답하여 정규화 계수 신호의 소정의 시퀀스를 발생하는 단계;
    상기 외부에서 구해진 이진 신호의 수신된 스트림을 상기 정규화 계수 신호의 소정의 시퀀스로 마스킹하는 단계; 및
    필터된 신호를 제공하기 위해 상기 마스크된 신호를 누산하는 단계를 포함하되,
    상기 정규화 계수 신호의 소정의 시퀀스를 발생하는 단계는,
    S 디-멀티플렉서 출력 포트중 선택된 하나의 포트에 소정의 스케일링 제어 신호를 제공하는 단계 - 상기 S는 상기 출력 포트에 제공된 다수의 선택가능한 데시메이션 비율에 대응하는 소정의 정수임 -;
    (N+S-1) 카운터 출력 포트중 선택된 포트들에 개별 카운터 신호를 발생하는 단계 - 상기 N은 2N및 2N-(S-1)이 각각 상계와 하계의 데시메이션 비율을 구성하도록 선택된 소정의 정수 -;
    발생된 (N+S-1) 카운터 출력 신호의 각각을 미리 영충전 시 N+S-1 정규화 신호를 발생하는 단계; 및
    외부에서 구해진 이진 신호중 적어도 하나의 스트림을 수신하는 단계를 포함하는 것을 특징으로 하는 방법.
  18. 제17항에 있어서, 상기 누산 단계동안 임의의 오버플로 상태를 검출하고 정정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  19. 제18항에 있어서, 상기 외부로부터 구해진 이진 신호의 적어도 하나의 스트림이 1 비트 시그마-델타 변조기로부터의 단일 비트 단일 신호 스트림을 포함하는 것을 특징으로 하는 방법.
KR1019950017019A 1994-06-24 1995-06-23 선택가능한데시메이션비율을제공하기위해영충전회로를이용한필터 KR100338971B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/265,343 1994-06-24
US08/265343 1994-06-24
US08/265,343 US5463569A (en) 1994-06-24 1994-06-24 Decimation filter using a zero-fill circuit for providing a selectable decimation ratio

Publications (2)

Publication Number Publication Date
KR960003115A KR960003115A (ko) 1996-01-26
KR100338971B1 true KR100338971B1 (ko) 2002-10-31

Family

ID=23010046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017019A KR100338971B1 (ko) 1994-06-24 1995-06-23 선택가능한데시메이션비율을제공하기위해영충전회로를이용한필터

Country Status (5)

Country Link
US (1) US5463569A (ko)
KR (1) KR100338971B1 (ko)
DE (1) DE19521610B4 (ko)
ES (1) ES2111465B1 (ko)
TW (1) TW252239B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150122487A (ko) * 2014-04-23 2015-11-02 삼성전자주식회사 가변적인 디지털 필터를 포함하는 아날로그-디지털 컨버터 및 이를 포함하는 이미지 센서

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677845A (en) * 1995-06-02 1997-10-14 General Electric Company Programmable data acquisition system for collecting electrical power signals
CA2157690A1 (en) * 1995-09-07 1997-03-08 Bosco Leung Lower power passive sigma-delta converter
DE19639410A1 (de) * 1996-09-25 1998-04-02 Siemens Ag Meßeinrichtung für elektrische Leistung
US5880973A (en) * 1996-11-20 1999-03-09 Graychip Inc. Signal processing system and method for enhanced cascaded integrator-comb interpolation filter stabilization
US6202198B1 (en) 1998-04-21 2001-03-13 Neoprobe Corporation Programmable integrated analog input/output circuit with distributed matching memory array
GB9813982D0 (en) * 1998-06-30 1998-08-26 Mem Limited Residual current detection device
WO2001024064A1 (en) * 1999-09-29 2001-04-05 The Ohio State, University Research Foundation A programmable integrated analog input/output circuit with distributed matching memory array
JP2001285863A (ja) * 2000-03-30 2001-10-12 Sony Corp 画像情報変換装置及び方法
DE102007054951A1 (de) * 2007-11-17 2009-05-20 Conti Temic Microelectronic Gmbh Sigma-Delta-Wandler zur Digitalisierung eines analogen Signals
US9002917B2 (en) * 2010-07-30 2015-04-07 National Instruments Corporation Generating filter coefficients for a multi-channel notch rejection filter
JP5812774B2 (ja) * 2011-09-08 2015-11-17 ルネサスエレクトロニクス株式会社 半導体装置
US9712348B1 (en) * 2016-01-15 2017-07-18 Avago Technologies General Ip (Singapore) Pte. Ltd. System, device, and method for shaping transmit noise

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4547726A (en) * 1983-08-01 1985-10-15 General Electric Company Means and method for measuring power system frequency
US4723216A (en) * 1985-08-01 1988-02-02 General Electric Company Digital frequency-locked loop for use with staggered sampling systems
US4715000A (en) * 1985-08-06 1987-12-22 General Electric Company Digital phase-locked loop and frequency measuring device
US4937577A (en) * 1986-02-14 1990-06-26 Microchip Technology Inc. Integrated analog-to-digital converter
JP2600236B2 (ja) * 1987-12-29 1997-04-16 ソニー株式会社 サンプリング周波数変換回路
US4896156A (en) * 1988-10-03 1990-01-23 General Electric Company Switched-capacitance coupling networks for differential-input amplifiers, not requiring balanced input signals
US4951052A (en) * 1989-07-10 1990-08-21 General Electric Company Correction of systematic error in an oversampled analog-to-digital converter
JPH0772864B2 (ja) * 1990-05-11 1995-08-02 パイオニア株式会社 ディジタル信号プロセッサ
ES2083445T3 (es) * 1990-09-18 1996-04-16 Alcatel Nv Circuito diezmador de varios canales.
JP2591864B2 (ja) * 1991-01-30 1997-03-19 日本電気アイシーマイコンシステム株式会社 ディジタルフィルタ
US5349676A (en) * 1991-02-11 1994-09-20 General Electric Company Data acquisition systems with programmable bit-serial digital signal processors
US5157395A (en) * 1991-03-04 1992-10-20 Crystal Semiconductor Corporation Variable decimation architecture for a delta-sigma analog-to-digital converter
US5126961A (en) * 1991-03-06 1992-06-30 General Electric Company Plural-channel decimation filter, as for sigma-delta analog-to-digital converters
US5301121A (en) * 1991-07-11 1994-04-05 General Electric Company Measuring electrical parameters of power line operation, using a digital computer
JP3042125B2 (ja) * 1992-01-13 2000-05-15 日本電気株式会社 間引きフィルタ
US5181033A (en) * 1992-03-02 1993-01-19 General Electric Company Digital filter for filtering and decimating delta sigma modulator output signals

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150122487A (ko) * 2014-04-23 2015-11-02 삼성전자주식회사 가변적인 디지털 필터를 포함하는 아날로그-디지털 컨버터 및 이를 포함하는 이미지 센서
KR102192991B1 (ko) * 2014-04-23 2020-12-18 삼성전자주식회사 가변적인 디지털 필터를 포함하는 아날로그-디지털 컨버터 및 이를 포함하는 이미지 센서

Also Published As

Publication number Publication date
TW252239B (en) 1995-07-21
DE19521610B4 (de) 2005-12-22
ES2111465A1 (es) 1998-03-01
US5463569A (en) 1995-10-31
ES2111465B1 (es) 1998-10-01
DE19521610A1 (de) 1996-01-04
KR960003115A (ko) 1996-01-26

Similar Documents

Publication Publication Date Title
EP0454407B1 (en) Multi-stage sigma-delta analog-to-digital converter
US4509037A (en) Enhanced delta modulation encoder
EP1157494B1 (en) Frequency-shaped pseudo-random chopper stabilization circuit and method for delta-sigma modulator
EP0586021B1 (en) Digital noise shaper circuit
KR100377501B1 (ko) 선택가능한데시메이션비율을갖는데시메이션필터
US5457456A (en) Data converter with programmable decimation or interpolation factor
KR100338971B1 (ko) 선택가능한데시메이션비율을제공하기위해영충전회로를이용한필터
CN100550649C (zh) 多线型平行处理三角积分模拟/数字转换器
US4819252A (en) Sampled data subsampling apparatus
EP1738469B1 (en) Switched capacitor signal scaling circuit
KR0162112B1 (ko) 신호 처리 회로
US6140950A (en) Delta-sigma modulator with improved full-scale accuracy
US5181033A (en) Digital filter for filtering and decimating delta sigma modulator output signals
EP0168220B1 (en) Method and apparatus for converting an analog signal to a digital signal using an oversampling technique
JPH0661789A (ja) サンプリング周波数変換器
US7760121B2 (en) Dual data weighted average dynamic element matching in analog-to-digital converters
US5446917A (en) Programmable length decimation filter as for sigma-delta modulators
JP2998551B2 (ja) 回路領域の少ないディジタル積分器およびそれを用いたアナログ・ディジタル変換器
KR20010013321A (ko) 주파수 변조된 입력 또는 중간 값들을 이용한아날로그-디지탈 변환
EP1417765B1 (en) Multiplexed analog to digital converter
EP0523306B1 (en) Decimation filter for a sigma-delta converter and an analog-to-digital converter using the same
EP0199282B1 (en) Interpolative d/a converter
JPS62500554A (ja) アナログ−デジタル　コンバ−タ
US5410310A (en) Method and apparatus for extending the resolution of a sigma-delta type analog to digital converter
FI72238B (fi) Interpolativ analog-digitalomvandlare

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130507

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140512

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150508

Year of fee payment: 14

EXPY Expiration of term