KR100333979B1 - Methods for manufacturing thin film transistor panels for liquid crystal display - Google Patents

Methods for manufacturing thin film transistor panels for liquid crystal display Download PDF

Info

Publication number
KR100333979B1
KR100333979B1 KR1019990014896A KR19990014896A KR100333979B1 KR 100333979 B1 KR100333979 B1 KR 100333979B1 KR 1019990014896 A KR1019990014896 A KR 1019990014896A KR 19990014896 A KR19990014896 A KR 19990014896A KR 100333979 B1 KR100333979 B1 KR 100333979B1
Authority
KR
South Korea
Prior art keywords
layer
pattern
gate
thin film
liquid crystal
Prior art date
Application number
KR1019990014896A
Other languages
Korean (ko)
Other versions
KR20000067257A (en
Inventor
김동규
윤종수
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990014896A priority Critical patent/KR100333979B1/en
Priority to JP2000126632A priority patent/JP2001005038A/en
Priority to US09/558,647 priority patent/US6759281B1/en
Publication of KR20000067257A publication Critical patent/KR20000067257A/en
Application granted granted Critical
Publication of KR100333979B1 publication Critical patent/KR100333979B1/en
Priority to US10/273,298 priority patent/US7098480B2/en
Priority to US11/378,714 priority patent/US7393726B2/en
Priority to US12/143,685 priority patent/US7759176B2/en
Priority to US12/834,798 priority patent/US7943939B2/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

마스크 수를 줄이는 액정 표시 장치의 제조 방법. 기판 위에 게이트선, 게이트 패드, 게이트 전극을 포함하는 게이트 배선을 형성하고, 게이트 절연막, 반도체층, 중간층 및 도전체층을 연속 증착한 다음 그 위에 양성의 감광막을 도포한다. 마스크를 통하여 감광막에 빛을 조사한 후 현상하여 감광막 패턴을 형성한다. 감광막 패턴 중에서 소스 전극과 드레인 전극 사이에 위치한 제1 부분은 데이터 배선이 형성될 부분에 위치한 제2 부분보다 두께가 작게 되도록 하며, 기타 부분의 감광막은 모두 제거한다. 이는 마스크에 해상도보다 작은 패턴이나 슬릿(slit)을 형성하거나 반투명막을 두어 감광막에 조사되는 빛의 조사량을 조절하거나, 리플로우를 통하여 얇은 두께의 막을 만듦으로써 가능하다. 다음, 기타 부분의 노출되어 있는 도전체층을 건식 또는 습식 식각 방법으로 제거하여 그 하부의 중간층을 노출시키고, 이어 기타 부분(B)의 노출된 중간층, 그 하부의 반도체층 및 그 하부의 게이트 절연막을 감광막의 제1 부분과 함께 건식 식각 방법으로 동시에 제거한다. 도전체층 표면에 남아 있는 감광막 찌꺼기를 애싱(ashing)을 통하여 제거한 후, 채널부의 도전체층 및 그 하부의 중간층 패턴을 식각하여 제거함으로써, 소스 전극과 드레인 전극을 분리한다. 남아 있는 감광막 제2 부분을 제거한 후, 적, 녹, 청의 컬러 필터를 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성한다.A method of manufacturing a liquid crystal display device which reduces the number of masks. A gate wiring including a gate line, a gate pad, and a gate electrode is formed on the substrate, the gate insulating film, the semiconductor layer, the intermediate layer, and the conductor layer are successively deposited, and a positive photosensitive film is applied thereon. The photosensitive film is irradiated with light through a mask and then developed to form a photosensitive film pattern. The first portion of the photoresist pattern disposed between the source electrode and the drain electrode is smaller in thickness than the second portion located in the portion where the data line is to be formed, and all other portions of the photoresist are removed. This can be done by forming a pattern or slit smaller than the resolution in the mask or by placing a translucent film to control the amount of light irradiated onto the photosensitive film or to make a thin film through reflow. Next, the exposed conductor layer of the other portion is removed by a dry or wet etching method to expose the lower intermediate layer, and then the exposed intermediate layer of the other portion (B), the semiconductor layer below it, and the gate insulating film thereunder. The first part of the photoresist film is simultaneously removed by a dry etching method. After removing the photoresist residue remaining on the surface of the conductor layer through ashing, the source layer and the drain electrode are separated by etching and removing the conductor layer and the intermediate layer pattern under the channel portion. After removing the remaining photoresist second portion, the red, green, and blue color filters form pixel electrodes, auxiliary gate pads, and auxiliary data pads.

Description

액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법{METHODS FOR MANUFACTURING THIN FILM TRANSISTOR PANELS FOR LIQUID CRYSTAL DISPLAY}Thin film transistor substrate for liquid crystal display device and manufacturing method thereof {METHODS FOR MANUFACTURING THIN FILM TRANSISTOR PANELS FOR LIQUID CRYSTAL DISPLAY}

본 발명은 액정 표시 장치용 박막 트랜지스터 기판의 그 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing the thin film transistor substrate for a liquid crystal display device.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하여 화상을 표시하는 장치이다.The liquid crystal display is one of the most widely used flat panel display devices. The liquid crystal display includes two substrates on which electrodes are formed and a liquid crystal layer interposed therebetween, and rearranges the liquid crystal molecules of the liquid crystal layer by applying a voltage to the electrode. Device to display an image by adjusting the amount of transmitted light.

액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이며, 두 기판 중 하나에는 박막 트랜지스터가 형성되어 있으며, 나머지 다른 기판에는 컬러 필터가 형성되는 것이 일반적이다.Among the liquid crystal display devices, a liquid crystal display device having a thin film transistor for forming an electrode on each of two substrates and switching a voltage applied to the electrode is one of the liquid crystal display devices, and a thin film transistor is formed on one of the two substrates, and the other It is common to form a color filter on a substrate.

박막 트랜지스터와 적(R), 녹(G), 청(B) 컬러 필터가 가 형성되어 있는 각각의 기판은 마스크를 이용한 사진 식각 공정을 통하여 제조하는 것이 일반적이다. 이때, 박막 트랜지스터가 형성되어 있는 기판은 통상 5장 또는 6장의 마스크를 이용한 사진 식각 공정으로 제조하며, 컬러 필터가 형성되어 있는 기판은 3장 또는 4장의 마스크를 이용한 사진 식각 공정으로 제조한다.Each substrate on which the thin film transistor and the red (R), green (G), and blue (B) color filters are formed is generally manufactured by a photolithography process using a mask. In this case, the substrate on which the thin film transistor is formed is usually manufactured by a photolithography process using five or six masks, and the substrate on which the color filter is formed is manufactured by a photolithography process using three or four masks.

이러한 액정 표시 장치의 제조 방법은 생산 비용을 줄이기 위해서는 마스크의 수를 적게 하는 것이 바람직하다.In the manufacturing method of the liquid crystal display device, it is preferable to reduce the number of masks in order to reduce the production cost.

본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때 마스크 수를 줄일 수 있는 새로운 방법을 제공하는 것이다.An object of the present invention is to provide a new method that can reduce the number of masks when manufacturing a thin film transistor substrate for a liquid crystal display device.

도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,1 is a layout view of a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention.

도 2 및 도 3은 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ' 선 및 Ⅲ-Ⅲ'선을 따라 잘라 도시한 단면도이고,2 and 3 are cross-sectional views of the thin film transistor substrate shown in FIG. 1 taken along lines II-II 'and III-III';

도 4a는 본 발명의 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,4A is a layout view of a thin film transistor substrate in a first step of manufacturing in accordance with an embodiment of the invention,

도 4b 및 4c는 각각 도 4a에서 Ⅳb-Ⅳb' 선 및 Ⅳc-Ⅳc' 선을 따라 잘라 도시한 단면도이며,4B and 4C are cross-sectional views taken along the lines IVb-IVb 'and IVc-IVc' in FIG. 4A, respectively.

도 5a 및 5b는 각각 도 4a에서 Ⅳb-Ⅳb' 선 및 Ⅳc-Ⅳc' 선을 따라 잘라 도시한 단면도로서, 도 4b 및 도 4c 다음 단계에서의 단면도이고,5A and 5B are cross-sectional views taken along the IVb-IVb 'line and the IVc-IVc' line in FIG. 4A, respectively, and are cross-sectional views of the next steps of FIGS. 4B and 4C.

도 6a는 도 5a 및 5b 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,6A is a layout view of a thin film transistor substrate in the next steps of FIGS. 5A and 5B;

도 6b 및 6c는 각각 도 6a에서 Ⅵb-Ⅵb' 선 및 Ⅵc-Ⅵc' 선을 따라 잘라 도시한 단면도이며,6B and 6C are cross-sectional views taken along lines VIb-VIb 'and VIc-VIc' in FIG. 6A, respectively.

도 7a 내지 7c, 도 8a 내지 8c 및 도 9a 내지 9c는 두께가 다른 감광막을 형성하는 예를 도시한 단면도이고,7A to 7C, 8A to 8C, and 9A to 9C are cross-sectional views illustrating examples of forming photosensitive films having different thicknesses.

도 10a, 11a, 12a와 도 10b, 11b, 12b는 각각 도 6a에서 Ⅵb-Ⅵb' 선 및 Ⅵc-Ⅵc' 선을 따라 잘라 도시한 단면도로서 도 6b 및 6c 다음 단계들을 공정 순서에 따라 도시한 것이고,10A, 11A, 12A and 10B, 11B, and 12B are cross-sectional views taken along the lines VIb-VIb 'and VIc-VIc' in FIG. 6A, respectively, illustrating the following steps in the order of the process. ,

도 13a는 도 12a 및 12b 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,FIG. 13A is a layout view of a thin film transistor substrate at a next step of FIGS. 12A and 12B;

도 13b 및 13c는 각각 도 13a에서 XⅢb-XⅢb' 선 및 XⅢc-XⅢc' 선을 따라 잘라 도시한 단면도이다.13B and 13C are cross-sectional views taken along the lines XIIIb-XIIIb 'and XIIIc-XIIIc' of FIG. 13A, respectively.

이러한 과제를 달성하기 위하여 본 발명에서는 소스 및 드레인 전극을 분리할 때 다른 부분보다 두께가 얇은 감광막을 소스 및 드레인 전극의 사이에 형성하여 필요에 따라 어떤 막을 식각할 때는 하부막이 식각되지 않도록 보호하고, 보호막으로서 적, 녹 청의 컬러 필터를 형성한다.In order to achieve this problem, in the present invention, when the source and drain electrodes are separated, a photosensitive film thinner than other portions is formed between the source and drain electrodes to protect the lower layer from being etched when some films are etched as necessary. As a protective film, red and green color filters are formed.

본 발명에 따르면, 먼저 절연 기판 위에 게이트선 및 이와 연결된 게이트 전극을 포함하는 게이트 배선과 게이트 배선을 덮는 게이트 절연막 패턴 및 그 위의 반도체 패턴과 저항성 접촉층 패턴을 형성하고, 그 위에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스 전극 및 드레인 전극과, 소스 전극과 연결된 데이터선을 포함하는 데이터 배선을 형성한다. 데이터 배선을 덮으며 드레인 전극을 노출시키는 제1 접촉 구멍을 가지고 있는 적, 녹, 청 컬러 필터를 형성하고, 제1 접촉 구멍을 통하여 드레인 전극과 연결되는 화소 전극을 형성한다. 소스 및 드레인 전극의 분리는 감광막 패턴을 이용한 사진 식각 공정을 통하여 이루어지며, 감광막 패턴은 소스 전극 및 드레인 전극 사이에 위치하며 제1 두께를 가지는 제1 부분과 제1 두께보다 두꺼운 두께를 가지는 제2 부분 및 두께가 없는 제3 부분을 포함한다.According to the present invention, first, a gate wiring pattern including a gate line and a gate electrode connected thereto and a gate insulating film pattern covering the gate wiring and a semiconductor pattern and a resistive contact layer pattern thereon are formed on the insulating substrate, and are separated from each other. And a data line including a source electrode and a drain electrode made of the same layer and a data line connected to the source electrode. A red, green, and blue color filter covering the data line and having a first contact hole exposing the drain electrode is formed, and a pixel electrode connected to the drain electrode is formed through the first contact hole. Separation of the source and drain electrodes is performed through a photolithography process using a photoresist pattern, wherein the photoresist pattern is positioned between the source electrode and the drain electrode and has a first portion having a first thickness and a second having a thickness greater than the first thickness. Part and the third part without thickness.

여기에서, 사진 식각 공정에 사용되는 마스크는 빛이 일부만 투과될 수 있는 첫째 부분과 빛이 완전히 투과될 수 있는 둘째 부분 및 빛이 완전히 투과될 수 없는 셋째 부분을 포함하고, 감광막 패턴은 양성 감광막이며, 마스크의 첫째, 둘째, 셋째 부분은 노광 과정에서 감광막 패턴의 제1, 제2, 제3 부분에 각각 대응하도록 정렬되는 것이 바람직하다.Here, the mask used in the photolithography process includes a first part where only part of the light can be transmitted, a second part where the light can be completely transmitted, and a third part where light cannot be completely transmitted, and the photoresist pattern is a positive photoresist film. The first, second and third portions of the mask are preferably aligned to correspond to the first, second and third portions of the photosensitive film pattern during the exposure process.

이때, 마스크의 첫째 부분은 반투명막을 포함하거나, 노광 단계에서 사용되는 광원의 분해능보다 크기가 작은 패턴을 포함할 수 있다.In this case, the first portion of the mask may include a translucent film or may include a pattern having a smaller size than the resolution of the light source used in the exposure step.

이와는 달리 감광막 패턴의 제1 부분을 리플로우를 통하여 형성할 수도 있다.Alternatively, the first portion of the photoresist pattern may be formed through reflow.

한편, 감광막 패턴의 제1 부분의 두께는 제2 부분의 두께의 1/4 이하인 것이 좋으며, 특히, 감광막 패턴의 제2 부분의 두께는 1 μm 내지 2 μm이고, 제1 부분의 두께는 4,000 Å 이하인 것이 바람직하다.On the other hand, the thickness of the first portion of the photosensitive film pattern is preferably 1/4 or less of the thickness of the second portion, in particular, the thickness of the second portion of the photosensitive film pattern is 1 μm to 2 μm, and the thickness of the first portion is 4,000 kPa. It is preferable that it is the following.

본 발명의 한 실시예에 따르면, 데이터 배선과 접촉층 패턴과 반도체 패턴 및 게이트 절연막 패턴을 하나의 마스크를 사용하여 형성할 수 있다. 이 경우, 게이트 절연막 패턴, 반도체 패턴, 접촉층 패턴 및 데이터 배선은 다음과 같은 단계를 거쳐서 형성된다. 먼저, 게이트 절연막, 반도체층, 접촉층 및 도전층을 증착하고, 그 위에 감광막을 도포한 후, 마스크를 통하여 노광, 현상하여 제2 부분이 데이터 배선의 상부에 위치하도록 감광막 패턴을 형성한다. 이어, 제3 부분 아래의 도전층과 그 하부의 접촉층과 반도체층과 게이트 절연막, 제1 부분과 그 아래의 도전층 및 접촉층, 그리고 제2 부분의 일부 두께를 식각하여 도전층, 접촉층, 반도체층, 게이트 절연막으로 각각 이루어진 데이터 배선, 접촉층 패턴, 반도체 패턴, 게이트 절연막 패턴을 형성한 후 감광막 패턴을 제거한다. 이 때, 데이터 배선, 접촉층 패턴, 반도체 패턴, 게이트 절연막 패턴은 다음의 세 단계를 거쳐서 형성할 수 있다. 먼저, 제3 부분 아래의 도전층을 습식 또는 건식 식각하여 접촉층을 노출시키고, 다음, 제3 부분 아래의 접촉층과 그 아래의 반도체층과 그 아래의 게이트 절연막을 제1 부분과 함께 건식 식각하여 제3 부분 아래의 기판과 제1 부분 아래의 도전층을 노출시킴과 동시에 반도체층으로 이루어진 반도체 패턴을 완성한다. 마지막으로, 제1 부분 아래의 도전층과 그 아래의 접촉층을 식각하여 제거함으로써 데이터 배선과 접촉층 패턴을 완성한다.According to an embodiment of the present invention, the data line, the contact layer pattern, the semiconductor pattern, and the gate insulating layer pattern may be formed using one mask. In this case, the gate insulating film pattern, the semiconductor pattern, the contact layer pattern and the data wiring are formed through the following steps. First, a gate insulating film, a semiconductor layer, a contact layer, and a conductive layer are deposited, a photosensitive film is applied thereon, and then exposed and developed through a mask to form a photosensitive film pattern so that the second portion is located above the data line. Subsequently, the conductive layer under the third part, the contact layer below it, the semiconductor layer, the gate insulating film, the first part, the conductive layer and the contact layer below it, and the partial thickness of the second part are etched to form the conductive layer and the contact layer. After forming the data wiring, the contact layer pattern, the semiconductor pattern, and the gate insulating film pattern each consisting of the semiconductor layer and the gate insulating film, the photosensitive film pattern is removed. At this time, the data wiring, the contact layer pattern, the semiconductor pattern, and the gate insulating film pattern can be formed through the following three steps. First, the conductive layer under the third portion is wet or dry etched to expose the contact layer, and then, the contact layer under the third portion, the semiconductor layer underneath and the gate insulating film underneath the dry portion together with the first portion. By exposing the substrate under the third portion and the conductive layer under the first portion, a semiconductor pattern consisting of a semiconductor layer is completed. Finally, the conductive layer under the first portion and the contact layer underneath are removed by etching to complete the data wiring and the contact layer pattern.

한편, 게이트 배선은 게이트선에 연결되어 외부로부터 신호를 전달받는 게이트 패드를 더 포함하고, 데이터 배선은 데이터선에 연결되어 외부로부터 신호를 전달받는 데이터 패드를 더 포함하고, 컬러 필터는 게이트 패드 및 데이터 패드를 노출시키는 제2 및 제3 접촉 구멍을 가지고 있으며, 이 경우 제2 및 제3 접촉 구멍을 통하여 게이트 패드 및 데이터 패드와 연결되며 화소 전극과 동일한 층으로 보조게이트 패드 및 보조 데이터 패드를 형성하는 단계를 더 포함할 수 있다.The gate line may further include a gate pad connected to the gate line to receive a signal from the outside. The data line may further include a data pad connected to the data line to receive a signal from the outside. Second and third contact holes exposing the data pads, wherein the second and third contact holes are connected to the gate pad and the data pad through the second and third contact holes, and the auxiliary gate pad and the auxiliary data pad are formed on the same layer as the pixel electrode. It may further comprise the step.

그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Then, the liquid crystal display according to an exemplary embodiment of the present invention and a manufacturing method thereof will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the present invention.

앞서 설명한 것처럼 본 발명에서는 동일한 층으로 만들어지는 소스 전극과 드레인 전극을 분리할 때 두 전극 사이에 두께가 얇은 감광막 패턴을 형성하고, 보호막을 적, 녹, 청의 컬러 필터로 형성함으로써 공정 수를 줄인다.As described above, in the present invention, when the source electrode and the drain electrode made of the same layer are separated, a thin photosensitive film pattern is formed between the two electrodes, and the number of processes is reduced by forming the protective film with red, green, and blue color filters.

먼저, 도 1 내지 도 3을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.First, the structure of a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 to 3.

도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2 및 도 3은 각각 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ' 선 및 Ⅲ-Ⅲ' 선을 따라 잘라 도시한 단면도이다.FIG. 1 is a layout view of a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention, and FIGS. 2 and 3 are along the II-II 'line and the III-III' line of the thin film transistor substrate shown in FIG. It is sectional drawing cut out.

먼저, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 주사 신호선 또는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(22)으로 전달하는 게이트 패드(24) 및 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(26), 그리고 게이트선(22)과 평행하며 상판의 공통 전극에 입력되는 공통 전극 전압 따위의 전압을 외부로부터 인가 받는 유지 전극(28)을 포함한다. 유지 전극(28)은 후술할 화소 전극(82)과 연결된 유지 축전기용 도전체 패턴(68)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.First, a gate made of a metal or a conductor such as aluminum (Al) or aluminum alloy (Al alloy), molybdenum (Mo) or molybdenum-tungsten (MoW) alloy, chromium (Cr), tantalum (Ta) or the like on the insulating substrate 10. Wiring is formed. The gate wiring is connected to the scan signal line or the gate line 22 extending in the horizontal direction and the gate line 22 and the gate pad 24 and the gate which receive the scan signal from the outside and transmit the scan signal to the gate line 22. A gate electrode 26 of the thin film transistor that is part of the line 22, and a sustain electrode 28 that is parallel to the gate line 22 and receives a voltage such as a common electrode voltage input to the common electrode of the upper plate from the outside. . The storage electrode 28 overlaps with the conductive capacitor conductor 68 for the storage capacitor connected to the pixel electrode 82, which will be described later, to form a storage capacitor which improves the charge retention capability of the pixel. The pixel electrode 82 and the gate line, which will be described later, If the holding capacity generated by the overlap of (22) is sufficient, it may not be formed.

게이트 배선(22, 24, 26, 28)은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, Cr/Al(또는 Al 합금)의 이중층 또는 Al/Mo의 이중층이 그 예이다.The gate wirings 22, 24, 26, and 28 may be formed as a single layer, but may be formed as a double layer or a triple layer. In the case of forming more than two layers, it is preferable that one layer is formed of a material having a low resistance and the other layer is formed of a material having good contact properties with other materials, and a double layer of Cr / Al (or Al alloy) or Al / Mo Bilayers are an example.

게이트 배선(22, 24, 26, 28) 및 기판(10) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(32, 38)이 형성되어 있으며, 게이트 전극(24)은 게이트 절연막 패턴(32)으로 덮여 있다.Gate insulating layers 32 and 38 made of silicon nitride (SiN x ) are formed on the gate wirings 22, 24, 26, 28, and the substrate 10, and the gate electrode 24 is formed as the gate insulating layer pattern 32. Covered.

게이트 절연막 패턴(32, 38) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(42, 48)이 형성되어 있으며, 반도체 패턴(42, 48) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56, 58)이 형성되어 있다.Semiconductor patterns 42 and 48 made of a semiconductor such as hydrogenated amorphous silicon are formed on the gate insulating layer patterns 32 and 38, and n-type such as phosphorus (P) is formed on the semiconductor patterns 42 and 48. An ohmic contact layer pattern or an intermediate layer pattern 55, 56, 58 made of amorphous silicon heavily doped with impurities is formed.

접촉층 패턴(55, 56, 58) 위에는 Mo 또는 MoW 합금, Cr, Al 또는 Al 합금,Ta 따위의 도전 물질로 이루어진 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가 받는 데이터 패드(64), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부를 포함하며, 또한 데이터선부(62, 64, 65)와 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부(C)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)과 유지 전극(28) 위에 위치하고 있는 유지 축전기용 도전체 패턴(68)도 포함한다. 유지 전극(28)을 형성하지 않을 경우 유지 축전기용 도전체 패턴(68) 또한 형성하지 않는다.On the contact layer patterns 55, 56, and 58, a data line made of a conductive material such as Mo or MoW alloy, Cr, Al or Al alloy, and Ta is formed. The data line is a thin film transistor which is a branch of the data line 62 formed in the vertical direction, the data pad 64 connected to one end of the data line 62 to receive an image signal from the outside, and the data line 62. And a data line portion of the source electrode 65 of the source electrode 65, separated from the data line portions 62, 64, and 65, of the source electrode 65 with respect to the gate electrode 26 or the channel portion C of the thin film transistor. It also includes a conductive capacitor conductor 68 for the storage capacitor located on the drain electrode 66 and the storage electrode 28 of the thin film transistor located on the opposite side. When the sustain electrode 28 is not formed, the conductor pattern 68 for the storage capacitor is also not formed.

데이터 배선(62, 64, 65, 66, 68)도 게이트 배선(22, 24, 26, 28)과 마찬가지로 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다.The data lines 62, 64, 65, 66, 68 may also be formed in a single layer like the gate lines 22, 24, 26, 28, but may be formed in a double layer or a triple layer. Of course, when forming more than two layers, it is preferable that one layer is made of a material having a low resistance and the other layer is made of a material having good contact properties with other materials.

접촉층 패턴(55, 56, 58)은 그 하부의 반도체 패턴(42, 48)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(55)은 데이터선부(62, 64, 65)와 동일한 형태이고, 드레인 전극용 중간층 패턴(56)은 드레인 전극(66)과 동일한 형태이며, 유지 축전기용 중간층 패턴(58)은 유지 축전기용 도전체 패턴(68)과 동일한 형태이다. 여기서, 도면으로는 구체적으로 도시되어 있지 않지만, 데이터 배선(62, 64, 65, 66, 68)의 밖으로 접촉층패턴(55, 56, 58)이 나오도록 형성되어 계단 모양의 구조를 가질 수도 있다.The contact layer patterns 55, 56, and 58 serve to lower the contact resistance between the semiconductor patterns 42 and 48 below and the data lines 62, 64, 65, 66, and 68 above them. It has the same form as (62, 64, 65, 66, 68). That is, the data line part intermediate layer pattern 55 has the same shape as the data line parts 62, 64, and 65, and the drain electrode intermediate layer pattern 56 has the same shape as the drain electrode 66, and the storage layer intermediate layer pattern 58 is formed. ) Is the same form as the conductor pattern 68 for the storage capacitor. Although not specifically illustrated in the drawings, the contact layer patterns 55, 56, and 58 may be formed out of the data lines 62, 64, 65, 66, and 68 to have a stepped structure. .

한편, 반도체 패턴(42, 48)은 게이트 절연막 패턴(32, 38)과 동일한 모양을 하고 있으며, 반도체 패턴(42, 48)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(62, 64, 65, 66, 68) 및 접촉층 패턴(55, 56, 57)과 동일한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체 패턴(48)과 유지 축전기용 도전체 패턴(68) 및 유지 축전기용 접촉층 패턴(58)은 동일한 모양이지만, 박막 트랜지스터용 반도체 패턴(42)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 약간 다르다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(62, 64, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 중간층(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.Meanwhile, the semiconductor patterns 42 and 48 have the same shape as the gate insulating layer patterns 32 and 38, and the semiconductor patterns 42 and 48 have the data lines 62 and 64 except for the channel portion C of the thin film transistor. , 65, 66, 68 and the contact layer patterns 55, 56, 57 have the same shape. Specifically, the semiconductor capacitor 48 for the storage capacitor, the conductor pattern 68 for the storage capacitor, and the contact layer pattern 58 for the storage capacitor have the same shape, but the semiconductor pattern 42 for the thin film transistor has data wiring and contact. Slightly different from the rest of the layer pattern. That is, the data line parts 62, 64, 65, in particular, the source electrode 65 and the drain electrode 66 are separated from the channel portion C of the thin film transistor, and the contact layer pattern for the data line intermediate layer 55 and the drain electrode is separated. Although 56 is also separated, the semiconductor pattern 42 for thin film transistors is not disconnected here and is connected to generate a channel of the thin film transistor.

데이터 배선(62, 64, 65, 66, 68)과 데이터 배선으로 가리지 않는 기판(10)과 게이트 배선(22, 24, 26, 28) 위에는 적, 녹, 청의 컬러 필터(75, 77, 79)가 형성되어 있으며, 적, 녹, 청의 컬러 필터(75, 77, 79)는 드레인 전극(66), 게이트 패드(24), 데이터 패드(64) 및 유지 축전기용 도전체 패턴(68)을 드러내는 접촉구멍(71, 73, 74)을 가지고 있다.Red, green, and blue color filters 75, 77, 79 on the data wirings 62, 64, 65, 66, 68 and the substrate 10 and the gate wirings 22, 24, 26, 28, which are not covered by the data wirings. And the red, green, and blue color filters 75, 77, and 79 are in contact with the drain electrode 66, the gate pad 24, the data pad 64, and the conductive pattern 68 for the storage capacitor. It has holes 71, 73, and 74.

적, 녹, 청의 컬러 필터(75, 77, 79) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 ITO(indium tin oxide) 따위의 투명한 도전 물질로 만들어지며, 접촉 구멍(71)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(82)은 또한 이웃하는 게이트선(22) 및 데이터선(62)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 또한 화소 전극(82)은 접촉 구멍(74)을 통하여 유지 축전기용 도전체 패턴(68)과도 연결되어 도전체 패턴(68)으로 화상 신호를 전달한다. 한편, 게이트 패드(24) 및 데이터 패드(64) 위에는 접촉 구멍(72, 73)을 통하여 각각 이들과 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(86)가 형성되어 있으며, 이들은 패드(24, 64)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.On the color filters 75, 77, and 79 of red, green, and blue, a pixel electrode 82 is formed which receives an image signal from a thin film transistor and generates an electric field together with the electrodes of the upper plate. The pixel electrode 82 is made of a transparent conductive material such as indium tin oxide (ITO), and is physically and electrically connected to the drain electrode 66 through the contact hole 71 to receive an image signal. The pixel electrode 82 also overlaps with the neighboring gate line 22 and the data line 62 to increase the aperture ratio, but may not overlap. In addition, the pixel electrode 82 is also connected to the storage capacitor conductor pattern 68 through the contact hole 74 to transmit an image signal to the conductor pattern 68. On the other hand, an auxiliary gate pad 84 and an auxiliary data pad 86 connected to the gate pad 24 and the data pad 64 through the contact holes 72 and 73, respectively, are formed. , 64) and to protect the pads and the adhesion of the external circuit device, it is not essential, and their application is optional.

그러면, 본 발명의 실시예에 따른 액정 표시 장치용 기판의 제조 방법에 대하여 도 4a 내지 13c와 앞서의 도 1 내지 도 3을 참고로 하여 상세히 설명한다.Next, a method of manufacturing a substrate for a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 4A to 13C and FIGS. 1 to 3.

먼저, 도 4a 내지 4c에 도시한 바와 같이, 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 1,000 Å 내지 3,000 Å의 두께로 증착하고 마스크를 이용한 첫 번째 사진 식각 공정으로 건식 또는 습식 식각하여, 기판(10) 위에 게이트선(22), 게이트 패드(24), 게이트 전극(26) 및 유지 전극(28)을 포함하는 게이트 배선을 형성한다.First, as shown in FIGS. 4A to 4C, a conductive layer such as a metal is deposited to a thickness of 1,000 kPa to 3,000 kPa by a sputtering method, and then dry or wet etched by a first photo etching process using a mask. A gate wiring including a gate line 22, a gate pad 24, a gate electrode 26, and a sustain electrode 28 is formed on the 10.

다음, 도 5a 및 5b에 도시한 바와 같이, 게이트 절연막(30), 반도체층(40), 중간층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 금속 따위의 도전체층(60)을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 그 위에 감광막(110)을 1 μm 내지 2 μm의 두께로 도포한다.Next, as shown in FIGS. 5A and 5B, the gate insulating film 30, the semiconductor layer 40, and the intermediate layer 50 are respectively 1,500 kV to 5,000 kV, 500 kV to 2,000 kV, and 300 kV using chemical vapor deposition. Continuously deposited to a thickness of 600 to 600 kPa, and then depositing a conductor layer 60 such as a metal to a thickness of 1,500 kPa to 3,000 kPa by sputtering or the like, and then depositing a photoresist film 110 thereon at a thickness of 1 μm to 2 μm. Apply with

그 후, 마스크를 두 번째 사진 공정을 통하여 감광막(110)에 빛을 조사한 후 현상하여 도 6b 및 6c에 도시한 바와 같이, 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 제1 부분(114)은 데이터 배선부(A), 즉 데이터 배선(62, 64, 65, 66, 68)이 형성될 부분에 위치한 제2 부분(112)보다 두께가 작게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이 때, 채널부(C)에 남아 있는 감광막(114)의 두께와 데이터 배선부(A)에 남아 있는 감광막(112)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1 부분(114)의 두께를 제2 부분(112)의 두께의 1/4 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다. 더욱 바람직하게는, 제2 부분은 16,000~19,000Å 정도이고, 제1 부분은 3,000Å 정도의 두께로 형성하는 것이 좋다.Thereafter, the mask is irradiated with light to the photoresist film 110 through a second photo process, and then developed to form the photoresist patterns 112 and 114 as illustrated in FIGS. 6B and 6C. In this case, among the photoresist patterns 112 and 114, the channel portion C of the thin film transistor, that is, the first portion 114 positioned between the source electrode 65 and the drain electrode 66, is the data wiring portion A, that is, the data. The thickness of the wirings 62, 64, 65, 66, and 68 is smaller than that of the second portion 112 positioned at the portion where the wirings 62, 64, 65, 66, and 68 are to be formed, and all the photoresist of the other portion B is removed. At this time, the ratio of the thickness of the photoresist film 114 remaining in the channel portion C to the thickness of the photoresist film 112 remaining in the data wiring portion A should be different depending on the process conditions in the etching process described later. It is preferable to make the thickness of the 1st part 114 into 1/4 or less of the thickness of the 2nd part 112, for example, it is good that it is 4,000 Pa or less. More preferably, the second portion is about 16,000 to 19,000 mm 3, and the first portion is preferably formed to a thickness of about 3,000 mm 3.

이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, 여기에서는 양성 감광막을 사용하는 경우에 대하여 두 가지 방법을 제시한다.As such, there may be various ways of varying the thickness of the photoresist film according to the position. Here, two methods are presented for the case of using the positive photoresist film.

그 중 첫 번째는 도 7a 내지 7c에 도시한 것으로서 마스크에 해상도보다 작은 패턴, 예를 들면 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 두어 빛의 조사량을 조절하는 것이다.First of all, as shown in FIGS. 7A to 7C, a pattern smaller than the resolution, for example, a slit or lattice pattern or a semi-transparent film is formed in the mask to adjust the dose of light.

먼저 도 7a에서와 같이 기판(10) 위에 증착되어 있는 박막(300) 위에 감광막(200)을 도포한다. 이 경우 감광막(200)의 두께는 통상적인 두께보다 두꺼운 것이 좋으며 이는 현상 후 남은 막을 조절하기 좋게 하기 위함이다.First, as illustrated in FIG. 7A, the photosensitive film 200 is coated on the thin film 300 deposited on the substrate 10. In this case, the thickness of the photoresist film 200 is preferably thicker than the conventional thickness, which is intended to make it easier to control the remaining film after development.

다음, 도 7b에서와 같이, 슬릿(410)이 형성된 광 마스크(400)를 이용하여 빛을 조사한다. 이 때, 슬릿(410) 사이에 위치한 패턴(420)의 선폭이나 패턴(420) 사이의 간격, 즉 슬릿(410)의 폭이 노광기의 분해능보다 작다. 한편, 반투명막을 이용하는 경우에는 마스크(400)를 제작할 때 사용되는 크롬(Cr)층(도시하지 않음)을 완전히 제거하지 않고 일정 두께만큼 남겨 이 부분을 통하여 들어오는 빛의 조사량이 줄어들도록 한다.Next, as shown in FIG. 7B, light is irradiated using the photomask 400 on which the slit 410 is formed. At this time, the line width of the pattern 420 located between the slits 410 or the interval between the patterns 420, that is, the width of the slit 410 is smaller than the resolution of the exposure machine. On the other hand, in the case of using a translucent film, the chromium (Cr) layer (not shown) used when fabricating the mask 400 is not completely removed, leaving a certain thickness to reduce the amount of light entering through this portion.

이와 같은 마스크를 통하여 감광막(200)에 빛을 조사하면 빛에 노출된 감광막(200)의 표면으로부터 고분자들이 빛에 의하여 분해되며, 빛의 조사량이 늘어날수록 점점 아래에 위치한 고분자들도 분해된다. 빛에 직접 노출되는 부분, 예를 들면 도 7b의 가장자리 부분에서 가장 하부의 고분자들이 완전히 분해될 때 노광을 마친다. 그러나, 빛에 직접 노출되는 부분에 비하여 슬릿(410)이 형성되어 있는 부분의 조사량이 적으므로 이 부분에서 감광막(200) 하부의 분자들은 분해되지 않은 상태이다. 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 함은 물론이다. 도 7b에서 도면 부호 210은 분해가 된 부분이고, 220은 분해되지 않은 부분이다.When the light is irradiated to the photosensitive film 200 through such a mask, the polymers are decomposed by the light from the surface of the photosensitive film 200 exposed to the light, and as the irradiation amount of the light increases, the polymers below are gradually decomposed. Exposure is completed when the bottommost polymer is completely decomposed at the portion directly exposed to light, for example at the edge portion of FIG. 7B. However, since the irradiation amount of the portion where the slit 410 is formed is smaller than the portion directly exposed to light, the molecules under the photosensitive film 200 are not decomposed in this portion. The longer exposure time decomposes all the molecules, so it should be avoided. In FIG. 7B, reference numeral 210 denotes a disassembled portion, and 220 denotes an undisassembled portion.

이 감광막(210, 220)을 현상하면, 도 7c에 도시한 바와 같이 분자들이 분해되지 않은 부분(220)만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 작은 두께의 감광막이 남는다.When the photoresist films 210 and 220 are developed, only a portion 220 in which molecules are not decomposed remains as shown in FIG. 7C, and a photoresist film having a thickness smaller than a portion that is not irradiated with light is not present in the center portion where the light is not irradiated. This remains.

다음 방법은 감광막의 리플로우(reflow)를 이용하는 것이다. 이를 도 8a 내지 8c와 도 9a 내지 9c에 도시한 방법을 예로 들어 설명한다.The next method is to use reflow of the photoresist film. This will be described taking the method shown in FIGS. 8A to 8C and 9A to 9C as an example.

도 8a에 도시한 바와 같이, 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상의 마스크(400)를 사용하여 노광하면 통상의 경우와 마찬가지로 빛에 조사되어 고분자들이 분해된 부분(210)과 그렇지 않은 부분(220)이 만들어지고, 이를 현상하면 도 9b에 도시한 바와 같이 감광막이 아예 없거나 일정 두께로 있는 통상의 감광막 패턴이 만들어진다. 이러한 감광막 패턴을 리플로우시켜 남아 있는 감광막(220)이 감광막이 없는 부분으로 흘러내려 얇은 막을 형성함으로써 새로운 감광막 패턴(250)이 형성된다.As shown in FIG. 8A, when exposed using a conventional mask 400 that is divided into a portion that can completely transmit light and a portion that cannot completely transmit light, the polymers are irradiated with light as in a normal case. The decomposed portion 210 and the non-decomposed portion 220 are made, and when developed, a conventional photoresist pattern having no photoresist film or a predetermined thickness is formed as shown in FIG. 9B. The new photoresist pattern 250 is formed by reflowing the photoresist pattern so that the remaining photoresist film 220 flows to a portion where the photoresist film is not formed to form a thin film.

그런데, 이와 같이 리플로우를 하더라도 두 감광막 패턴(220) 사이의 부분이 모두 덮이지 않을 수 있다. 이 경우에는 도 9a와 같이 노광기에 사용되는 광원의 분해능보다 작은 크기의 불투명한 패턴(430)을 마스크(400)에 형성한다. 그러면 도 9b에 도시한 바와 같이 현상 후에는 두께가 두꺼운 부분(220)의 사이에 두께가 얇은 작은 부분(230)이 형성된다. 이를 리플로우시키면 도 9c에서와 같이 두께가 두꺼운 부분 사이에 얇은 부분이 있는 감광막 패턴(240)이 형성된다.However, even when reflowing as described above, all portions between the two photoresist patterns 220 may not be covered. In this case, as shown in FIG. 9A, an opaque pattern 430 having a size smaller than the resolution of the light source used in the exposure machine is formed in the mask 400. Then, as shown in FIG. 9B, after development, a small portion 230 having a thin thickness is formed between the thick portions 220. Reflowing this forms a photosensitive film pattern 240 having a thin portion between the thick portions as shown in FIG. 9C.

이러한 방법을 통하여 위치에 따라 두께가 서로 다른 감광막 패턴이 만들어진다.Through this method, photoresist patterns having different thicknesses are formed according to positions.

이어, 감광막 패턴(114) 및 그 하부의 막들, 즉 도전체층(60), 중간층(50), 반도체층(40) 및 게이트 절연막(30)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 4개층(60, 50, 40, 30)이 모두 제거되어 기판(10)이 드러나야 한다.Subsequently, etching is performed on the photoresist pattern 114 and the underlying layers, that is, the conductor layer 60, the intermediate layer 50, the semiconductor layer 40, and the gate insulating layer 30. In this case, the data line and the lower layer of the data line remain in the data wiring portion A, and only the semiconductor layer remains in the channel portion C, and the above four layers 60, 50, and 40 remain in the remaining portion B. , 30) should all be removed to reveal the substrate 10.

먼저, 도 10a 및 10b에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 도전체층(60)을 제거하여 그 하부의 중간층(50)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(60)은 식각되고 감광막 패턴(112, 114)은 거의 식각되지 않는 조건 하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 도전체층(60)만을 식각하고 감광막 패턴(112, 114)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(112, 114)도 함께 식각되는 조건 하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제1 부분(114)의 두께를 두껍게 하여 이 과정에서 제1 부분(114)이 제거되어 하부의 도전체층(60)이 드러나는 일이 생기지 않도록 한다.First, as shown in FIGS. 10A and 10B, the exposed conductor layer 60 of the other portion B is removed to expose the lower intermediate layer 50. In this process, both a dry etching method and a wet etching method may be used. In this case, the conductive layer 60 may be etched and the photoresist patterns 112 and 114 may be hardly etched. However, in the case of dry etching, it is difficult to find a condition in which only the conductor layer 60 is etched and the photoresist patterns 112 and 114 are not etched, so that the photoresist patterns 112 and 114 may also be etched together. In this case, the thickness of the first portion 114 is thicker than that of the wet etching so that the first portion 114 is removed in this process so that the lower conductive layer 60 is not exposed.

도전체층(60)이 Mo 또는 MoW 합금, Al 또는 Al 합금, Ta 중 어느 하나인 경우에는 건식 식각이나 습식 식각 중 어느 것이라도 가능하다. 그러나 Cr은 건식 식각 방법으로는 잘 제거되지 않기 때문에 도전체층(60)이 Cr이라면 습식 식각만을 이용하는 것이 좋다. 도전체층(60)이 Cr인 습식 식각의 경우에는 식각액으로 CeNHO3를 사용할 수 있고, 도전체층(60)이 Mo나 MoW인 건식 식각의 경우의 식각 기체로는 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 사용할 수 있으며 후자의 경우 감광막에 대한 식각비도 거의 비슷하다.When the conductor layer 60 is any one of Mo or MoW alloy, Al or Al alloy, and Ta, either dry etching or wet etching can be used. However, since Cr is not easily removed by the dry etching method, it is preferable to use only wet etching if the conductor layer 60 is Cr. In the case of wet etching in which the conductor layer 60 is Cr, CeNHO 3 may be used as an etchant. In the case of dry etching in which the conductor layer 60 is Mo or MoW, the mixed gas or CF of CF 4 and HCl may be used as the etching gas. A mixed gas of 4 and O 2 can be used, and in the latter case, the etching ratio to the photoresist film is almost the same.

이렇게 하면, 도 10a 및 도 10b에 나타낸 것처럼, 채널부(C) 및 데이터 배선부(B)의 도전체층, 즉 소스/드레인용 도전체 패턴(67)과 유지 축전기용 도전체 패턴(68)만이 남고 기타 부분(B)의 도전체층(60)은 모두 제거되어 그 하부의 중간층(50)이 드러난다. 이때 남은 도전체 패턴(67, 68)은 소스 및 드레인 전극(65, 66)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(62, 64, 65, 66, 68)의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(112, 114)도 어느 정도의 두께로 식각된다.10A and 10B, only the conductor layers of the channel portion C and the data wiring portion B, that is, the conductor pattern 67 for the source / drain and the conductor pattern 68 for the storage capacitor, are shown. All of the conductor layer 60 of the remaining portion B is removed, revealing the underlying intermediate layer 50. The remaining conductor patterns 67 and 68 have the same shape as the data lines 62, 64, 65, 66, and 68 except that the source and drain electrodes 65 and 66 are connected without being separated. In addition, when dry etching is used, the photoresist patterns 112 and 114 are also etched to a certain thickness.

이어, 도 11a 및 11b에 도시한 바와 같이, 기타 부분(B)의 노출된 중간층(50), 그 하부의 반도체층(40) 및 그 하부위 게이트 절연막(30)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(112, 114)과 중간층(50), 반도체층(40)(반도체층과 중간층은 식각 선택성이 거의 없음) 및 게이트 절연막(30)이 차례로 식각되며 드러난 게이트 배선(22, 24, 26, 28)은 식각되지 않는 조건 하에서 행하여야 한다. 이때, 감광막 패턴(112, 114)과 반도체층(40) 및 게이트 절연막(30)에 대한 식각비가 동일한 경우 제1 부분(114)의 두께는 반도체층(40)과 중간층(50) 및 게이트 절연막(30)의 두께를 합한 것과 같거나 그보다 작아야 한다. 이때, 본 발명의 실시예에서는 기판(10) 및 게이트 배선(22, 24, 26, 28)이 드러나도록 게이트 절연막(30)을 식각하였지만, 게이트 절연막(30)의 일부를 기판(10) 및 게이트 배선(22, 24, 26, 28)을 덮도록 남길 수도 있다.11A and 11B, the exposed intermediate layer 50 of the other portion B, the semiconductor layer 40 below it, and the gate insulating film 30 above the first portion 114 of the photoresist film. At the same time by dry etching. At this time, the etching is performed by the photoresist patterns 112 and 114, the intermediate layer 50, the semiconductor layer 40 (the semiconductor layer and the intermediate layer have almost no etching selectivity), and the gate insulating film 30 being sequentially etched. , 24, 26, 28) shall be performed under conditions that are not etched. In this case, when the etch ratios of the photoresist patterns 112 and 114, the semiconductor layer 40, and the gate insulating layer 30 are the same, the thickness of the first portion 114 may be the semiconductor layer 40, the intermediate layer 50, and the gate insulating layer ( 30) should be less than or equal to the sum of the thicknesses. In this embodiment, the gate insulating film 30 is etched to expose the substrate 10 and the gate wirings 22, 24, 26, and 28, but a part of the gate insulating film 30 is removed from the substrate 10 and the gate. It may be left to cover the wirings 22, 24, 26, 28.

이렇게 하면, 도 11a 및 11b에 나타낸 바와 같이, 채널부(C)의 제1 부분(114)이 제거되어 소스/드레인용 도전체 패턴(67)이 드러나고, 기타 부분(B)의 중간층(50), 반도체층(40) 및 게이트 절연막(30)이 제거되어 그 하부의 기판(30)또는 게이트 배선(22, 24, 26, 28)이 드러난다. 한편, 데이터 배선부(A)의 제2 부분(112) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체 패턴(42, 48) 및 게이트 절연막(32, 38)이 완성된다. 도면 부호 57과 58은 각각 소스/드레인용 도전체 패턴(67) 하부의 중간층 패턴과 유지 축전기용 도전체 패턴(68) 하부의 중간층 패턴을 가리킨다.In this way, as shown in FIGS. 11A and 11B, the first portion 114 of the channel portion C is removed to reveal the source / drain conductor pattern 67 and the intermediate layer 50 of the other portion B. The semiconductor layer 40 and the gate insulating film 30 are removed to expose the substrate 30 or the gate wirings 22, 24, 26, and 28 below them. On the other hand, since the second portion 112 of the data wiring portion A is also etched, the thickness becomes thin. In this step, the semiconductor patterns 42 and 48 and the gate insulating films 32 and 38 are completed. Reference numerals 57 and 58 indicate the intermediate layer pattern under the source / drain conductor pattern 67 and the intermediate layer pattern under the storage capacitor conductor pattern 68, respectively.

이어 애싱(ashing)을 통하여 채널부(C)의 소스/드레인용 도전체 패턴(67) 표면에 남아 있는 감광막 찌꺼기를 제거한다.Subsequently, ashing removes photoresist residue remaining on the surface of the source / drain conductor pattern 67 of the channel portion C.

다음, 도 12a 및 12b에 도시한 바와 같이 채널부(C)의 소스/드레인용 도전체 패턴(67) 및 그 하부의 소스/드레인용 중간층 패턴(57)을 식각하여 제거한다. 이 때, 식각은 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 소스/드레인용 도전체 패턴(67)에 대해서는 습식 식각으로, 중간층 패턴(57)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57)의 식각 선택비가 큰 조건 하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(C)에 남는 반도체 패턴(42)의 두께를 조절하기가 쉽지 않기 때문이다. 예를 들면, SF6와 O2의 혼합 기체를 사용하여 소스/드레인용 도전체 패턴(67)을 식각하는 것을 들 수 있다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각되는 소스/드레인용 도전체 패턴(67)의 측면은 식각되지만, 건식 식각되는 중간층 패턴(57)은 거의 식각되지 않으므로 계단 모양으로 만들어진다. 중간층 패턴(57) 및 반도체 패턴(42)을 식각할 때 사용하는 식각 기체의 예로는 앞에서 언급한 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 들 수 있으며, CF4와 O2를 사용하면 균일한 두께로 반도체 패턴(42)을 남길 수 있다. 이때, 도 12b에 도시한 것처럼 반도체 패턴(42)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(112)도 이때 어느 정도의 두께로 식각된다. 여기서, 앞에서 설명한 바와 같이, 기판(10)의 상부에 게이트 배선(22, 24, 26, 28)을 덮는 게이트 절연막(30)을 남기는 경우에는 중간층 패턴(57) 식각시 식각될 수도 있어 게이트 배선(22, 24, 26, 28)의 일부가 드러날 수도 있다. 이때의 식각은 게이트 배선(22, 24, 26, 28)이 식각되지 않는 조건으로 행하여야 하며, 제2 부분(112)이 식각되어 그 하부의 데이터 배선(62, 64, 65, 66, 68)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.Next, as shown in FIGS. 12A and 12B, the source / drain conductor pattern 67 of the channel portion C and the source / drain interlayer pattern 57 below the substrate C are etched and removed. In this case, the etching may be performed only by dry etching with respect to both the source / drain conductor pattern 67 and the intermediate layer pattern 57. The etching may be performed by wet etching on the source / drain conductor pattern 67. 57 may be performed by dry etching. In the former case, it is preferable to perform etching under the condition that the etching selectivity of the source / drain conductor pattern 67 and the interlayer pattern 57 is large, which is difficult to find the etching end point when the etching selectivity is not large. This is because it is not easy to adjust the thickness of the semiconductor pattern 42 remaining in Fig. 2). For example, etching of the source / drain conductor pattern 67 is carried out using a mixed gas of SF 6 and O 2 . In the latter case of alternating between wet etching and dry etching, the side surface of the conductive pattern 67 for wet etching of the source / drain is etched, but the intermediate layer pattern 57 which is dry etched is hardly etched, and thus is formed in a step shape. Examples of the etching gas used to etch the intermediate layer pattern 57 and the semiconductor pattern 42 include the aforementioned mixed gas of CF 4 and HCl or mixed gas of CF 4 and O 2 , and CF 4 and O Using 2 can leave the semiconductor pattern 42 in a uniform thickness. In this case, as shown in FIG. 12B, a portion of the semiconductor pattern 42 may be removed to reduce the thickness, and the second portion 112 of the photoresist pattern may also be etched to a certain thickness at this time. As described above, when the gate insulating layer 30 covering the gate lines 22, 24, 26, and 28 is left on the substrate 10, the gate layer may be etched when the intermediate layer pattern 57 is etched. 22, 24, 26, 28) may be revealed. At this time, the etching is performed under the condition that the gate wirings 22, 24, 26, and 28 are not etched, and the second portion 112 is etched to lower the data wirings 62, 64, 65, 66, and 68. It is a matter of course that the photoresist pattern is thick so that this does not occur.

이렇게 하면, 소스 전극(65)과 드레인 전극(66)이 분리되면서 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58)이 완성된다.In this way, the source electrode 65 and the drain electrode 66 are separated, thereby completing the data lines 62, 64, 65, 66, and 68 and the contact layer patterns 55, 56, and 58 under the data lines.

마지막으로 데이터 배선부(A)에 남아 있는 감광막 제2 부분(112)을 제거한다. 그러나, 제2 부분(112)의 제거는 채널부(C) 소스/드레인용 도전체 패턴(67)을 제거한 후 그 밑의 중간층 패턴(57)을 제거하기 전에 이루어질 수도 있다.Finally, the second photoresist layer 112 remaining in the data wiring portion A is removed. However, the removal of the second portion 112 may be made after removing the conductor pattern 67 for the channel portion C source / drain and before removing the intermediate layer pattern 57 thereunder.

앞에서 설명한 것처럼, 습식 식각과 건식 식각을 교대로 하거나 건식 식각만을 사용할 수 있다. 후자의 경우에는 한 종류의 식각만을 사용하므로 공정이 비교적 간편하지만, 알맞은 식각 조건을 찾기가 어렵다. 반면, 전자의 경우에는 식각조건을 찾기가 비교적 쉬우나 공정이 후자에 비하여 번거로운 점이 있다.As mentioned earlier, wet and dry etching can be alternately used or only dry etching can be used. In the latter case, since only one type of etching is used, the process is relatively easy, but it is difficult to find a suitable etching condition. On the other hand, the former is relatively easy to find the etching conditions, but the process is more cumbersome than the latter.

이와 같이 하여 데이터 배선(62, 64, 65, 66, 68)을 형성한 후, 도 13a 내지 13c에 도시한 바와 같이 적, 녹, 청의 안료를 포함하는 감광막을 차례로 도포하고 마스크를 이용한 세 번째, 네 번째, 다섯 번째 사진 식각 공정으로 패터닝하여 적, 녹, 청의 컬러 필터(75, 77, 79)를 차례로 형성한다. 이때, 적, 녹, 청의 컬러 필터(75, 77, 79)에 드레인 전극(66), 게이트 패드(24), 데이터 패드(64) 및 유지 축전기용 도전체 패턴(68)을 각각 드러내는 접촉 구멍(71, 72, 73, 74)도 함께 형성한다. 여기서, 적, 녹, 청의 컬러 필터(75, 77, 79)는 데이터선(62)을 완전히 덮도록 형성하는 것이 바람직하다. 도 13a에서 도면 부호 100은 적, 녹, 청 컬러 필터(75, 77, 79)의 경계선을 나타낸 것이다. 본 발명의 실시예에서는 적, 녹, 청의 컬러 필터(75, 77, 79)를 서로 중첩하지 않도록 도시하였지만, 이후의 제조 공정에서 데이터 배선 또는 게이트 배선이 손상되는 것을 방지하기 위하여 적, 녹, 청의 컬러 필터(75, 77, 79)를 서로 중첩하도록 형성하는 것이 바람직하다. 이때, 게이트선(22)와 데이터선(42)이 교차하는 부분 또는 적, 녹, 청의 컬러 필터(75, 77, 79)가 중첩하여 단차가 심하게 발생할 수 있다. 이경우에는 컬러 필터(75, 77, 79)를 형성하는 사진 식각 공정에서 부분적으로 투과율을 다르게 조절할 수 있는 마스크를 이용하여 단차를 줄일 수 있으며, 평탄화 공정을 추가하여 단차를 줄이는 것이 바람직하다.After the data wirings 62, 64, 65, 66, and 68 are formed in this manner, as shown in FIGS. 13A to 13C, a photoresist film containing red, green, and blue pigments is sequentially applied, and a third, using a mask, The fourth and fifth photolithography processes the pattern to form the red, green, and blue color filters 75, 77, and 79 in order. In this case, the contact holes exposing the drain electrode 66, the gate pad 24, the data pad 64, and the conductive capacitor conductor 68 for the storage capacitor are formed in the color filters 75, 77, and 79 of red, green, and blue, respectively. 71, 72, 73, 74) are also formed. Here, the red, green, and blue color filters 75, 77, and 79 are preferably formed to completely cover the data line 62. In FIG. 13A, reference numeral 100 denotes a boundary line of the red, green, and blue color filters 75, 77, and 79. In the exemplary embodiment of the present invention, the red, green, and blue color filters 75, 77, and 79 are not overlapped with each other, but the red, green, and blue colors are used to prevent damage to the data wiring or the gate wiring in a subsequent manufacturing process. It is preferable to form the color filters 75, 77, 79 so as to overlap each other. In this case, the step where the gate line 22 and the data line 42 intersect or the red, green, and blue color filters 75, 77, and 79 overlap each other may cause severe step difference. In this case, in the photolithography process of forming the color filters 75, 77, and 79, a step may be reduced by using a mask that may partially control transmittance, and it is preferable to reduce the step by adding a planarization process.

마지막으로, 도 1 내지 도 3에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO층을 증착하고 마스크를 사용하여 여섯 번째 사진 식각 공정으로 식각하여화소 전극(82), 보조 게이트 패드(84) 및 보조 데이터 패드(86)를 형성한다.Finally, as shown in Figs. 1 to 3, the ITO layer 400 Å to 500 Å thick is deposited and etched in a sixth photolithography process using a mask to etch the pixel electrode 82 and the auxiliary gate pad 84. And an auxiliary data pad 86.

이와 같이 본 실시예에서는 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58) 및 반도체 패턴(42, 48)을 마스크를 한 번의 사진 식각 공정으로 형성하고, 적, 녹, 청의 컬러 필터(75, 77, 79)를 형성하면, 마스크를 이용한 여섯 번의 사진 식각 공정으로 박막 트랜지스터와 컬러 필터를 가지는 액정 표시 장치용 기판을 제작할 수 있다.As described above, in the present exemplary embodiment, the data wirings 62, 64, 65, 66, and 68, the contact layer patterns 55, 56, 58, and the semiconductor patterns 42, 48 under the mask are subjected to a single photolithography process. By forming the red, green, and blue color filters 75, 77, and 79, a substrate for a liquid crystal display device having a thin film transistor and a color filter can be manufactured by six photolithography processes using a mask.

이러한 액정 표시 장치용 기판의 제조 방법에서는 적, 녹, 청의 컬러 필터(75, 77, 79)를 보호막으로 사용하였지만, 별도의 보호막을 추가로 형성할 수 있다. 이러한 제조 방법에서는 보호막에 드레인 전극(66), 게이트 패드(24), 데이터 패드(64) 및 유지 축전기용 도전체 패턴(68)을 각각 드러내는 접촉 구멍(71, 72, 73, 74)을 형성해야 하므로 마스크를 이용한 사진 공정이 한번 더 추가된다. 이러한 경우에는 두 번째 마스크를 이용한 사진 식각 공정에서 감광막 패턴(112, 114)을 마스크로 도전체층(60)과 그 하부의 막들을 식각할 때, 게이트 절연막(30)을 식각할 필요가 없다. 그러면, 접촉 구멍(71, 72, 73, 74)을 형성하는 단계에서 보호막과 게이트 절연막도 함께 식각한다.In the method for manufacturing a liquid crystal display substrate, the red, green, and blue color filters 75, 77, and 79 are used as protective films, but additional protective films can be formed. In this manufacturing method, contact holes 71, 72, 73, and 74 which respectively expose the drain electrode 66, the gate pad 24, the data pad 64, and the conductive pattern 68 for the storage capacitor should be formed in the passivation layer. Therefore, a photo process using a mask is added once more. In this case, the gate insulating layer 30 need not be etched when the photoconductive layer patterns 112 and 114 are etched using the second mask in the photolithography process using the second mask. Then, in the step of forming the contact holes 71, 72, 73, 74, the protective film and the gate insulating film are also etched together.

이러한 박막 트랜지스터 기판은 이외에도 여러 가지 변형된 형태 및 방법으로 제조할 수 있다.The thin film transistor substrate may be manufactured in various modified forms and methods.

이와 같이, 본 발명에 따르면 적, 녹, 청의 컬러 필터를 가지는 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때 마스크의 수를 효과적으로 줄일 수 있다.As described above, according to the present invention, the number of masks can be effectively reduced when manufacturing a thin film transistor substrate for a liquid crystal display device having red, green, and blue color filters.

Claims (23)

(정정) 절연 기판 위에 게이트선 및 이와 연결된 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,Forming a gate wiring including a gate line and a gate electrode connected to the (correction) insulating substrate, 상기 게이트 전극을 덮는 게이트 절연막 패턴을 형성하는 단계,Forming a gate insulating layer pattern covering the gate electrode; 상기 게이트 절연막 위에 반도체 패턴을 형성하는 단계,Forming a semiconductor pattern on the gate insulating layer; 상기 반도체 패턴 위에 저항성 접촉층 패턴을 형성하는 단계,Forming an ohmic contact layer pattern on the semiconductor pattern; 상기 접촉층 패턴 위에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스 전극 및 드레인 전극과, 상기 소스 전극과 연결된 데이터선을 포함하는 데이터 배선을 형성하는 단계,Forming a data line formed on the contact layer pattern and separated from each other and including a source electrode and a drain electrode made of the same layer, and a data line connected to the source electrode; 상기 데이터 배선을 덮으며 상기 드레인 전극을 노출시키는 제1 접촉 구멍을 가지고 있는 적, 녹, 청 컬러 필터를 형성하는 단계,Forming a red, green, and blue color filter covering the data line and having a first contact hole exposing the drain electrode; 상기 제1 접촉 구멍을 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계Forming a pixel electrode connected to the drain electrode through the first contact hole 를 포함하며,Including; 상기 소스 및 드레인 전극의 분리는 감광막 패턴을 이용한 사진 식각 공정을 통하여 이루어지며, 상기 감광막 패턴은 상기 소스 전극 및 드레인 전극 사이의 위치에 대응하며 제1 두께를 가지는 제1 부분과 상기 데이터 배선에 대응하며 상기 제1 두께보다 두꺼운 두께를 가지는 제2 부분 및 상기 제1 두께보다 얇은 두께를 가지는 제3 부분을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.Separation of the source and drain electrodes is performed through a photolithography process using a photoresist pattern, and the photoresist pattern corresponds to a position between the source electrode and the drain electrode and corresponds to a first portion having a first thickness and the data line. And a second portion having a thickness thicker than the first thickness, and a third portion having a thickness thinner than the first thickness. 제1항에서,In claim 1, 상기 사진 식각 공정에 사용되는 마스크는 빛이 일부만 투과될 수 있는 첫째 부분과 빛이 완전히 투과될 수 있는 둘째 부분 및 빛이 완전히 투과될 수 없는 셋째 부분을 포함하고, 상기 감광막 패턴은 양성 감광막이며, 상기 마스크의 첫째, 둘째, 셋째 부분은 노광 과정에서 상기 감광막 패턴의 제1, 제2, 제3 부분에 각각 대응하도록 정렬되는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.The mask used in the photolithography process includes a first part through which only part of the light can be transmitted, a second part through which light can be completely transmitted, and a third part through which light cannot be completely transmitted, and the photoresist pattern is a positive photoresist film. The first, second, and third portions of the mask may be aligned to correspond to the first, second, and third portions of the photoresist pattern during the exposure process. 제2항에서,In claim 2, 상기 마스크의 첫째 부분은 반투명막을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.The first portion of the mask comprises a semi-transparent film manufacturing method of a thin film transistor substrate for a liquid crystal display device. 제2항에서,In claim 2, 상기 마스크의 첫째 부분은 상기 노광 단계에서 사용되는 광원의 분해능보다 크기가 작은 패턴을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.And a first portion of the mask comprises a pattern smaller in size than the resolution of the light source used in the exposing step. 제1항에서,In claim 1, 상기 감광막 패턴의 제1 부분은 리플로우를 통하여 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.And a first portion of the photoresist pattern is formed through reflow. 제1항에서,In claim 1, 상기 감광막 패턴의 제1 부분의 두께는 상기 제2 부분의 두께의 반 이하인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.The thickness of the 1st part of the said photosensitive film pattern is a manufacturing method of the thin film transistor substrate for liquid crystal display devices which is half or less of the thickness of the said 2nd part. 제6항에서,In claim 6, 상기 감광막 패턴의 제2 부분의 두께는 1 μm 내지 2 μm인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.The thickness of the second portion of the photosensitive film pattern is a manufacturing method of a thin film transistor substrate for a liquid crystal display device. 제7항에서,In claim 7, 상기 감광막 패턴의 제1 부분의 두께는 4,000 Å 이하인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.The thickness of the 1st part of the said photosensitive film pattern is a manufacturing method of the thin film transistor substrate for liquid crystal display devices. 제1항에서,In claim 1, 상기 데이터 배선과 상기 접촉층 패턴, 상기 반도체 패턴 및 상기 게이트 절연막 패턴을 하나의 마스크를 사용하여 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.A method of manufacturing a thin film transistor substrate for a liquid crystal display device, wherein the data line, the contact layer pattern, the semiconductor pattern, and the gate insulating film pattern are formed using one mask. 제9항에서,In claim 9, 상기 게이트 절연막 패턴, 상기 반도체 패턴, 상기 접촉층 패턴 및 상기 데이터 배선의 형성 단계는,Forming the gate insulating film pattern, the semiconductor pattern, the contact layer pattern and the data wiring, 상기 게이트 절연막, 반도체층, 접촉층 및 도전층을 증착하는 단계,Depositing the gate insulating film, the semiconductor layer, the contact layer, and the conductive layer, 상기 도전층 위에 감광막을 도포하는 단계,Applying a photoresist film on the conductive layer, 상기 감광막을 상기 마스크를 통하여 노광하는 단계,Exposing the photosensitive film through the mask; 상기 감광막을 현상하여 상기 제2 부분이 상기 데이터 배선의 상부에 위치하도록 상기 감광막 패턴을 형성하는 단계,Developing the photoresist to form the photoresist pattern such that the second portion is located above the data line; 상기 제3 부분 아래의 상기 도전층과 그 하부의 상기 접촉층, 반도체층 및 게이트 절연막 상기 제1 부분과 그 아래의 상기 금속층 및 접촉층, 그리고 상기 제2 부분의 일부 두께를 식각하여 상기 도전층, 상기 접촉층, 상기 반도체층 및 상기 게이트 절연막으로 각각 이루어진 상기 데이터 배선, 상기 접촉층 패턴, 상기 반도체 패턴 및 상기 게이트 절연막 패턴을 형성하는 단계,Etching the conductive layer under the third portion and the contact layer, semiconductor layer, and gate insulating layer below the first portion, the metal layer and the contact layer under the first portion, and a partial thickness of the second portion by etching the conductive layer. Forming the data line, the contact layer pattern, the semiconductor pattern, and the gate insulating layer, each of the contact layer, the semiconductor layer, and the gate insulating layer; 상기 감광막 패턴을 제거하는 단계Removing the photoresist pattern 를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.Method of manufacturing a thin film transistor substrate for a liquid crystal display device comprising a. 제10항에서,In claim 10, 상기 데이터 배선, 상기 접촉층 패턴, 상기 반도체 패턴, 상기 게이트 절연막 패턴의 형성 단계는,The forming of the data line, the contact layer pattern, the semiconductor pattern, and the gate insulating layer pattern may include: 상기 제3 부분 아래의 상기 도전층을 습식 또는 건식 식각하여 상기 접촉층을 노출시키는 단계,Wet or dry etch the conductive layer under the third portion to expose the contact layer, 상기 제3 부분 아래의 접촉층, 그 아래의 상기 반도체층 및 그 아래의 상기게이트 절연막을 상기 제1 부분과 함께 건식 식각하여 상기 제3 부분 아래의 상기 게이트 절연막 또는 상기 기판과 상기 제1 부분 아래의 상기 도전층을 노출시킴과 동시에 상기 반도체층 및 상기 게이트 절연막으로 이루어진 상기 반도체 패턴과 상기 게이트 절연막 패턴을 완성하는 단계,The contact layer under the third part, the semiconductor layer under it, and the gate insulating film under it are dry-etched together with the first part to dry-etch the gate insulating film or the substrate under the third part and under the first part. Exposing the conductive layer of the semiconductor layer and simultaneously completing the semiconductor pattern and the gate insulating layer pattern including the semiconductor layer and the gate insulating layer; 상기 제1 부분 아래의 상기 도전층과 그 아래의 상기 접촉층을 식각하여 제거함으로써 상기 데이터 배선과 상기 접촉층 패턴을 완성하는 단계Completing the data line and the contact layer pattern by etching and removing the conductive layer under the first portion and the contact layer under it. 를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.Method of manufacturing a thin film transistor substrate for a liquid crystal display device comprising a. 제1항에서,In claim 1, 상기 게이트 배선은 상기 게이트선에 연결되어 외부로부터 신호를 전달받는 게이트 패드를 더 포함하고, 상기 데이터 배선은 상기 데이터선에 연결되어 외부로부터 신호를 전달받는 데이터 패드를 더 포함하며,The gate line further includes a gate pad connected to the gate line to receive a signal from the outside, and the data line further includes a data pad connected to the data line to receive a signal from the outside, 상기 적, 녹, 청의 컬러 필터는 상기 게이트 패드 및 상기 데이터 패드를 노출시키는 제2 및 제3 접촉 구멍을 가지고 있으며,The red, green, and blue color filters have second and third contact holes exposing the gate pad and the data pad, 상기 제2 및 제3 접촉 구멍을 통하여 상기 게이트 패드 및 상기 데이터 패드와 연결되며 상기 화소 전극과 동일한 층으로 보조 게이트 패드 및 보조 데이터 패드를 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.Forming an auxiliary gate pad and an auxiliary data pad on the same layer as the pixel electrode and connected to the gate pad and the data pad through the second and third contact holes. Manufacturing method. (신설) 기판 상에 서로 평행하게 형성된 복수의 게이트 배선,(Newly formed) a plurality of gate wirings formed in parallel with each other on a substrate, 상기 게이트 배선을 덮는 게이트 절연막,A gate insulating film covering the gate wiring, 상기 게이트 배선과 서로 교차하면서 각각 서로 평행하게 형성된 복수의 데이터 배선,A plurality of data lines crossing the gate lines and formed in parallel with each other, 상기 게이트 배선에 각각 연결되어 있는 게이트 전극, 상기 데이터 배선에 각각 연결되어 있는 소스 전극 및 복수의 드레인 전극을 각각 포함하는 복수의 박막 트랜지스터,A plurality of thin film transistors each including a gate electrode connected to the gate wiring, a source electrode and a plurality of drain electrodes respectively connected to the data wiring; 상기 게이트 절연막 상부에 형성되어 있으며, 상기 데이터 배선 위에 적어도 일부분 중첩되어 있는 복수의 칼라 필터층과A plurality of color filter layers formed on the gate insulating layer and overlapping at least partially on the data line; 상기 칼라 필터층 위에 형성되고 상기 각각의 드레인 전극과 전기적으로 연결된 복수의 화소 전극으로 이루어짐을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.And a plurality of pixel electrodes formed on the color filter layer and electrically connected to the respective drain electrodes. (신설) 제13항에서, 상기 각각의 화소 전극은 상기 데이터 배선 상에 적어도 일부분 중첩됨을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.(New) The thin film transistor substrate for liquid crystal display device according to claim 13, wherein each pixel electrode is at least partially overlapped on the data line. (신설) 제13항에서, 상기 데이터 배선은 비정질 실리콘층, 접촉 저항층과 금속층으로 구성됨을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.(New) The thin film transistor substrate for liquid crystal display device according to claim 13, wherein the data line is composed of an amorphous silicon layer, a contact resistance layer, and a metal layer. (신설) 제13항에서 상기 게이트 라인과 동일한 층에 형성되어 있는 유지 전극을 더 포함하는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.(New) The thin film transistor substrate for liquid crystal display device according to claim 13, further comprising a sustain electrode formed on the same layer as the gate line. (신설) 제16항에서, 상기 유지 전극과 적어도 일부분이 중첩되어 상기 데이터 배선과 동일한 층으로 형성된 도전체 패턴을 더 포함하는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.(New) The thin film transistor substrate for liquid crystal display device according to claim 16, further comprising a conductor pattern in which at least a portion of the sustain electrode overlaps and is formed in the same layer as the data line. (신설) 제13항에서, 서로 이웃하는 상기 칼라 필터층은 적어도 일부분이 중첩됨을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.(New) The thin film transistor substrate for liquid crystal display device according to claim 13, wherein at least a portion of the color filter layers adjacent to each other overlap. (신설) 제13항에서, 상기 컬러 필터층과 상기 화소 전극 사이에 형성되어 있는 절연막을 더 포함하는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.(New) The thin film transistor substrate for liquid crystal display device according to claim 13, further comprising an insulating film formed between the color filter layer and the pixel electrode. (신설) 기판 상에 서로 평행하게 형성된 복수의 게이트 배선,(Newly formed) a plurality of gate wirings formed in parallel with each other on a substrate, 상기 게이트 배선을 덮는 게이트 절연막,A gate insulating film covering the gate wiring, 상기 게이트 배선과 서로 교차하면서 각각 서로 평행하게 형성되고 비정질 실리콘층, 접촉 저항층 및 금속층으로 이루어진 데이터 배선,A data line intersecting with the gate line and formed in parallel with each other, the data line including an amorphous silicon layer, a contact resistance layer, and a metal layer, 상기 각각의 게이트 배선에 연결되어 있는 게이트 전극, 상기 각각의 데이터 배선에 연결되어 있는 소스 전극 및 복수의 드레인 전극으로 각각 구성된 복수의 박막 트랜지스터,A plurality of thin film transistors each comprising a gate electrode connected to the respective gate wirings, a source electrode and a plurality of drain electrodes connected to the respective data wirings, 상기 데이터 배선 상에 적어도 일부분 적층되고, 상기 박막 트랜지스터의 소스 전극과 드레인 적극 사이에 드러난 비정질 실리콘층과 접촉하는 절연막,An insulating film at least partially stacked on the data line and in contact with an amorphous silicon layer exposed between the source electrode and the drain electrode of the thin film transistor; 상기 절연막 위에 형성되고 상기 각각의 드레인 전극과 전기적으로 연결된 복수의 화소 전극A plurality of pixel electrodes formed on the insulating film and electrically connected to the respective drain electrodes 을 포함하는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.Thin film transistor substrate for a liquid crystal display device comprising a. (신설) 제20항에서, 상기 각각의 화소 전극은 상기 데이터 배선과 적어도 일부분 중첩됨을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.(New) The thin film transistor substrate for liquid crystal display device according to claim 20, wherein each pixel electrode at least partially overlaps the data line. (신설) 제20항에서 상기 게이트 배선과 동일한 층으로 형성되어 있는 유지 전극을 더 포함하는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.(New) The thin film transistor substrate for liquid crystal display device according to claim 20, further comprising a sustain electrode formed of the same layer as the gate wiring. (신설) 제22항에서, 상기 유지 전극과 적어도 일부분이 중첩되어 있으며, 상기 데이터 배선과 동일한 층으로 형성되어 있는 도전체 패턴을 더 포함하는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.(New) The thin film transistor substrate for liquid crystal display device according to claim 22, further comprising a conductor pattern in which at least a portion of the sustain electrode overlaps and is formed of the same layer as the data line.
KR1019990014896A 1999-04-26 1999-04-26 Methods for manufacturing thin film transistor panels for liquid crystal display KR100333979B1 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019990014896A KR100333979B1 (en) 1999-04-26 1999-04-26 Methods for manufacturing thin film transistor panels for liquid crystal display
JP2000126632A JP2001005038A (en) 1999-04-26 2000-04-26 Thin film transistor substrate for liquid crystal display device and its production
US09/558,647 US6759281B1 (en) 1999-04-26 2000-04-26 Method of making a display switch having a contact hole through a passivation layer and a color filter
US10/273,298 US7098480B2 (en) 1999-04-26 2002-10-18 Thin film transistor array panel and a method for manufacturing the same
US11/378,714 US7393726B2 (en) 1999-04-26 2006-03-16 Thin film transistor array panel and methods for manufacturing the same
US12/143,685 US7759176B2 (en) 1999-04-26 2008-06-20 Thin film transistor array panel and methods for manufacturing the same
US12/834,798 US7943939B2 (en) 1999-04-26 2010-07-12 Thin film transistor array panel and methods for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990014896A KR100333979B1 (en) 1999-04-26 1999-04-26 Methods for manufacturing thin film transistor panels for liquid crystal display

Publications (2)

Publication Number Publication Date
KR20000067257A KR20000067257A (en) 2000-11-15
KR100333979B1 true KR100333979B1 (en) 2002-04-24

Family

ID=19582252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990014896A KR100333979B1 (en) 1999-04-26 1999-04-26 Methods for manufacturing thin film transistor panels for liquid crystal display

Country Status (1)

Country Link
KR (1) KR100333979B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100641732B1 (en) * 2000-12-29 2006-11-06 엘지.필립스 엘시디 주식회사 Fabricating Method of X-ray Detecting Device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560971B1 (en) * 1999-06-03 2006-03-15 삼성전자주식회사 a manufacturing method of a thin film transistor panel for liquid crystal displays
KR100729764B1 (en) * 2000-11-15 2007-06-20 삼성전자주식회사 Thin film transistor substrte addressed liquid crystal display including method manufacturing the same
KR100878264B1 (en) * 2001-12-12 2009-01-13 삼성전자주식회사 Methods for manufacturing thin film transistor panels for liquid crystal display
TWI273712B (en) * 2005-12-30 2007-02-11 Au Optronics Corp A method for manufacturing a bottom substrate of a liquid crystal display device with three mask processes

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5349503A (en) * 1991-12-31 1994-09-20 At&T Bell Laboratories Illuminated transparent display with microtextured back reflector
KR960018698A (en) * 1994-11-24 1996-06-17 사토 후미오 Electrode substrate, its manufacturing method and display device using same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5349503A (en) * 1991-12-31 1994-09-20 At&T Bell Laboratories Illuminated transparent display with microtextured back reflector
KR960018698A (en) * 1994-11-24 1996-06-17 사토 후미오 Electrode substrate, its manufacturing method and display device using same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100641732B1 (en) * 2000-12-29 2006-11-06 엘지.필립스 엘시디 주식회사 Fabricating Method of X-ray Detecting Device

Also Published As

Publication number Publication date
KR20000067257A (en) 2000-11-15

Similar Documents

Publication Publication Date Title
KR100372306B1 (en) Manufacturing Method of Thin Film Transistor
KR100925458B1 (en) Thin film transistor array panel and method manufacturing the same
KR100870013B1 (en) a thin film transistor array panel and a method for manufacturing the panel
JP2000180898A (en) Thin film transistor substrate for liquid crystal display device and its manufacture
KR20060135995A (en) Thin Film Transistor substrate and method of manufacturing for the same
KR20070000025A (en) Thin film transistor substrate and method of manufacturing for the same
KR100312757B1 (en) A manuraturing method of thin film transistor and a photolithography method of thin films
KR100601168B1 (en) Thin film transistor substrate and manufacturing method thereof
KR100333979B1 (en) Methods for manufacturing thin film transistor panels for liquid crystal display
KR100623980B1 (en) Thin film transistor array panel for liquid crystal display and manufacturing method of the same
KR100601170B1 (en) Thin film transistor panels for display device and manufacturing methods thereof
KR100635943B1 (en) Thin film transistor substrate and manufacturing method thereof
KR100623975B1 (en) Photolithographic etching method of a thin film and manufacturing methods of a thin film transistor array panel for a liquid crystal display using the same
KR100686236B1 (en) Thin film transistor substrate and manufacturing method thereof
KR100601171B1 (en) Thin film transistor substrate for liquid crystal display and manufacturing method thereof
KR100590755B1 (en) Thin film transistor panels for liquid crystal display and method manufacturing the same
KR100601174B1 (en) a manufacturing method of a photo-mask for thin film transistor panels
KR100601177B1 (en) Thin film transistor panels for liquid crystal display and method manufacturing the same
KR100796746B1 (en) Manufacturing method of thin film transistor array panel for liquid crystal display
KR100670050B1 (en) Thin film transistor panels for liquid crystal display and method manufacturing the same
KR100806881B1 (en) Thin film transistor panels for display device and manufacturing methods thereof
KR100729776B1 (en) Thin film transistor substrate for liquid crystal display and manufacturing method thereof
KR100560971B1 (en) a manufacturing method of a thin film transistor panel for liquid crystal displays
KR20010026392A (en) Methods for manufacturing thin film transistor array panels
KR100910563B1 (en) Thin film transistor array panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 18

EXPY Expiration of term