KR100333390B1 - method of forming gate electrode of semiconductor device - Google Patents
method of forming gate electrode of semiconductor device Download PDFInfo
- Publication number
- KR100333390B1 KR100333390B1 KR1019990025699A KR19990025699A KR100333390B1 KR 100333390 B1 KR100333390 B1 KR 100333390B1 KR 1019990025699 A KR1019990025699 A KR 1019990025699A KR 19990025699 A KR19990025699 A KR 19990025699A KR 100333390 B1 KR100333390 B1 KR 100333390B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- gate
- gate electrode
- oxide film
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 23
- 239000010937 tungsten Substances 0.000 claims abstract description 23
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 21
- 230000003647 oxidation Effects 0.000 claims abstract description 20
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 229920005591 polysilicon Polymers 0.000 claims abstract description 12
- 125000006850 spacer group Chemical group 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000003963 antioxidant agent Substances 0.000 claims abstract description 9
- 230000003078 antioxidant effect Effects 0.000 claims abstract description 9
- 230000004888 barrier function Effects 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims abstract description 6
- 230000003064 anti-oxidating effect Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- -1 tungsten nitride Chemical class 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 1
- 230000002401 inhibitory effect Effects 0.000 abstract description 3
- 150000004767 nitrides Chemical class 0.000 abstract description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 2
- 239000012535 impurity Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47B—TABLES; DESKS; OFFICE FURNITURE; CABINETS; DRAWERS; GENERAL DETAILS OF FURNITURE
- A47B57/00—Cabinets, racks or shelf units, characterised by features for adjusting shelves or partitions
- A47B57/30—Cabinets, racks or shelf units, characterised by features for adjusting shelves or partitions with means for adjusting the height of detachable shelf supports
- A47B57/54—Cabinets, racks or shelf units, characterised by features for adjusting shelves or partitions with means for adjusting the height of detachable shelf supports consisting of clamping means, e.g. with sliding bolts or sliding wedges
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47B—TABLES; DESKS; OFFICE FURNITURE; CABINETS; DRAWERS; GENERAL DETAILS OF FURNITURE
- A47B47/00—Cabinets, racks or shelf units, characterised by features related to dismountability or building-up from elements
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47B—TABLES; DESKS; OFFICE FURNITURE; CABINETS; DRAWERS; GENERAL DETAILS OF FURNITURE
- A47B96/00—Details of cabinets, racks or shelf units not covered by a single one of groups A47B43/00 - A47B95/00; General details of furniture
- A47B96/02—Shelves
- A47B96/024—Shelves characterised by support bracket location means, e.g. fixing means between support bracket and shelf
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47B—TABLES; DESKS; OFFICE FURNITURE; CABINETS; DRAWERS; GENERAL DETAILS OF FURNITURE
- A47B96/00—Details of cabinets, racks or shelf units not covered by a single one of groups A47B43/00 - A47B95/00; General details of furniture
- A47B96/06—Brackets or similar supporting means for cabinets, racks or shelves
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47B—TABLES; DESKS; OFFICE FURNITURE; CABINETS; DRAWERS; GENERAL DETAILS OF FURNITURE
- A47B2230/00—Furniture jointing; Furniture with such jointing
- A47B2230/07—Releasable locking means or connectors for fastening together parts of furniture
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47B—TABLES; DESKS; OFFICE FURNITURE; CABINETS; DRAWERS; GENERAL DETAILS OF FURNITURE
- A47B2230/00—Furniture jointing; Furniture with such jointing
- A47B2230/09—O-rings or sleeves as connection parts
Abstract
본 발명은 반도체 소자의 게이트 전극 형성 방법을 개시한다. 개시된 본 발명은, 반도체 기판 상에 게이트 산화막, 도핑된 폴리실리콘막, TiN막으로 이루어진 금속 장벽막, 텅스텐막 및, 산화막 또는 질화막으로 이루어진 하드 마스크막을 순차적으로 형성한 후, 패터닝된 마스크를 이용해서 상기 각 막들을 패터닝하여 게이트 전극을 형성한다. 이어서, 전체 결과물상에 산화를 저지하는 특성을 갖는 산화 방지막을 증착한 후, 산화 방지막을 반응성 이온 식각하여 적층 구조로된 게이트 전극의 양측벽에 산화 방지용 스페이서를 형성한다. 그런 다음, 상기 결과물에 대해 게이트 산화 공정을 수행한다. 이 때, 텅스텐막은 산화 방지용 스페이서에 의해 팽창되지 않으며, 반도체 기판 표면에 성장하는 산화막은 산화 방지용 스페이서 하부를 통해 성장하는 게이트 버즈빅을 갖게 된다.The present invention discloses a method for forming a gate electrode of a semiconductor device. The disclosed invention sequentially forms a gate oxide film, a doped polysilicon film, a metal barrier film made of a TiN film, a tungsten film, and a hard mask film made of an oxide film or a nitride film on a semiconductor substrate, and then uses a patterned mask. Each of the layers is patterned to form a gate electrode. Subsequently, an oxide film having a property of inhibiting oxidation is deposited on the entire resultant, and then the antioxidant film is reactive ion-etched to form an antioxidant spacer on both side walls of the gate electrode having a laminated structure. Then, a gate oxidation process is performed on the resultant. At this time, the tungsten film is not expanded by the antioxidant spacer, and the oxide film growing on the surface of the semiconductor substrate has a gate buzz big growing through the lower portion of the antioxidant spacer.
Description
본 발명은 반도체 소자의 게이트 전극 형성 방법에 관한 것으로, 보다 구체적으로는 게이트 버즈빅(bird's beak)을 형성하는 방법에 관한 것이다.The present invention relates to a method for forming a gate electrode of a semiconductor device, and more particularly to a method for forming a gate bird's beak.
일반적으로, 게이트 전극은 모스 트랜지스터를 셀렉팅하는 전극으로서, 주로 불순물이 도핑된 폴리실리콘막으로 형성되거나 또는 불순물이 도핑된 폴리실리콘막과 텅스텐막의 적층막으로 형성된다. 이러한 폴리실리콘/텅스텐막의 이중 구조로이루어진 게이트 전극을 형성하는 종래의 방법을 개략적으로 설명하면 다음과 같다.In general, the gate electrode is an electrode for selecting a MOS transistor, and is mainly formed of a polysilicon film doped with impurities or a laminated film of a polysilicon film and a tungsten film doped with impurities. A conventional method of forming a gate electrode formed of such a double structure of polysilicon / tungsten film is briefly described as follows.
반도체 기판 상에 게이트 산화막을 열성장 또는 증착 방식에 의하여 형성한 다음, 게이트 산화막 상부에 불순물이 도핑된 폴리실리콘막을 소정 두께로 증착한다. 이어서, 폴리실리콘막 상에 물리적 증착 방식으로 텅스텐막을 증착한다. 이때, 증착시 텅스텐막은 비정질 상태이다. 그런 다음, 기판 결과물을 소정 온도에서 수 초 동안 급속 열처리 공정(rapid thermal process)을 실시하여, 비정질 상태의 텅스텐막을 결정질 상태의 텅스텐막으로 상변화시킨다.After the gate oxide film is formed on the semiconductor substrate by thermal growth or vapor deposition, a polysilicon film doped with impurities is deposited on the gate oxide film to a predetermined thickness. Next, a tungsten film is deposited on the polysilicon film by physical vapor deposition. At this time, during deposition, the tungsten film is in an amorphous state. The substrate resultant is then subjected to a rapid thermal process at a predetermined temperature for a few seconds to phase change the amorphous tungsten film into a crystalline tungsten film.
이어서, 텅스텐막 상에 식각 마스크로서 이용하면서 고집적 소자에서 자기 정합 콘택 형성을 목적으로 이용하는 하드 마스크막으로 산화막 또는 질화막을 증착한다. 이어, 공지의 포토리소그라피 방식을 이용하여 하드 마스크막과 텅스텐막, 도핑된 폴리실리콘막 및 게이트 산화막을 식각하여, 게이트 전극을 형성한다.이후, 상기 막들의 식각시에 발생된 기판 손상을 회복시키면서, 게이트 버즈빅을 형성하기 위해 게이트 산화 공정을 수행한다.Subsequently, an oxide film or a nitride film is deposited on the tungsten film with a hard mask film used for the purpose of forming a self-aligned contact in the highly integrated device while being used as an etching mask. Subsequently, the hard mask layer, the tungsten layer, the doped polysilicon layer, and the gate oxide layer are etched using a known photolithography method to form a gate electrode. A gate oxidation process is performed to form a gate buzzvik.
그런데, 전술한 바와 같은 종래 기술에서는 게이트 산화 공정을 수행하는 동안에 게이트 전극의 재료인 텅스텐막이 팽창되는 현상이 발생되며, 이로 인해, 게이트 전극의 신뢰성이 저하되는 문제점이 있다.However, in the prior art as described above, a phenomenon in which a tungsten film, which is a material of the gate electrode, is expanded while the gate oxidation process is performed, causes a problem that the reliability of the gate electrode is lowered.
또한, 이를 해소하기 위해 게이트 산화 공정을 실시하지 않게 되면, 게이트 가장자리 영역의 신뢰성이 저하되는 새로운 문제점이 발생된다.In addition, if the gate oxidation process is not performed to solve this problem, a new problem arises in that the reliability of the gate edge region is lowered.
따라서, 본 발명은 상기된 제반 문제점을 해소하기 위해 안출된 것으로서, 게이트 산화 공정시에 텅스텐막이 팽창되는 현상을 방지할 수 있는 반도체 소자의 게이트 전극 형성 방법을 제공하는데, 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for forming a gate electrode of a semiconductor device capable of preventing the tungsten film from expanding during the gate oxidation process.
도 1 내지 도 4는 본 발명에 따른 게이트 전극 형성 방법을 순차적으로 나타낸 단면도.1 to 4 are cross-sectional views sequentially illustrating a method of forming a gate electrode according to the present invention.
- 도면의 주요 부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawing-
10 ; 반도체 기판 11 ; 게이트 산화막10; Semiconductor substrate 11; Gate oxide
12 ; 폴리실리콘막 13 ; 금속 장벽막12; Polysilicon film 13; Metal barrier membrane
14 ; 텅스텐막 15 ; 하드 마스크막14; Tungsten film 15; Hard mask
16 ; 산화 방지막 17 ; 산화막16; Antioxidant film 17; Oxide film
상기한 목적을 달성하기 위하여, 본 발명에 따른 게이트 전극 형성 방법은 다음과 같다.In order to achieve the above object, the gate electrode forming method according to the present invention is as follows.
반도체 기판 상에 게이트 산화막, 도핑된 폴리실리콘막, 금속 장벽막, 텅스텐막 및 하드 마스크막을 순차적으로 형성한 후, 패터닝된 마스크를 이용해서 상기 각 막들을 패터닝하여 게이트 전극을 형성한다. 이어서, 전체 결과물 상에 산화를 저지하는 특성을 갖는 산화 방지막을 증착한 후, 산화 방지막을 반응성 이온 식각하여 상기 게이트 전극의 양측벽에 산화 방지용 스페이서를 형성한다. 그런 다음, 상기 결과물에 대해 산화 공정을 수행한다. 이 때, 텅스텐막은 산화 방지용 스페이서에 의해 팽창되지 않으며, 반도체 기판 표면에서 성장하는 산화막은 산화 방지용 스페이서 하부를 통해 게이트 버즈빅을 갖게 된다.A gate oxide film, a doped polysilicon film, a metal barrier film, a tungsten film, and a hard mask film are sequentially formed on the semiconductor substrate, and then the respective films are patterned using a patterned mask to form a gate electrode. Subsequently, an oxide film having a property of inhibiting oxidation is deposited on the entire product, and then the oxide film is reactive ion etched to form an antioxidant spacer on both sidewalls of the gate electrode. Then, an oxidation process is performed on the result. At this time, the tungsten film is not expanded by the anti-oxidation spacer, and the oxide film growing on the surface of the semiconductor substrate has a gate buzz big under the anti-oxidation spacer.
상기된 본 발명에 의하면, 산화 방지용 스페이서를 형성한 상태에서 산화 공정을 실시하게 되므로써, 텅스텐막의 팽창이 일어나는 것이 방지되면서 게이트 버즈빅을 형성할 수가 있게 된다.According to the present invention described above, by performing the oxidation step in the state where the spacer for preventing oxidation is formed, the gate buzz big can be formed while preventing the tungsten film from expanding.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1 내지 도 4는 본 발명에 따른 게이트 전극 형성 방법을 순차적으로 나타낸 단면도이다.1 to 4 are cross-sectional views sequentially illustrating a method of forming a gate electrode according to the present invention.
먼저, 도 1에 도시된 바와 같이, 반도체 기판(10) 상에 게이트 산화막(11)을 형성하고, 이 게이트 산화막(11) 상에 도핑된 폴리실리콘막(12), TiN막으로된 금속 장벽막(13), 텅스텐막(14) 및, 산화막 또는 질화막으로된 하드 마스크막(15)을 통상의 화학기상증착(Chemical Vapor Depositio) 공정을 이용해서 순차적으로 증착한다. 그런 다음, 패터닝된 마스크(도시안됨)를 이용해서 상기 하드 마스크막(15), 텅스텐막(14), 금속 장벽막(13) 및 도핑된 폴리실리콘막(12)을 식각하고, 이 결과로, 게이트 전극을 형성한다.First, as shown in FIG. 1, a gate oxide film 11 is formed on a semiconductor substrate 10, and a metal barrier film made of a polysilicon film 12 and a TiN film doped on the gate oxide film 11 is formed. (13), the tungsten film 14 and the hard mask film 15 made of an oxide film or a nitride film are sequentially deposited by using a conventional chemical vapor deposition process. Then, the hard mask film 15, the tungsten film 14, the metal barrier film 13 and the doped polysilicon film 12 are etched using a patterned mask (not shown), and as a result, A gate electrode is formed.
다음으로, 도 2에 도시된 바와 같이, 전체 결과물 상에 산화 방지막(16)을 50Å 이하의 두께로 증착한다. 상기 산화 방지막(16)은 600℃ 이하에서 산화를 방지하는 특성을 갖는 텅스텐 질화막으로 형성함이 바람직하다.Next, as shown in FIG. 2, the antioxidant film 16 is deposited to a thickness of 50 kPa or less on the entire resultant. The anti-oxidation film 16 is preferably formed of a tungsten nitride film having a property of preventing oxidation at 600 ° C or less.
그런 다음, 도 3에 도시된 바와 같이, 상기 산화 방지막(16)을 반응성 이온 식각하여 게이트 전극의 양측벽에 산화 방지용 스페이서(16)를 형성한다.이러한 상태에서, 게이트 전극 형성을 위한 식각시에 발생된 기판(10) 손상이 회복되도록, 상기 결과물에 대한 게이트 산화 공정을 수행함으로써, 도 4에 도시된 바와 같은 결과물을 얻는다. 이때, 게이트 산화 공정 동안에 반도체 기판(10)의 표면에 산화막(17)이 소정 두께만큼 성장하게 되는데, 이 산화막(17)은 산화 방지용 스페이서(16)의 하부를 통해 성장하는 게이트 버즈빅을 갖게 된다. 또한, 상기 게이트 산화 공정시, 텅스텐막(14)은 산화 방지용 스페이서(16)에 의해 팽창되지 않게 된다.Then, as illustrated in FIG. 3, the antioxidant layer 16 is etched with reactive ions to form an oxidation spacer 16 on both sidewalls of the gate electrode. In this state, during etching for forming the gate electrode By performing a gate oxidation process on the resultant, the resulting resultant as shown in FIG. At this time, during the gate oxidation process, the oxide film 17 is grown on the surface of the semiconductor substrate 10 by a predetermined thickness, and the oxide film 17 has a gate buzz big growing through the lower portion of the spacer spacer 16 for preventing oxidation. . In the gate oxidation process, the tungsten film 14 is not expanded by the spacer 16 for preventing oxidation.
이상에서 자세히 설명된 바와 같이 본 발명에 의하면, 게이트 전극의 측벽이 산화를 억제하는 산화 방지용 스페이서로 차단되므로, 텅스텐막의 팽창이 방지되면서 게이트 버즈빅을 형성하는 것이 구현된다.As described in detail above, according to the present invention, since the sidewall of the gate electrode is blocked by an oxidation inhibiting spacer which suppresses oxidation, it is possible to form a gate buzz big while preventing expansion of the tungsten film.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025699A KR100333390B1 (en) | 1999-06-30 | 1999-06-30 | method of forming gate electrode of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025699A KR100333390B1 (en) | 1999-06-30 | 1999-06-30 | method of forming gate electrode of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010004931A KR20010004931A (en) | 2001-01-15 |
| KR100333390B1 true KR100333390B1 (en) | 2002-04-18 |
Family
ID=19597585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990025699A KR100333390B1 (en) | 1999-06-30 | 1999-06-30 | method of forming gate electrode of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100333390B1 (en) |
-
1999
- 1999-06-30 KR KR1019990025699A patent/KR100333390B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010004931A (en) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6498067B1 (en) | Integrated approach for controlling top dielectric loss during spacer etching | |
| US5496779A (en) | Method for fabricating a self-aligned T-gate metal semiconductor field effect transistor | |
| JPH0817930A (en) | Semiconductor device structure using etching stop layer and its method | |
| US6878580B2 (en) | Semiconductor device having gate with negative slope and method for manufacturing the same | |
| KR100299386B1 (en) | Gate electrode formation method of semiconductor device | |
| JP2004128314A (en) | Method for manufacturing semiconductor device | |
| US6291890B1 (en) | Semiconductor device having a silicide structure | |
| KR100434495B1 (en) | Method for manufacturing semiconductor device | |
| KR100333390B1 (en) | method of forming gate electrode of semiconductor device | |
| JPH11289087A (en) | Semiconductor device and its manufacture | |
| KR101062835B1 (en) | Method for manufacturing gate electrode of semiconductor device using double hard mask | |
| WO2006132789A2 (en) | Methods of etching nickel silicide and cobalt silicide and methods of forming conductive lines | |
| KR100353528B1 (en) | method of forming gate electrode of semiconductor device | |
| KR100318259B1 (en) | Gate electrode formation method of semiconductor device | |
| KR100772262B1 (en) | Method for manufacturing non-salicidation film of semiconductor device | |
| KR100315024B1 (en) | Gate electrode formation method of semiconductor device | |
| KR100525912B1 (en) | Method of manufacturing a semiconductor device | |
| KR100414025B1 (en) | Method for forming a silicide of semiconductor device | |
| KR100881736B1 (en) | Method of manufacturing semiconductor device | |
| KR0176102B1 (en) | Method for forming locus isolation of semiconductor device | |
| KR100525084B1 (en) | method for forming gate electrode in semiconductor device | |
| WO2003054951A1 (en) | Semiconductor device comprising a thin oxide liner and method of manufacturing the same | |
| KR20000040110A (en) | Fabrication method of semiconductor device | |
| KR970003426A (en) | Manufacturing Method of Semiconductor Device | |
| KR20000066540A (en) | Method of forming dissymmetric salicide layer in Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |