KR100333051B1 - Vocoder tx/rx frame tick generation logic in cdma - Google Patents
Vocoder tx/rx frame tick generation logic in cdma Download PDFInfo
- Publication number
- KR100333051B1 KR100333051B1 KR1020000021233A KR20000021233A KR100333051B1 KR 100333051 B1 KR100333051 B1 KR 100333051B1 KR 1020000021233 A KR1020000021233 A KR 1020000021233A KR 20000021233 A KR20000021233 A KR 20000021233A KR 100333051 B1 KR100333051 B1 KR 100333051B1
- Authority
- KR
- South Korea
- Prior art keywords
- interrupt
- register
- voice encoder
- depiram
- logic
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 abstract description 6
- 241000238876 Acari Species 0.000 description 9
- 238000010295 mobile communication Methods 0.000 description 4
- 230000001413 cellular effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
- G10L19/00—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
- G10L19/04—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis using predictive techniques
- G10L19/16—Vocoder architecture
- G10L19/18—Vocoders using multiple modes
Landscapes
- Engineering & Computer Science (AREA)
- Computational Linguistics (AREA)
- Signal Processing (AREA)
- Health & Medical Sciences (AREA)
- Audiology, Speech & Language Pathology (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
본 발명은 코드분할 다중 접속시스템에서 음성부호기의 송수신 채널용량 향상 및 소형화를 기할 수 있도록 한 코드 분할 다중접속 시스템의 음성부호기 송수신 프레임 틱 발생로직에 관한 것으로,The present invention relates to a voice encoder transmit and receive frame tick generation logic of a code division multiple access system to improve and downsize the transmission and reception channel capacity of a voice encoder in a code division multiple access system.
본 발명은 음성부호기 송수신 프레임 틱 발생 로직에 있어서, 할당된 8 비트 X 160 시간등분의 타임 슬라이스 레지스터, 할당된 음성부호기 채널에 대응되는 인터럽트를 발생하는 인터럽트 레지스터, 20 개의 블록을 구분하기 위하여 3 바이트을 위한 메모리 블록의 인터럽트 위치지정 레지스터로 구성된 디피램부와; 상기 디피램부와 어드레스 및 데이터를 송수신하는 각 레지스터의 내용을 읽고 쓰기 동작하는 디피램 인터페이스부, 프로세세에 인터럽트를 발생하는 인터럽트 발생부, 업카운터, 비교부로 구성된 프로그래어블 로직으로 구성한 것을 특징으로 한다.According to the present invention, in the voice encoder transmit / receive frame tick generation logic, an allocated 8-bit X 160 time slice register, an interrupt register for generating an interrupt corresponding to the assigned voice encoder channel, and three bytes for distinguishing 20 blocks A deramp portion comprising an interrupt positioning register of a memory block for the memory; And a programmable logic consisting of a depiram interface unit for reading and writing contents of each register that transmits and receives addresses and data to and from the depiram unit, an interrupt generator for generating an interrupt in a processor, an up counter, and a comparator. do.
Description
본 발명은 코드 분할 다중 접속 시스템의 음성부호기 송수신프레임 틱 발생로직에 관한 것으로, 보다 상세하게는 코드분할 다중 접속시스템에서 음성부호기의 송수신 채널용량 향상 및 소형화를 기할 수 있도록 한 코드 분할 다중접속 시스템의 음성부호기 송수신 프레임 틱 발생로직에 관한 것이다.The present invention relates to a voice encoder transmit / receive frame tick generation logic of a code division multiple access system. More particularly, the present invention relates to a code division multiple access system capable of improving and minimizing transmission / reception channel capacity of a voice encoder in a code division multiple access system. Voice encoder transmission and reception frame tick generation logic.
현재 코드 분할 다중 접속 시스템을 이용한 디지털 셀룰러 시스템, 개인휴대통신, 광대역 무선망 등의 음성부호기에서 사용하고 있는 송수신 프레임 틱(tick)은 프로그래어블 로직으로 구성되어 있으며, 상기 프로그래어블 로직은 20 msec를 음성부호기 기준신호(reference strobe)로 사용하고, 이 기준신호는 160 시간 등분(time slices)되며, 이 160 시간 등분된 기준신호는 송수신을 위하여 할당되어 운용되고 있다.The transmit / receive frame ticks used in voice encoders such as digital cellular systems, personal mobile communication, and broadband wireless networks using code division multiple access systems are composed of programmable logic, and the programmable logic is 20 msec is used as a reference signal (reference strobe), and this reference signal is divided into 160 time slices, and this 160-hour divided reference signal is allocated and operated for transmission and reception.
상기 음성부호기 보드는 8-12 개의 음성부호기 채널과 같은 개수의 송수신 프레임 틱을 가지고 있으며, 상기 각 음성부호기 채널 당 송수신을 위하여 각각 1 개씩 필요로 하는 시간등분을 할당하게 된다.The voice coder board has the same number of transmit and receive frame ticks as 8-12 voice coder channels, and allocates one time equal to each voice coder channel for transmission and reception.
그리고 상기 시간등분을 위한 시간등분 위치를 나타내는 8 비트의 버퍼를 가지고 있으며, 8-12개의 채널들은 각각의 송수신 프레임 틱을 위한 다운카운터를 가지고 있고, 프로세서에 인터럽트를 하기 위하여 인터럽트 레지스터 로직을 포함하고 있다.It has an 8-bit buffer that represents the time-division location for the time division, and the 8-12 channels have down counters for each transmit and receive frame tick, and include interrupt register logic to interrupt the processor. have.
이와 같이 구성되는 프로그램어블 로직은 20 msec 기준 틱(reference tick) 시점에서 모든 유효한 음성부호기 채널의 시간 등분 값이 각각의 8 비트 버퍼로부터 해당 다운카운터로 로딩 및 클럭킹되면서 다운카운팅 된다.The programmable logic configured as described above is counted down as the time equal value of all valid voice coder channels is loaded and clocked from each 8-bit buffer to the corresponding down counter at a 20 msec reference tick.
상기 다운카운터는 카운터 값이 '1'이 되면 프로세서로의 인터럽트를 생성하기 위한 레지스터에 '1'로 설정이 되고, 프로세서로의 인터럽트가 생성된다.When the counter is '1', the down counter is set to '1' in a register for generating an interrupt to the processor, and an interrupt to the processor is generated.
그 후 프로세서가 인터럽트를 인지하여 레지스터를 읽을 때 인터럽트 레지스터의 값이 클리어 되고, 이때 상기 프로세서는 음성부호기 채널과 음성정보 및 제어데이타를 송수신하게 된다.Then, when the processor recognizes the interrupt and reads the register, the value of the interrupt register is cleared, and the processor transmits and receives the voice encoder channel and voice information and control data.
이와 같이 종래의 음성부호기 송수신 프레임 틱 발생 로직의 각 음성부호기 채널들은 전용으로 할당된 송수신 다운카운터(2개/채널)를 가지며, 시간등분 값을 저장하기 위한 내부 버퍼를 각각 가지므로 채널용량이 증가되면 이에 비례하여 로직 또한 증가하게 되므로, 상기 채널 용량을 증가 할 경우 구현상에 어려움이 발생되게 된다.As such, each voice coder channel of the conventional voice coder transmit / receive frame tick generation logic has a dedicated transmit / receive down counter (2 / channel) and has an internal buffer for storing time-division values, thereby increasing channel capacity. If the logic is also increased proportionally to this, increasing the channel capacity will cause difficulties in implementation.
이와 같이 종래의 코드 분할 다중 접속 시스템을 이용한 디지털 셀룰러 시스템, 개인휴대통신, 광대역 무선망 등의 음성부호기 보드에서 음성부호기 채널수가 8-12개 정도의 저밀도 용량을 가지고 있어서, 상기 음성부호기에 사용하고 있는 송수신 프레임 틱(tick)을 단순히 프로그래어블 로직으로 구성하여 사용하였다.In the voice encoder board of the conventional digital division system using a code division multiple access system, personal mobile communication, broadband wireless network, and the like, the number of voice encoder channels has a low density of about 8-12, so that the voice encoder can be used for the voice encoder. Transmitting and receiving frame ticks were simply configured as programmable logic.
그러나 영상이동통신(IMT-2000)과 같은 고 용량의 시스템으로 천이할 때 상기 음성부호기 보드는 보드당 채널용량의 증가와 시스템의 소형화로 음성부호기 채널의 수가 수십 채널로 증가하게 되며 이에 따라 음성부호기 송수신 프레임 틱의 수를 증가하게 되어 상기 저밀도 용량의 음성부호기는 고 비용을 부담하여 송수신 프레임 틱을 제공하기 위한 프로그램어블 로직을 다시 구성하여야 하고, 상기 음성부호기 보드의 장착 면적이 많은 부분을 차지하게 되어 상기 보드당 음성부호기의 채널의 수도 조절하지 않으면 안되는 여러 가지 제반 문제점을 가지게 되었다.However, when transitioning to a high capacity system such as video mobile communication (IMT-2000), the voice encoder board increases the number of voice encoder channels to dozens of channels due to the increase in channel capacity per board and the miniaturization of the system. Since the number of transmit / receive frame ticks is increased, the low-density voice encoder needs to reconfigure programmable logic for providing transmit / receive frame ticks at high cost, and the mounting area of the voice encoder board occupies a large portion. As a result, the number of channels of the voice encoder per board has to be adjusted.
따라서 본 발명의 목적은 음성부호기에서 사용되는 프로그램어블 로직에 음성부호기 채널당 2 개의 다운카운터로 구성된 것을 구성하고자 하는 채널들에 하나의 업카운터와 디피램과 함께 구성하여 최대 160 프레임 틱까지 처리할 수 있도록 함으로써, 최대 80 개의 음성부호기 채널을 수용할 수 있도록 한 고밀도의 로직을 제공하고자 하는데 있다.Therefore, an object of the present invention can be configured with one up counter and defiram on the channels to be composed of two down counters per channel of the voice encoder in the programmable logic used in the voice encoder and can process up to 160 frame ticks. It is intended to provide high density logic that can accommodate up to 80 voice encoder channels.
도 1 은 본 발명 음성부호기 송수신 프레임 틱 발생로직의 제어불럭도1 is a control block diagram of a voice coder transmission / reception frame tick generation logic of the present invention.
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
10; 디피램부 11; 시간 슬라이스 레지스터10; Depiram part 11; Time slice register
12; 인터럽트 레지스터 13; 인터럽트 위치 지정 레지스터12; Interrupt register 13; Interrupt Positioning Register
20; 프로그램어블 로직 21; 디피램 인터페이스 부20; Programmable logic 21; Defiram interface section
22; 인터럽트 발생부 23; 업 카운터22; An interrupt generator 23; Up counter
24; 비교부24; Comparator
상기의 목적을 실현하기 위하여 본 발명은 음성부호기 송수신 프레임 틱 발생 로직에 있어서, 할당된 8 비트 X 160 시간등분의 타임 슬라이스 레지스터, 할당된 음성부호기 채널에 대응되는 인터럽트를 발생하는 인터럽트 레지스터, 20 개의 블록을 구분하기 위하여 3 바이트을 위한 메모리 블록의 인터럽트 위치지정 레지스터로 구성된 디피램부와; 상기 디피램부와 어드레스 및 데이터를 송수신하는 각 레지스터의 내용을 읽고 쓰기 동작하는 디피램 인터페이스부, 프로세세에 인터럽트를 발생하는 인터럽트 발생부, 업카운터, 비교부로 구성된 프로그래어블 로직으로 구성한 것을 특징으로 한다.In order to achieve the above object, the present invention relates to an 8-bit X 160 time slice register, an interrupt register for generating an interrupt corresponding to the assigned voice encoder channel, in the voice encoder transmit / receive frame tick generation logic. A depiram portion configured of an interrupt positioning register of a memory block for three bytes to distinguish blocks; And a programmable logic consisting of a depiram interface unit for reading and writing contents of each register that transmits and receives addresses and data to and from the depiram unit, an interrupt generator for generating an interrupt in a processor, an up counter, and a comparator. do.
그러므로 본 발명에 의하면, 코드 분할 다중 접속 시스템의 음성부호기 보드에서 하나의 업카운터와 디피램부로 함께 구성하여, 하나의 음성부호기 채널에 하나의 프레임 틱 최대 160개의 프레임 틱도 가변적으로 할당할 수 있어서 20 msec 의 고정된 시간 틱(time tick)외에 20 msec 윈도우 내에서 125 usec 단위로 시간 틱 인터벌을 조절할 수 있어 유동적 활용이 가능하며 프레임 틱 로직을 구성하기위한 로직장치의 수를 줄일수 있어 하나의 음성부호기 보드 내에서 80개 음성부호기 채널까지의 고밀도 채널을 구성할 수 있게 된다.Therefore, according to the present invention, a voice encoder board of a code division multiple access system may be configured together with one up counter and a defiram unit, so that up to 160 frame ticks of one frame tick can be variably assigned to one voice encoder channel. In addition to a fixed time tick of 20 msec, the time tick interval can be adjusted in 125 usec units within a 20 msec window, allowing flexible use and reducing the number of logic devices for configuring frame tick logic. It is possible to configure high-density channels of up to 80 voice encoder channels in the voice encoder board.
이하 본 발명의 바람직한 실시예를 첨부되는 도면에 의거 상세히 설명하면 다음과 같다.Hereinafter, described in detail with reference to the accompanying drawings, preferred embodiments of the present invention.
도 1 은 본 발명 음성부호기 송수신 프레임 틱 발생로직의 제어불럭도 로서,시간 슬라이스 레지스터(11), 할당된 음성부호기 채널에 대응하는 인터럽트를 발생하는 인터럽트 레지스터(12), 인터럽트 위치 지정 레지스터(13)로 구성된 디피램부(10)과; 상기 디피램부(10)와 어드레스와 데이터를 송수신하는 디피램 인터럽트부(21), 인터럽트발생부(22), 업카운터(23), 비교부(24)로 구성되는 프로그램어블 로직(20)으로 구성되고, 상기 프로그램어블 로직(20)에는 50HZ(비교 클럭)4MHZ,8MHZ의 클럭신호가 인가되게 구성된다.1 is a control block diagram of a voice coder transmit / receive frame tick generation logic of the present invention, comprising: a time slice register 11, an interrupt register 12 for generating an interrupt corresponding to an assigned voice coder channel, and an interrupt positioning register 13; Depiram part 10 consisting of; Composed of a programmable logic 20 comprising a depiram interrupter 21, an interrupt generator 22, an up counter 23, and a comparator 24 for transmitting and receiving an address and data with the defiram 10. The programmable logic 20 is configured to receive clock signals of 50 MHz (comparative clock) 4 MHz and 8 MHz.
상기 디피램부(10)의 시간 슬라이스 레지스터(11)는 8 비트의 할당된 채널수와 160 시간등분을 갖는 레지스터 이다.The time slice register 11 of the defiram unit 10 is a register having an eight-bit allocated channel number and 160 time equivalents.
상기 인터럽트 레지스터(12)는 할당된 8 비트로 160개까지의 인터럽트 플레그를 갖는 레지스터이다.The interrupt register 12 is a register having up to 160 interrupt flags with 8 bits allocated.
상기 인터럽트 위치 지정레지스터(13)는 할당된 8 비트의 20개의 블록으로 구분하기 위하여 3 바이트를 갖는 레지스터이다.The interrupt positioning register 13 is a register having 3 bytes in order to divide into 20 blocks of 8 bits allocated.
상기 프로그램어블 로직(20)의 디피램 인터페이스부(21)는 디피램부(10)로부터 어드레스와 데이터에 의하여 디피램부(10)의 각 레지스터의 내용을 읽거나, 쓰기 동작을 수행하도록 구성된다.The depiram interface 21 of the programmable logic 20 is configured to read or write the contents of each register of the depiram 10 by the address and data from the depiram 10.
상기 인터럽트 발생부(22)는 디피램 인터페이스부(21)로부터 시간 슬라이스 레지스터의 해당 시간 슬라이스에 해당되는 값을 읽어 '0' 의 값이 아니면 유효한 시간등분이므로 그 값에 해당하는 인터럽트 레지스터(12)에 해당하는 비트'1'을 쓰기하며, 어떤 인터럽트 레지스터(12)의 열인지를 구하기 위한 인터럽트 위치 지정 레지스터의 해당비트에 '1'을 쓰기한 후 프로세서로 인터럽트를 발생하도록 구성된다.The interrupt generator 22 reads a value corresponding to the corresponding time slice of the time slice register from the depiram interface 21, and if it is not a value of '0', it is a valid time equivalent. The bit corresponding to the bit '1' is written and the processor writes '1' to the corresponding bit of the interrupt positioning register to determine which interrupt register 12 is a column.
상기 업카운터(23)는 50HZ(20 msec)의 간격으로 1-159 까지 카운터하고 매 카운트시 마다 상기 인터럽트 발생부(22)에 스트로브 신호를 발생하도록 구성된다.The up counter 23 is configured to counter 1-159 at intervals of 50 HZ (20 msec) and generate a strobe signal to the interrupt generator 22 at every count.
상기 비교부(24)는 업카운터(23)에서 카운트 될 때 마다 발생된 스트로브신호에 기준하여 디피램 인터페이스부(21)를 통한 디피램의 해당 시간 등분위치의 값을 읽어 이 값이 '0' 이 아니면 해당 시간 등분이 유효한 것으로 유효한 음성부호기 채널 번호를 인터럽트 발생부(22)에 스트로브 신호로 발생시키도록 구성된다.The comparator 24 reads the value of the corresponding time equal position of the defiram through the defiram interface 21 based on the strobe signal generated each time by the up counter 23 and the value is '0'. Otherwise, it is configured to generate a valid voice coder channel number to the interrupt generator 22 as a strobe signal in which the time equality is valid.
상기와 같이 구성되는 본 발명은 디피램부(10)와 프로그램어블 로직(20)을 초기화 시킨 상태에서, 하나의 음성부호기 채널이 할당되고, 시간 등분이 결정되었다면, 상기 디피램부(10)의 시간 슬라이스 레지스터(11)에서는 결정된 시간등분에 해당하는 위치에 음성채널수를 프로세서에 쓰기 한다.According to the present invention configured as described above, if one voice encoder channel is allocated and the time equality is determined in the state where the defiram unit 10 and the programmable logic 20 are initialized, the time slice of the defiram unit 10 is determined. The register 11 writes the number of voice channels to the processor at positions corresponding to the determined time equals.
이어서 상기 프로세서의 쓰기 진행중인 50HZ(20 msec)간격이 끝나면, 새로이 업 카운터(23)가 카운트하고 매 카운트시 마다 비교부(24)와 인터럽트 발생부(25)로 스트로브를 발생시켜 준다.Subsequently, when the 50HZ (20 msec) interval during the writing of the processor is completed, the up counter 23 newly counts and generates a strobe to the comparator 24 and the interrupt generator 25 at each count.
그리고 비교부(24)에서는 업 카운터(23)로부터 수신된 스토로브를 참조하여디피램 인터페이스부(21)를 통하여 상기 업 카운터(23)의 카운터 값에 해당하는 디피램의 시간 슬라이스 레지스터(21)의 열로부터 값을 읽어드린다.In addition, the comparison unit 24 refers to the Storobe received from the up counter 23, and through the defiram interface unit 21, the time slice register 21 of the depiram corresponding to the counter value of the up counter 23. Read the value from the column of.
상기 비교부(24)에서 읽어드린 시간 슬라이스 레지스터(21)의 값은 해당 시간등분에 할당된 음성부호기 채널수이고, 이 값이 '0'(할당된 채널수가 없다)이면 유효하지 않은 시간등분이므로 인터럽트를 발생하지 않고, 할당된 음성부호기 채널이 있다면 인터럽트발생부(22)로 스트로브를 발생시킨다.The value of the time slice register 21 read by the comparing unit 24 is the number of voice encoder channels allocated to the corresponding time share, and if this value is '0' (the number of allocated channels), it is not valid time share. Without generating an interrupt, if there is an allocated voice encoder channel, the interrupt generator 22 generates a strobe.
상기 인터럽트 발생부(22)에서는 비교부(24)로부터 스트로브를 받은 후 해당되는 음성부호기 채널수에 해당되는 디피램부(10)의 인터럽트 레지스터(12)의 비트를 '1'로 쓰기 한다.The interrupt generator 22 receives the strobe from the comparator 24 and writes a bit of the interrupt register 12 of the defiram unit 10 corresponding to the number of the corresponding voice encoder channels to '1'.
20개의 인터럽트 레지스터(12)의 열을 표시하기 위해 인터럽트 위치 지정 레지스터(13)의 해당 비트를 '1'로 쓰기 한다. 그후 프로세서에게로 인터럽트를 발생한다.To mark the rows of the twenty interrupt registers 12, the corresponding bit in the interrupt positioning register 13 is written as '1'. It then issues an interrupt to the processor.
상기 인터럽트 레지스터(12)에서 인터럽트를 인지한 프로세서는 인터럽트 위치 지정 레지스터(13)를 읽기하여 인터럽트의 어떤 열에서 인터럽트가 발생했는지를 인지하고, 상기 인터럽트 레지스터(12)의 해당 열을 읽어드려 발생한 시간 틱에 프로세서는 인터럽트 레지스터(12)를 읽어드린 후'0'으로 클리어 한다.The processor that recognizes the interrupt in the interrupt register 12 reads the interrupt positioning register 13 to determine in which column of the interrupt the interrupt occurred, and the time generated by reading the corresponding column of the interrupt register 12. At ticks, the processor reads the interrupt register 12 and clears it to '0'.
프로세서는 이를 이용하여 음성부호기 채널과 음성정보 및 제어 데이타를 주고 받게 되는 것이다.The processor uses this to exchange voice information and control data with the voice encoder channel.
이상에서 설명한 바와 같이 본 발명은 코드 분할 다중 접속 시스템을 이용한 디지털 셀룰러 시스템, 개인휴대통신, 광대역 무선망 등의 음성부호기 보드에서 음성부호기에서 사용되는 프로그램어블 로직에 하나의 업카운터와 디피램과 함께 구성하여 최대 160 프레임 틱 까지 처리할 수 있도록 함으로써, 20 msec의 고정된 시간 틱 외에 20 msec 윈도우 내에서 125 usec 단위로 시간 틱 인터벌을 조절할 수 있어 유동적 활용이 가능하며 프레임 틱 로직을 구성하기 위한 로직장치의 수를 줄일수 있어 하나의 음성부호기 보드 내에서 80개 음성부호기 채널까지의 고밀도 채널 로직을 제공해 줄 수 있게 되는 것이다.As described above, the present invention includes a single up counter and a depiram in programmable logic used in a voice encoder in a voice encoder board such as a digital cellular system using a code division multiple access system, a personal mobile communication, and a broadband wireless network. By configuring and processing up to 160 frame ticks, the time tick interval can be adjusted in 125 usec units within a 20 msec window in addition to a fixed time tick of 20 msec, allowing for flexible utilization and logic for composing frame tick logic. The number of devices can be reduced, providing high-density channel logic of up to 80 voice coder channels within a single voice coder board.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000021233A KR100333051B1 (en) | 2000-04-21 | 2000-04-21 | Vocoder tx/rx frame tick generation logic in cdma |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000021233A KR100333051B1 (en) | 2000-04-21 | 2000-04-21 | Vocoder tx/rx frame tick generation logic in cdma |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010097283A KR20010097283A (en) | 2001-11-08 |
KR100333051B1 true KR100333051B1 (en) | 2002-04-22 |
Family
ID=19666107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000021233A KR100333051B1 (en) | 2000-04-21 | 2000-04-21 | Vocoder tx/rx frame tick generation logic in cdma |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100333051B1 (en) |
-
2000
- 2000-04-21 KR KR1020000021233A patent/KR100333051B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20010097283A (en) | 2001-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5517500A (en) | Packet handling method | |
US5477541A (en) | Addressing technique for storing and referencing packet data | |
CA2431134C (en) | Digital baseband system | |
MY137240A (en) | Physical layer processing for a wireless communication system using code division multiple access | |
US6553424B1 (en) | Circular buffer for a TDMA data transmission station and corresponding data transmission station | |
US7073012B2 (en) | System and method for interleaving data in a communications device | |
KR100333051B1 (en) | Vocoder tx/rx frame tick generation logic in cdma | |
US7039069B2 (en) | Interleaving method | |
US5430713A (en) | Frequency hopping in digital cellular networks | |
US7672316B2 (en) | Method for processing overhead of optical network and device thereof | |
KR100424850B1 (en) | System of Transferring Data Transmission Velocity | |
EP0446335B1 (en) | Packet/fast packet switch for voice and data | |
US5363378A (en) | Channel data transmission system | |
US5892760A (en) | Device for binary data transfer between a time-division multiplex and a memory | |
US6597690B1 (en) | Method and apparatus employing associative memories to implement limited switching | |
US5953539A (en) | Service switching point having a direct memory access controller | |
US20060002398A1 (en) | Switching arrangement including time-slot buses and serveral buffers | |
KR100468576B1 (en) | interleaver device of the W-CDMA WLL system using a byte addressing memory | |
JP3137770B2 (en) | Dynamic channel allocation system | |
KR970068369A (en) | High-level data communication control (HDLC) communication device | |
JPH08191262A (en) | Tdma device for satellite communication | |
KR950003393B1 (en) | Tdm bus type time division switch for tu switching | |
KR0150527B1 (en) | Ethernet interfacing circuit having ethernet information memory | |
RU1824640C (en) | Board for local-area network | |
KR100430652B1 (en) | Transmission Speed Translating Equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070330 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |