KR100332408B1 - Apparatus for memory of survivor path metric in viterbi decoder - Google Patents
Apparatus for memory of survivor path metric in viterbi decoder Download PDFInfo
- Publication number
- KR100332408B1 KR100332408B1 KR1019990039406A KR19990039406A KR100332408B1 KR 100332408 B1 KR100332408 B1 KR 100332408B1 KR 1019990039406 A KR1019990039406 A KR 1019990039406A KR 19990039406 A KR19990039406 A KR 19990039406A KR 100332408 B1 KR100332408 B1 KR 100332408B1
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- survival path
- path metric
- address
- viterbi decoder
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 59
- 230000004083 survival effect Effects 0.000 claims abstract description 44
- 230000008859 change Effects 0.000 claims abstract description 4
- 102100026891 Cystatin-B Human genes 0.000 description 4
- 101000912191 Homo sapiens Cystatin-B Proteins 0.000 description 4
- 208000033255 Progressive myoclonic epilepsy type 1 Diseases 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000003139 buffering effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011524 similarity measure Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
- H03M13/6505—Memory efficient implementations
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
본 발명은 비터비 디코더에서 생존경로 메트릭의 메모리 장치를 제공하기 위한 것으로, 이러한 본 발명은 현재의 인코딩 상태에서 이진수로 1의 개수가 짝수가 되는 생존경로에 해당하는 생존경로메트릭을 저장하는 짝수패리티메모리와; 현재의 인코딩 상태에서 이진수로 1의 개수가 홀수가 되는 생존경로에 해당하는 생존경로메트릭을 저장하는 홀수패리티메모리와; 상기 짝수패리티메모리와 홀수패리티메모리에서 생존경로메트릭을 입력받아, 상기 짝수패리티메모리와 홀수패리티메모리의 주소는 읽는 주소와 쓰는 주소와 항상 같도록 하고, 1 비트 디코딩하는 동안 메모리 읽는 주소의 순서는 주소생성식을 사용하여비트 디코딩을 주기로 변화하도록 각 메모리의 주소를 재생성하여, 인코딩 상태가인 과거 생존경로메트릭을 이용하여 인코딩 상태가인 현재 생존경로메트릭을 계산하는 가산비교선택부로 구성하여, 메모리의 중복 사용을 피할 수 있게 되는 것이다.The present invention is to provide a memory device of the survival path metric in the Viterbi decoder, the present invention is an even parity for storing the survival path metric corresponding to the survival path in which the number of 1 is even in binary in the current encoding state Memory; An odd parity memory for storing a survival path metric corresponding to a survival path in which the number of 1's in binary is odd in the current encoding state; The survival path metric is input from the even parity memory and the odd parity memory, and the addresses of the even parity memory and the odd parity memory are always the same as the read address and the write address. Using a generated expression Regenerates the address of each memory to change bit decoding periodically, so that the encoding state Using the past survival path metric In addition, by configuring the add comparison unit to calculate the current survival path metric, it is possible to avoid the redundant use of memory.
Description
본 발명은 비터비 디코더의 생존경로 메트릭(Survivor Path Metric)의 메모리 장치에 관한 것으로, 특히 메모리의 중복 사용을 피하기 위한 주소 제어에 적당하도록 한 비터비 디코더의 생존경로 메트릭의 메모리 장치에 관한 것이다.The present invention relates to a memory device of the Survivor Path Metric of the Viterbi decoder, and more particularly, to a memory device of the Viterbi decoder that is suitable for address control to avoid redundant use of the memory.
일반적으로 비터비 디코딩 알고리즘은 데이터 전송 시스템에서의 에러 제어 방식에 사용되는 것으로, 일반 디코딩 방식과 비교하여 디코더의 복잡도가 코드 시퀀스의 심볼수에 무관하다는 장점을 갖는다. 그래서 비터비 알고리즘은 시간 ti에서 수신된 신호와 각 상태에 들어온 트렐리스(Trellis) 경로 사이의 거리 또는 유사성 척도(Measure of similarity)를 계산하여야 한다. 두 개의 경로가 같은 상태로 들어 온다면 가장 좋은 메트릭을 가진 하나가 선택되고 이 경로를 생존 경로(Surviving path)라 한다. 생존 경로의 선택은 모든 상태에 대하여 수행되어져야 하며, 최적 경로를 선택하는 것은 최대 근사 메트릭 또는 최소 거리 메트릭을 가진 코드어를 선택하는 것이다.In general, the Viterbi decoding algorithm is used for an error control scheme in a data transmission system. Compared with a general decoding scheme, the Viterbi decoding algorithm has an advantage that the complexity of the decoder is independent of the number of symbols in the code sequence. So the Viterbi algorithm is to be calculated for the signal and trellis (Trellis) distance or similarity measure (Measure of similarity) between the paths entering each state received at time t i. If two paths come in the same state, the one with the best metric is selected and this path is called the surviving path. The choice of survival path should be performed for all states, and selecting the optimal path is to choose the codeword with the maximum approximation metric or the minimum distance metric.
도1은 종래 비터비 디코더의 생존경로 메트릭의 메모리 장치의 블록구성도이다.1 is a block diagram of a memory device of a survival path metric of a conventional Viterbi decoder.
이에 도시된 바와 같이, 참조번호 11과 12는 SPM(Survivor Path Metric) 값을 입력받아 디먹싱하는 디먹스(DMUX)이고, 13과 14는 현재의 ES(Encoding State)가 이진수로 1의 개수가 짝수가 되는 SP(Survivor Path)에 해당하는 SPM을 저장하는 메모리인 EPM(Even Parity Memory)이며, 15와 16은 현재의 ES가 이진수로 1의 개수가 홀수가 되는 SP에 해당하는 SPM을 저장하는 메모리인 OPM(Odd Parity Memory)이고, 17과 18은 상기 EPM(13)(14)과 OPM(15)(16)의 출력을 먹싱하는 먹스(MUX)이며, 19는 상기 먹스(17)(18)에서 먹싱된 값을 입력받아 과거의 SPM과 현재의 BM(Branch Metric)을 변수로 현재의 SP와 SPM을 계산하는 ACS(Add CompareSelect)이다.As shown therein, reference numerals 11 and 12 are demuxes for demuxing SPM (Survivor Path Metric) values, and 13 and 14 indicate that the current ES (Encoding State) is binary. Even parity memory (EPM) is a memory that stores SPMs corresponding to even-numbered survivor paths, and 15 and 16 store SPMs corresponding to SPs in which the current ES is an odd number. OPM (Odd Parity Memory), which is a memory, 17 and 18 are muxes muxing the outputs of the EPM 13, 14 and OPM 15, 16, and 19 are muxes 17, 18. ) Is an ACS (Add CompareSelect) that calculates the current SP and the SPM by inputting the muxed value from the previous SPM and the current branch metric (BM).
여기서 구속장(K)은 콘볼루셔널 인코더에서 인코딩을 하는데 사용되는 현재 및 과거의 비트수이며, ES(Encoding State)는 인코더의 구속장에 해당하는 비트들 중에서 현재의 비트를 제외한 비트들로 구성되는 상태(State)이고, BM(Branch Metric)은 비터비 디코더가 수신된 신호로부터 예상하는 각 분기(Branch)의 디코딩될 확률이며, SP(Survivor Path)는 비터비 디코더가 수신된 신호로부터 예상하는 디코딩 가능한 ES의 순서이고, SPM(Survivor Path Metric)은 비터비 디코더가 수신된 신호로부터 각 SP에 대해서 디코딩될 확률을 계산한 값이다.Here, the constraint length (K) is the number of current and past bits used for encoding in the convolutional encoder, and the ES (Encoding State) is composed of bits excluding the current bit among the bits corresponding to the constraint length of the encoder. Is a state in which the BM (Branch Metric) is the probability of decoding each branch that the Viterbi decoder expects from the received signal, and the SP (Survivor Path) is expected from the received signal. The order of the decodable ES, and the Survivor Path Metric (SPM) is a value that calculates the probability that the Viterbi decoder will be decoded for each SP from the received signal.
그래서 도1에서 각 메모리의 워드수는개이고, EPM0(13)과 OPM0(15)이 읽는 메모리(과거 SPM)로 사용될 때 EPM1(14)과 OPM1(16)이 쓰는 메모리(현재 SPM)로 사용되고 EPM0(13)과 OPM0(15)이 쓰는 메모리로 사용될 때 EPM1(14)과 OPM1(16)은 읽는 메모리로 사용된다.So in Figure 1 the word count of each memory is EPM0 (13) and OPM0 (15) are used as memory to read (past SPM) and used as memory (current SPM) written by EPM1 (14) and OPM1 (16) and written by EPM0 (13) and OPM0 (15). When used as a memory, EPM1 14 and OPM1 16 are used as read memory.
이러한 구조를 갖는 종래 장치의 동작을 다시 설명하면 다음과 같다.The operation of the conventional apparatus having such a structure will be described again as follows.
먼저 데이터 간의 공유가 필요없는 두 개의 세트로 SPM을 나누어 제1 및 제2 디먹스(11)(12)에서 디먹싱을 한 다음 SPM a는 EPM0(13)에 저장하고 SPM b는 OPM0(15)에 저장한다.First divide the SPM into two sets that do not require sharing between data, demux it in the first and second demuxes (11) (12), then store SPM a in EPM0 (13) and SPM b in OPM0 (15) Store in
그리고 EPM0(13)과 OPM0(15)에서 ES가인 두 개의 과거 SPM을 읽어 ES가인 현재 SPM을 ACS(19)를 이용하여 계산한다.And ES on EPM0 (13) and OPM0 (15) ES to read two past SPM The current SPM is calculated using the ACS 19.
이렇게 계산된 현재 SPM을 EPM1(14)과 OPM1(16)에 저장하다.The current SPM thus calculated is stored in EPM1 (14) and OPM1 (16).
그래서가 0부터까지 반복하여 1 비트를 디코딩하면, 다음 비트의 디코딩 시에는 EPM1(14)과 OPM1(16)에서 과거의 SPM을 읽고 EPM0(13)과 OPM0(15)에 현재의 SPM을 저장하여 반복한다.so From 0 When decoding one bit repeatedly, the previous SPM is read by EPM1 14 and OPM1 16, and the current SPM is stored by EPM0 13 and OPM0 15 and repeated.
이때 SPM의 ES와 메모리의 주소는 동일하다.At this time, the ES and the memory address of the SPM are the same.
그러나 종래의 기술에서는 사용되는 ES의 배수인 2K-2의 두 배인 2K-1개의 메모리 워드가 필요하게 되고, 시리얼 비터비 디코더에서값의 증가에 따라 메모리의 증가는 지수함수로 증가하게 되므로, 하드웨어의 부담이 증가하게 되는 문제점이 있었다.However, in the prior art, 2 K-1 memory words are required, which is twice the 2 K- 2 , which is a multiple of the ES used. In the serial Viterbi decoder, As the value increases, the increase in memory increases with an exponential function, which causes a problem that the burden of hardware increases.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 메모리의 중복 사용을 피하기 위한 주소 제어를 수행하여 ES의 수와 동일한 워드 수에 해당하는 메모리를 사용하여 부분 병렬 및 완전 순차 회로를 구성할 수 있는 비터비 디코더의 생존경로 메트릭의 메모리 장치를 제공하는 데 있다.Accordingly, the present invention has been proposed to solve the conventional problems as described above, and an object of the present invention is to perform address control to avoid redundant use of memory, and to use a memory corresponding to the number of words equal to the number of ESs. The present invention provides a memory device of a survival path metric of a Viterbi decoder capable of constructing partial parallel and fully sequential circuits.
도1은 종래 비터비 디코더의 생존경로 메트릭의 메모리 장치의 블록구성도이고,1 is a block diagram of a memory device of a survival path metric of a conventional Viterbi decoder;
도2는 본 발명에 의한 비터비 디코더의 생존경로 메트릭의 메모리 장치의 블록구성도이다.2 is a block diagram of a memory device of a survival path metric of a Viterbi decoder according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
11, 12 : DMUX 13, 14, 21 : EPM11, 12: DMUX 13, 14, 21: EPM
15, 16, 22 : OPM 17, 18 : MUX15, 16, 22: OPM 17, 18: MUX
19, 23 : ACS19, 23: ACS
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 비터비 디코더의 생존경로 메트릭의 메모리 장치는,In order to achieve the above object, the memory device of the survival path metric of the Viterbi decoder according to the present invention,
현재의 인코딩 상태에서 이진수로 1의 개수가 짝수가 되는 생존경로에 해당하는 생존경로메트릭을 저장하는 짝수패리티메모리와; 현재의 인코딩 상태에서 이진수로 1의 개수가 홀수가 되는 생존경로에 해당하는 생존경로메트릭을 저장하는 홀수패리티메모리와; 상기 짝수패리티메모리와 홀수패리티메모리에서 생존경로메트릭을 입력받아, 상기 짝수패리티메모리와 홀수패리티메모리의 주소는 읽는 주소와 쓰는 주소와 항상 같도록 하고, 1 비트 디코딩하는 동안 메모리 읽는 주소의 순서는 주소생성식을 사용하여비트 디코딩을 주기로 변화하도록 각 메모리의 주소를 재생성하여, 인코딩 상태가인 과거 생존경로메트릭을 이용하여 인코딩 상태가인 현재 생존경로메트릭을 계산하는 가산비교선택부로 이루어짐을 그 기술적 구성상의 특징으로 한다.An even parity memory for storing a survival path metric corresponding to a survival path in which the number of 1s is even in binary in the current encoding state; An odd parity memory for storing a survival path metric corresponding to a survival path in which the number of 1's in binary is odd in the current encoding state; The survival path metric is input from the even parity memory and the odd parity memory, and the addresses of the even parity memory and the odd parity memory are always the same as the read address and the write address. Using a generated expression Regenerate the address of each memory to change bit decoding periodically, so that the encoding state Using the past survival path metric It is characterized by the technical configuration that consists of an addition comparison selection unit for calculating the current survival path metric.
이하, 상기와 같은 본 발명 비터비 디코더의 생존경로 메트릭의 메모리 장치의 기술적 사상에 따른 일실시예를 설명하면 다음과 같다.Hereinafter, an embodiment according to the technical concept of the memory device of the survival path metric of the present invention Viterbi decoder is as follows.
도2는 본 발명에 의한 비터비 디코더의 생존경로 메트릭의 메모리 장치의 블록구성도이다.2 is a block diagram of a memory device of a survival path metric of a Viterbi decoder according to the present invention.
이에 도시된 바와 같이, 현재의 인코딩 상태(ES)에서 이진수로 1의 개수가 짝수가 되는 생존경로(SP)에 해당하는 생존경로메트릭(SPM a)을 저장하는 짝수패리티메모리(EPM0)(21)와; 현재의 인코딩 상태(ES)에서 이진수로 1의 개수가 홀수가 되는 생존경로(SP)에 해당하는 생존경로메트릭(SPM b)을 저장하는 홀수패리티메모리(OPM0)(22)와; 상기 짝수패리티메모리(EPM0)(21)와 홀수패리티메모리(OPM0)(22)에서 생존경로메트릭(SPM)을 입력받아, 상기 짝수패리티메모리(EPM0)(21)와 홀수패리티메모리(OPM0)(22)의 읽는 주소와 쓰는 주소가 항상 같도록 하고, 1 비트 디코딩하는 동안 메모리 읽는 주소의 순서는 주소생성식을 사용하며, 구속장의 값을 표시하거나 또는 해상도(RESOLUTION)의 값을 나타내는 것으로써, 레지스터의 구성 숫자값을 나타내는비트 디코딩을 주기로 변화하도록 각 메모리의 주소를 재생성하고, 과거의 인코딩 상태(ES)인 과거 생존경로메트릭(SPM)을 수학적으로 표시하는을 이용하여, 현재의 인코딩 상태(ES)인 현재 생존경로메트릭(SPM)을 수학적으로 표시하는을 계산하는 가산비교선택부(ACS)(23)로 구성된다.As shown in the figure, an even parity memory (EPM0) 21 for storing a survival path metric SPM a corresponding to a survival path SP in which the number of 1s is even in binary in the current encoding state ES. Wow; An odd parity memory (OPM0) 22 for storing a survival path metric SPM b corresponding to a survival path SP in which the number of 1s in binary is odd in the current encoding state ES; The even path parity memory (EPM0) 21 and the odd parity memory (OPM0) 22 and the odd parity memory (OPM0) 22 receive the survival path metric SPM. ), So that the read address and the write address of the register are always the same, and the order of the memory read address during 1-bit decoding uses the address generation expression, indicating the value of the constraint length or indicating the value of the resolution. Represents a constituent numeric value of Regenerates the address of each memory to change bit decoding periodically, and mathematically represents the past survival path metric (SPM), the past encoding state (ES). By using, mathematically representing the current survival path metric (SPM) that is the current encoding state (ES) And an addition comparison selecting section (ACS) 23 for calculating
이와 같이 구성된 본 발명에 의한 비터비 디코더의 생존경로 메트릭의 메모리 장치의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.Operation of the memory device of the survival path metric of the Viterbi decoder according to the present invention configured as described above will be described in detail with reference to the accompanying drawings.
먼저 ACS(23)는 ES가인 과거 SPM을 이용하여 ES가인 현재 SPM을 계산한다(j = 0, 1, ..., 2k-2-1).First, the ACS 23 Using the past SPM Calculate the current SPM (j = 0, 1, ..., 2 k-2 -1).
이때 종래의 장치와는 다르게 SPM의 ES와 메모리의 주소는 같지 않다. 즉, 메모리(EPM0)(OPM0)의 주소는 읽는 주소와 쓰는 주소가 항상 같고, 1 비트 디코딩하는 동안 메모리 읽는 주소의 순서는 K-1 비트 디코딩을 주기로 변화하는데, 그 주소 생성식 A는 단일 메모리를 사용하는 경우 다음의 수학식1과 같이 한다.At this time, unlike the conventional device, the address of the ES and the memory of the SPM is not the same. That is, the address of the memory (EPM0) (OPM0) is always the same as the read address and the write address, and the order of the memory read address changes during the period of K-1 bit decoding during 1-bit decoding, the address generation formula A being a single memory If is used as shown in Equation 1 below.
여기서 s는 생존경로메트릭(SPM)의 인코딩 상태(ES) 값이고, n(= 0, 1, ..., K-2)은 K-1 비트 디코딩 주기 동안의 주소 생성 상태를 나타내는 수이며, m(= 0, 1, ..., 2n-1)은 각 주소 생성 상태에 따라 인코딩 상태(ES)의 범위를 나누는 수이다.Where s is the encoding status (ES) value of the survival path metric (SPM), n (= 0, 1, ..., K-2) is a number representing the address generation status during the K-1 bit decoding period, m (= 0, 1, ..., 2 n -1) is a number that divides the range of encoding states (ES) according to each address generation state.
그래서 두 개 이상의 메모리를 사용할 경우 수학식1과 같이 생성된 주소를 이용하여 각 메모리(EPM0)(OPM0)의 주소를 재생성할 수 있게 된다.Thus, when two or more memories are used, the addresses of each memory EPM0 and OPM0 may be regenerated using the generated addresses as shown in Equation 1.
예를 들어, K=5인 경우에 4비트 디코딩을 하나의 주기로 n이 0일 때, EPM(21)은 0, 3, 5, 6, 9, 10, 12, 15의 순으로, OPM(22)은 1, 2, 4, 7, 8, 11, 13, 14의 순으로 생성된다. 그리고 n이 1일 때, EPM(21)은 0, 6, 10, 12, 3, 5, 9, 15의 순으로, OPM(22)은 2, 4, 8, 14, 1, 7, 11, 13의 순으로 생성된다.For example, in the case of K = 5, when n is 0 with one cycle of 4-bit decoding, the EPM 21 is OPM 22 in the order of 0, 3, 5, 6, 9, 10, 12, 15. ) Is generated in the order of 1, 2, 4, 7, 8, 11, 13, 14. When n is 1, the EPM 21 is in order of 0, 6, 10, 12, 3, 5, 9, 15, and the OPM 22 is 2, 4, 8, 14, 1, 7, 11, Produced in order of 13.
또한 n이 각각 2, 3일 경우에도 수학식1에 의해 s의 증가 순으로 A를 구하면 된다.In addition, even when n is 2 or 3, A may be obtained in the order of increasing s by Equation 1.
이처럼 본 발명은 메모리의 중복 사용을 피하기 위한 주소 제어를 수행하여 ES의 수와 동일한 워드 수에 해당하는 메모리를 사용하여 부분 병렬 및 완전 순차 회로를 구성하게 되는 것이다.As such, the present invention performs address control to avoid redundant use of the memory to configure partial parallel and complete sequential circuits using memory corresponding to the number of words equal to the number of ESs.
이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.Although the preferred embodiment of the present invention has been described above, the present invention may use various changes, modifications, and equivalents. It is clear that the present invention can be applied in the same manner by appropriately modifying the above embodiments. Accordingly, the above description does not limit the scope of the invention as defined by the limitations of the following claims.
이상에서 살펴본 바와 같이, 비터디 디코더는 완전 병렬 회로로 설계하려면 2K-2개의 ACS가 필요하고 SPM을 저장하는 매체 또한 메모리를 사용할 수 없으므로 가격면에서 불리한 레지스터를 사용하여야 하는데, 설계시 요구되는 처리속도를 만족하는 한도에서 부분 병렬 회로나 완전 순차 회로를 설계하는 것이 효과적이다. 그러나 부분 병렬 회로나 완전 순차 회로를 설계할 때 해결해야할 문제점이 있는데, ACS 계산 과정에서 사용되는 과거의 SPM이 ES와 계산 결과인 현재의 SPM의 ES가 그 번호가 다를 경우 아직 사용하지 않은 과거의 SPM이 현재의 SPM으로 갱신되는 문제가 있다. 이 문제를 해결하기 위하여 일반적으로는 현재의 SPM과 과거의 SPM을 따로 저장하는 버퍼링 메모리 구조를 사용하는데, 상기 버퍼링 메모리 구조는 메모리의 워드 수가 실제 ES의 두 배가 소요되므로 역시 비용적인 측면에서 불리하다.As described above, the Viterdy decoder requires 2 K-2 ACS to be designed as a fully parallel circuit, and the medium for storing the SPM also cannot use the memory. Therefore, a register that is disadvantageous in terms of price is required. It is effective to design partial parallel circuits or complete sequential circuits as long as the processing speed is satisfied. However, there is a problem to be solved when designing a partial parallel circuit or a fully sequential circuit. If the ES of the current SPM that is the result of the calculation is different from the ES of the previous SPM used in the ACS calculation, the past unused number is not used. There is a problem that the SPM is updated to the current SPM. In order to solve this problem, a buffering memory structure that stores the current SPM and the past SPM is generally used. The buffering memory structure is also disadvantageous in terms of cost since the number of words in the memory is twice as large as the actual ES. .
따라서 본 발명에 의한 비터비 디코더의 생존경로 메트릭의 메모리 장치는 메모리의 중복 사용을 피하기 위한 주소 제어를 수행하여 ES의 수와 동일한 워드 수에 해당하는 메모리를 사용하여 부분 병렬 및 완전 순차 회로를 구성할 수 있는 효과가 있게 된다.Therefore, the memory device of the Viterbi decoder survival path metric according to the present invention performs address control to avoid redundant use of the memory to configure partial parallel and fully sequential circuits using memory corresponding to the number of words equal to the number of ESs. It will work.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990039406A KR100332408B1 (en) | 1999-09-14 | 1999-09-14 | Apparatus for memory of survivor path metric in viterbi decoder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990039406A KR100332408B1 (en) | 1999-09-14 | 1999-09-14 | Apparatus for memory of survivor path metric in viterbi decoder |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010027601A KR20010027601A (en) | 2001-04-06 |
| KR100332408B1 true KR100332408B1 (en) | 2002-04-13 |
Family
ID=19611543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990039406A KR100332408B1 (en) | 1999-09-14 | 1999-09-14 | Apparatus for memory of survivor path metric in viterbi decoder |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100332408B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06164423A (en) * | 1992-11-20 | 1994-06-10 | Murata Mach Ltd | Viterbi decoder |
| JPH09232973A (en) * | 1996-02-28 | 1997-09-05 | Sony Corp | Viterbi decoder |
| KR970063964A (en) * | 1996-02-28 | 1997-09-12 | 김광호 | A survival memory management method for a Viterbi decoder and a survival memory device therefor |
| JPH10242871A (en) * | 1996-12-24 | 1998-09-11 | Matsushita Electric Ind Co Ltd | Data processor and data processing method |
-
1999
- 1999-09-14 KR KR1019990039406A patent/KR100332408B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06164423A (en) * | 1992-11-20 | 1994-06-10 | Murata Mach Ltd | Viterbi decoder |
| JPH09232973A (en) * | 1996-02-28 | 1997-09-05 | Sony Corp | Viterbi decoder |
| KR970063964A (en) * | 1996-02-28 | 1997-09-12 | 김광호 | A survival memory management method for a Viterbi decoder and a survival memory device therefor |
| JPH10242871A (en) * | 1996-12-24 | 1998-09-11 | Matsushita Electric Ind Co Ltd | Data processor and data processing method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010027601A (en) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100484127B1 (en) | Viterbi decoder | |
| US6259749B1 (en) | Viterbi decoder with pipelined ACS circuits | |
| EP0138598A2 (en) | Error correction apparatus using a viterbi decoder | |
| EP1102408B1 (en) | Viterbi decoder | |
| CN100517984C (en) | Unified viterbi/turbo decoder for mobile communication systems | |
| GB2305086A (en) | Viterbi trellis decoder using branch metrics | |
| KR100779782B1 (en) | High-speed acs unit for a viterbi decoder | |
| JP3784896B2 (en) | Viterbi decoder logic block | |
| US7035356B1 (en) | Efficient method for traceback decoding of trellis (Viterbi) codes | |
| US5878060A (en) | Viterbi decoding apparatus and viterbe decoding method | |
| KR100332408B1 (en) | Apparatus for memory of survivor path metric in viterbi decoder | |
| WO2001003308A1 (en) | Viterbi decoder | |
| JP2904271B2 (en) | Path memory unit for Viterbi decoder and decoding method | |
| JP3837913B2 (en) | Viterbi decoder | |
| KR20040031323A (en) | Recording apparatus and method for path metrics of vitervi decoder | |
| JPH10200419A (en) | Viterbi decoding method and device therefor | |
| KR20010054996A (en) | Address generator for viterbi decoder | |
| JPH05335973A (en) | Viterbi decoder and decoder for convolution code | |
| JP2001024526A (en) | Viterbi decoder | |
| KR100410995B1 (en) | survivor path memory management method using immediate traceback algorithm for Viterbi decoder and apparatus for the same | |
| KR0148060B1 (en) | Optimal structure of memory for acs in viterbi decoder | |
| JPH11186915A (en) | Viterbi decoder | |
| KR100359805B1 (en) | Viterbi decoder and method for decoding in viterbi decoder | |
| JPH0537402A (en) | Viterbi decoder | |
| JPH0722969A (en) | Arithmetic unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080319 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |