KR100331226B1 - 다공성 산화 실리콘 기둥을 이용하여 형성한 초고주파용 소자 - Google Patents

다공성 산화 실리콘 기둥을 이용하여 형성한 초고주파용 소자 Download PDF

Info

Publication number
KR100331226B1
KR100331226B1 KR1020000008823A KR20000008823A KR100331226B1 KR 100331226 B1 KR100331226 B1 KR 100331226B1 KR 1020000008823 A KR1020000008823 A KR 1020000008823A KR 20000008823 A KR20000008823 A KR 20000008823A KR 100331226 B1 KR100331226 B1 KR 100331226B1
Authority
KR
South Korea
Prior art keywords
pattern
porous silicon
electrode
silicon oxide
silicon substrate
Prior art date
Application number
KR1020000008823A
Other languages
English (en)
Other versions
KR20000071920A (ko
Inventor
권영세
Original Assignee
이상헌
텔레포스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이상헌, 텔레포스 주식회사 filed Critical 이상헌
Priority to KR1020000008823A priority Critical patent/KR100331226B1/ko
Priority to AU11753/01A priority patent/AU1175301A/en
Priority to PCT/KR2000/001208 priority patent/WO2001063669A1/en
Priority to EP00123415A priority patent/EP1128435A3/en
Priority to TW089123048A priority patent/TWI223907B/zh
Priority to JP2000338065A priority patent/JP2001244420A/ja
Publication of KR20000071920A publication Critical patent/KR20000071920A/ko
Application granted granted Critical
Publication of KR100331226B1 publication Critical patent/KR100331226B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

실리콘 기판 위에 다공성 산화 실리콘으로 이루어진 기둥이 형성되어 있고, 이 기둥 위에는 구멍을 가지는 절연막이 형성되어 있으며, 절연막 위에는 인덕터, 축전기, 저항 등의 수동 소자가 형성되어 있다. 이렇게 하면 수동 소자가 다공성 산화 실리콘 기둥에 의하여 실리콘 기판으로부터 분리되어 있으므로 전자기장은 대부분 공중에 형성된다. 따라서 1GHz 이상의 초고주파 영역에서도 실리콘 기판에 의한 신호 손실은 거의 발생하지 않는다.

Description

다공성 산화 실리콘 기둥을 이용하여 형성한 초고주파용 소자{microwave electric elements of using porous oxidized silicon pole}
본 발명은 다공성 산화 실리콘 기둥(porous oxidized silicon pole)을 이용하여 형성한 수동 전기 소자 즉 인덕터(inductor), 축전기(capacitor), 저항 (resistor) 등에 관한 것으로서, 특히 MMIC(monolithic microwave integrated circuit)를 구현하기 위한 초고주파용 수동 소자에 관한 것이다.
MMIC는 아날로그(analog) 회로로써 초고주파 신호를 베이스밴드(baseband) 신호로 변환하거나 반대로 베이스밴드 신호를 초고주파 신호로 변환하는 회로이다. MMIC는 초고주파수에서 동작해야 하기 때문에 무선 통신에 있어서도 가장 고급 기술을 필요로 하는 분야이며, MMIC의 동작이 무선 연결의 범위, 전지의 수명 및 통신 품질을 좌우한다.
한편, MMIC를 형성함에 있어서 기판으로 실리콘 기판이 널리 사용되는데 이는 알루미나 기판에 비해 가격이 저렴하고 열전도도가 높으며 트랜지스터나 IC 등의 능동 소자를 기판에 직접 형성할 수 있을 뿐만 아니라 실리콘 기판을 사용하는 반도체 공정 기술이 충분히 개발되어 있어서 실용화하기 쉽기 때문이다. 그러나 실리콘 기판은 반도체인 특성상 절연성이 떨어져 초고주파 영역에서 사용하기 어려운 단점이 있다. 능동 소자의 경우에는 공정 기술의 발달로 수십 GHz에서도 동작하는 것도 개발되고 있으나 수동 소자의 경우에는 지나친 신호 손실로 인하여 일정 주파수 이상에서는 실리콘 기판을 사용하기 어렵다. 이러한 문제점을 해결하고자 두꺼운 폴리이미드막을 사용한다거나 유리 물질을 국부적으로 이용하는 방법 등이 개발되고 있으나 충분한 수준은 아니다.
본 발명이 이루고자 하는 기술적 과제는 초고주파 영역에서 발생하는 실리콘 기판에 의한 신호 손실을 방지하여 수십 GHz의 초고주파 영역에서도 동작하며, 제조공정이 용이하고 높은 생산성을 얻을 수 있는 새로운 구조의 초고주파용 소자를 제공하는 것이다.
도 1은 본 발명의 제1 실시예에 따라 다공성 산화 실리콘층을 이용하여 형성한 인덕터의 사시도이고,
도 2는 본 발명의 제2 실시예에 따라 다공성 산화 실리콘층을 이용하여 형성한 인덕터의 단면도이고,
도 3은 본 발명의 제3 실시예에 따라 다공성 산화 실리콘층을 이용하여 형성한 인덕터의 사시도이고,
도 4는 본 발명의 제4 실시예에 따라 다공성 산화 실리콘층을 이용하여 형성한 축전기의 사시도이고,
도 5는 본 발명의 제5 실시예에 따라 다공성 산화 실리콘층을 이용하여 형성한 축전기의 사시도이고,
도 6은 본 발명의 제6 실시예에 따라 다공성 산화 실리콘층을 이용하여 형성한 축전기의 사시도이고,
도 7은 본 발명의 제7 실시예에 따라 다공성 산화 실리콘층을 이용하여 형성한 저항의 사시도이고,
도 8은 본 발명의 제8 실시예에 따라 다공성 산화 실리콘층을 이용하여 형성한 에어 브리지의 사시도이고,
도 9는 본 발명의 제9 실시예에 따라 다공성 산화 실리콘층을 이용하여 형성한 코플래나 스트립 라인 페치 안테나의 사시도이고,
도 10은 본 발명의 제10 실시예에 따라 다공성 산화 실리콘층을 이용하여 형성한 코플래나 스트립 라인 페치 안테나의 사시도이고,
도 11은 본 발명의 제11 실시예에 따라 다공성 산화 실리콘층을 이용하여 형성한 수동 소자를 사용하여 형성한 MMIC의 사시도이다.
이러한 과제를 해결하기 위하여 본 발명에서는 실리콘 기판 위에 다공성 산화 실리콘으로 기둥을 형성하고 그 위에 소자 패턴을 형성한다.
이 때, 기둥과 소자 패턴 사이에는 절연막을 형성할 수 있다.
또는, 실리콘 기판 위에 다공성 산화 실리콘 기둥을 형성하고, 실리콘 기판의 일부를 다공성 산화 실리콘 기둥과 같은 높이로 남겨둔다. 이러한 실리콘 기둥위에 능동 소자를 형성하고, 다공성 산화 실리콘 기둥 위에는 능동 소자와 연결되어 있는 수동 소자를 형성한다.
또, 실리콘 기판 위에 함몰부를 가지는 다공성 산화 실리콘층을 형성하고, 함몰부 바닥을 따라 제1 배선을 형성하며, 함몰부 위에 걸치도록 제2 배선을 형성한다.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 초고주파용 소자에 대하여 설명한다.
도 1은 본 발명의 제1 실시예에 따라 다공성 산화 실리콘층을 이용하여 형성한 인덕터의 사시도이다.
실리콘 기판(10) 위에 다공성 산화 실리콘으로 이루어진 기둥(20, 21)이 형성되어 있고, 기둥(20, 21) 위에는 질화 실리콘막, 산화 실리콘막, SOG 또는 폴리이미드 등의 물질로 이루어진 얇은 절연막(30)이 형성되어 있다. 이 때, 절연막 (30)은 기둥(20, 21) 위에 놓여 있어서 실리콘 기판(10)과는 분리되어 공기 중에 떠있는 형태로 형성되어 있고, 절연막(30)에는 다수의 구멍(31)이 뚫려 있다. 절연막(30) 위에는 알루미늄, 티타늄 또는 금 등의 금속으로 이루어진 인덕터 배선 (41)이 형성되어 있다. 인덕터 배선은 코일(coil)화 되어 있고, 인덕터 배선(41)이 교차하는 지점에는 에어 브리지(air bridge)(61)가 형성되어 있어서 인덕터 배선(41)이 중간에서 단락되는 것을 방지하고 있다.
이렇게 하면 인덕터 배선(41)이 다공성 산화 실리콘 기둥(20, 21)에 의하여 실리콘 기판(10)으로부터 분리되어 있으므로 전자기장은 대부분 인덕터 배선(41) 주위의 공중에 형성된다. 따라서 실리콘 기판(10)에 의한 신호 손실은 거의 발생하지 않는다.다공성 산화 실리콘 기둥(20, 21)은, 실리콘 기둥에 비하여서는 말할 것도 없고, 그 다공성의(porous) 구조 때문에, 실리콘 공정에서의 일반전의 절연막인 실리콘 산화막을 사용하여 기둥을 형성하는 경우는 비하여서도 훨씬 낮은 전도도를 가지기 때문에, 본 발명의 경우, 인덕터 배선(41) 근처에 있게 되는 다공성 산화 실리콘 기둥(20, 21)에 의한 유전손실은 거의 문제가 되지 않는다.
그러면 이러한 구조의 초고주파용 인덕터를 형성하는 여러 방법 중 하나에 대하여 설명한다.
먼저, 실리콘 기판(10) 위에 감광막을 도포하고 노광, 현상하여 다공성 산화 실리콘 기둥(20, 21)을 형성하고자 하는 부분만을 노출시키고 나머지 부분은 덮는 감광막 패턴을 형성한다. 이어서, 양극화에 의한 전기 화학법을 사용하여 실리콘 기판의 노출된 부분에만 다공성 실리콘층을 형성하고, 이 다공성 실리콘층을 다시 열산화하여 다공성 산화 실리콘 기둥(20, 21)을 형성한다.
다음, 위에서 형성된 다공성 산화 실리콘 기둥(20, 21) 및 실리콘이 그대로 남아 있어야 할 부분을 덮는 감광막 패턴을 다시 형성한다. 다시 양극화에 의한 전기 화학법을 사용하여 실리콘 기판의 노출되어 있는 부분을 다공성 실리콘층으로 변화시킨다.
다음, 감광막 패턴을 제거하고, 화학 기상 증착법(chemical vapor deposition : CVD) 등을 사용하여 산화 실리콘막, 질화 실리콘막, SOG막 또는 폴리이미드막 등의 절연막(30)을 다공성 산화 실리콘층(20, 21) 위에 형성한다.
절연막(30) 위에 도금 공정(plating)을 통하여 인덕터 배선(41)을 형성한다. 도금 공정은 다음과 같이 진행된다. 먼저, 절연막(30) 전면에 얇은 두께로 알루미늄, 티타늄 또는 금 등의 금속을 증착하여 씨드(seed)층을 형성하고, 그 위에 인덕터 배선(41)이 형성될 부분만을 노출시키는 감광막 패턴을 형성하여 도금틀을 만든다. 이어서, 전기 도금하고 감광막 패턴을 제거한 다음, 전면 식각하여 씨드층을 제거하고 나면 씨드층에 비하여 두께가 충분히 두꺼운 인덕터 배선(41)만 남게 된다. 에어 브리지(61) 부분은 인덕터 배선(41)의 교차 부분을 덮는 감광막 패턴을 형성한 다음 그 위에 도금 공정을 다시 한번 진행하여 형성한다.
다음, 사진 식각법(photolithography)을 통하여 절연막(30)에 구멍(31)을 형성하고, 이 구멍(31)을 통하여 식각물질[예 : 수산화나트륨(NaOH)]을 주입하여 다공성 실리콘층을 식각함으로써 다공성 산화 실리콘 기둥(20, 21)만을 남긴다.이 때, 다공성 실리콘은 그 다공성(porosity) 때문에 높은 식각율을 가질 뿐 아니라, NaOH는 그에 노출되는 다른 물질(실리콘 기판, 실리콘 산화막, 다공성 산화 실리콘 등)에 대한 높은 식각 선택비(selectivity)를 가져, 다공성 실리콘만을 빨리 식각하는 성질을 가지고 있어 공정 시 다른 부분의 손상을 전혀 우려할 필요가 없다.
도 2는 본 발명의 제2 실시예에 따라 다공성 산화 실리콘층을 이용하여 형성한 인덕터의 단면도이다.
제2 실시예의 인덕터는 도 1의 제1 실시예에서와 마찬가지로 실리콘 기판 (10), 실리콘 기판(10) 위에 형성되어 있는 다공성 산화 실리콘 기둥(20, 21), 기둥(20, 21) 위에 형성되어 있으며 구멍(31)을 가지는 제1 절연막(30) 및 제1 절연막(30) 위에 형성되어 있는 제1 인덕터 배선(41)으로 이루어져 있다. 다만, 제1 인덕터 배선(41) 위에 형성되어 있는 제2 절연막(50)과 제2 절연막(50) 위에 형성되어 있는 제2 인덕터 배선(42)을 더 포함하고 있으며, 제1 인덕터 배선(41)과 제2 인덕터 배선(42)을 연결하기 위한 접촉구(51, 52)가 형성되어 있는 점이 제1 실시예와 다르다. 즉, 제2 실시예는 인덕터 배선(41, 42)을 이중층으로 형성하여 인덕터 배선의 길이를 증가시킴으로써 인덕턴스를 크게 한 것이다.
이러한 인덕터를 형성하는 방법은 제1 실시예에서와 거의 동일하다. 다만, 제2 절연막(50)과 제2 인덕터 배선(42)을 형성하는 공정이 추가되나 이는 제1 절연막(30) 및 제1 인덕터 배선(41) 형성 공정과 동일한 방법에 의한다. 이 때, 공정 단순화 측면에서 식각 물질[예 : NaOH]을 주입하기 위한 구멍(31)은 접촉구(51, 52)와 함께 형성하는 것이 바람직하다. 즉, 제2 절연막(50) 적층 후 제2 금속 배선 형성 전에 제2 절연막(50)에 접촉구(51, 52)를 형성할 때 구멍(31)도 함께 형성하면 사진 식각법 적용 회수를 줄일 수 있다.
도 3은 본 발명의 제3 실시예에 따라 다공성 산화 실리콘층을 이용하여 형성한 인덕터의 사시도이다.
제3 실시예는 도 1의 제1 실시예에서 인덕터 배선(41) 하부의 절연막(30)이 생략된 형태이며, 에어 브리지를 형성하는 대신 와이어 본딩(wire bonding)(60)을 통하여 인덕터 배선(41)의 중간 단락을 방지하고 있다.
이러한 구조의 인덕터를 형성하는 하나의 방법을 설명한다.
먼저, 실리콘 기판(10)을 사진 식각법을 통하여 패터닝함으로써 실리콘 기둥을 형성한다.
다음, 양극화에 의한 전기 화학법을 통하여 실리콘 기둥을 다공성 실리콘 기둥으로 변화시키고, 다시 열산화시켜 다공성 산화 실리콘 기둥(20, 21)을 형성한다. 이 때, 감광막 패턴을 형성한 후 전기 화학법, 열산화 및 식각을 적용함으로써 부분에 따라 선택적으로 다공성 산화 실리콘 기둥을 형성하거나 실리콘 기둥을 그대로 남길 수 있다.
이어서, 기둥(20, 21) 주위를 유전율이 낮은 유전체를 도포하여 채움으로써 평탄화하고, 그 위에 씨드 금속층을 증착하고, 감광막 패턴을 형성하여 도금틀을 만들고, 금속을 도금한다. 다음, 와이어를 본딩한다. 도금틀인 감광막 패턴을 제거하고 금속을 전면 식각하여 씨드 금속층을 제거함으로써 인덕터 배선(41)을 형성한 다음, 기둥(20, 21) 주위를 채우고 있는 유전체를 제거하거나 소자의 보호를 위하여 인턱터 배선(41) 위에 추가로 유전율이 낮은 유전체를 도포한다.
이렇게 하면 제1 실시예의 브리지 부분으로 인해 발생하던 신호 간섭을 감소시킬 수 있고, 더 높은 Q 팩터(factor)를 얻을 수 있으며, 직렬 정전 용량 (capacitance)을 줄일 수 있다.
도 4는 본 발명의 제4 실시예에 따라 다공성 산화 실리콘층을 이용하여 형성한 축전기의 사시도이다.
제4 실시예도 실리콘 기판(10), 다공성 산화 실리콘 기둥(21, 20) 및 제1 절연막(30)은 제1 실시예와 동일하다. 다만, 제1 절연막(30) 위에 인덕터 배선 대신 정전 용량을 형성하기 위한 제1 전극(43)과 제2 전극(44) 및 이들 사이에 끼워져 있는 제2 절연막(50)이 형성되어 있는 점이 다르다.
이렇게 하면 수 pF 이상의 정전 용량을 가지는 축전기를 형성할 수 있다. 이 때, 정전 용량은 제1 및 제2 전극(43, 44)의 면적 및 절연막의 두께와 유전율에 의하여 결정된다.
이러한 구조의 축전기를 형성하는 방법에 있어서도 다공성 산화 실리콘 기둥 (20, 21)을 형성하는 방법은 제1 실시예와 동일하다. 다만, 인덕터 배선 형성 공정 대신 도금 공정을 통하여 제1 전극(43)을 형성하고, 제1 전극(43) 위에 절연막의 증착 및 사진 식각법을 통하여 제2 절연막(50)을 형성하고, 다시 도금 공정을 진행하여 제2 전극(44)을 형성한다.
도 5는 본 발명의 제5 실시예에 따라 다공성 산화 실리콘층을 이용하여 형성한 축전기의 사시도이다.
실리콘 기판(10), 다공성 산화 실리콘 기둥(21, 20) 및 절연막(30)은 제1 실시예와 동일하다. 다만, 절연막(30) 위에 정전 용량을 형성하기 위한 두 전극(43, 44)이 서로 분리되어 형성되어 있는 점이 다르다. 이 때, 두 전극(43, 44)은 각각 다수의 가지 전극을 가지고 있으며 이들 가지 전극은 서로 교대로 배치되어 있어서 깍지낀 모양을 하고 있다. 이는 두 전극(43, 44) 사이에 중첩되는 면적을 크게 하여 정전 용량을 증가시키기 위함이다. 여기서 정전 용량은 가지 전극의 수, 가지 전극의 중첩되는 길이 등에 의하여 결정된다. 이러한 구조의 축전기는 수 pF 이하의 정전 용량을 필요로 하는 소자에 주로 사용된다.
이러한 형태의 축전기는 제1 실시예의 인덕터를 형성하는 공정과 동일한 방법을 통하여 형성할 수 있어서 제4 실시예에 따른 축전기에 비하여 형성 공정이 간단하다.
도 6은 본 발명의 제6 실시예에 따라 다공성 산화 실리콘층을 이용하여 형성한 축전기의 사시도이다.
제6 실시예의 축전기는 제5 실시예에서 절연막(30)을 생략한 형태이다. 이러한 구조에서는 두 전극(43, 44) 주위에 형성되는 전자기장이 모두 공기 중에 놓이게 되므로 기생 성분을 최소화 할 수 있다.
이러한 구조의 축전기는 도 3의 제3 실시예에 따른 인덕터를 형성하는 공정과 동일한 방법으로 형성할 수 있다.
도 7은 본 발명의 제7 실시예에 따라 다공성 산화 실리콘층을 이용하여 형성한 저항의 사시도이다.
실리콘 기판(10), 다공성 산화 실리콘 기둥(21, 20) 및 절연막(30)은 제1 실시예와 동일하다. 다만, 절연막(30) 위에 저항이 큰 물질인 니크롬과 같은 금속으로 이루어진 저항 패턴(60)이 형성되어 있고, 그 양단에 다른 소자와 연결하기 위한 금속 배선(45)이 연결되어 있다. 이 때, 금속 배선(45)은 알루미늄이나 티타늄 또는 금 등으로 형성된다.
이러한 구조의 저항을 형성하는 공정은 절연막(30) 위에 니크롬 등을 고진공 증착 방법에 의하여 증착하고 패터닝하여 저항 패턴(60)을 형성한 후에 도금 공정을 통하여 금속 배선(45)을 형성하는 과정을 제외하고는 제1 실시예와 동일하다.
도 8은 본 발명의 제8 실시예에 따라 다공성 산화 실리콘층을 이용하여 형성한 에어 브리지의 사시도이다.
실리콘 기판(10) 위에 다공성 산화 실리콘층(22)이 형성되어 있고, 다공성 산화 실리콘층(22) 위에는 두 금속 배선(45, 46)이 서로 교차하고 있다. 이 때, 다공성 산화 실리콘층(22)에는 함몰부(23)가 형성되어 있고, 두 금속 배선(45, 46)은 이 함몰부(23)에서 서로 교차하고 있다. 제1 배선(45)은 함몰부(23) 바닥을 따라 형성되어 있고, 제2 배선(46)은 함몰부(23) 위에 걸쳐져 있어서 두 배선(45,46)은 서로 분리되어 있다.
이러한 에어 브리지를 형성하는 방법을 설명한다.
먼저, 실리콘 기판(10)을 선택 식각하여 함몰부(23)를 형성하고, 양극 산화 및 열산화를 통하여 실리콘 기판(10) 상부를 다공성 산화 실리콘층(22)으로 변화시킨다.
이어서, 제1차로 도금 공정을 통하여 제1 배선(45)을 형성하고, 유전체 등을 함몰부에 채워 넣어 평탄화 한 다음, 제2차로 도금 공정을 진행하여 제2 배선(46)을 형성하고, 함몰부 안의 유전체를 제거하거나 보호를 위하여 제2 배선(46) 위에 추가로 유전체를 도포한다.
도 9는 본 발명의 제9 실시예에 따라 다공성 산화 실리콘층을 이용하여 형성한 코플래나 스트립 라인 페치 안테나의 사시도이다.
실리콘 기판(10), 그 위의 다공성 산화 실리콘 기둥(20), 절연막(30)은 제1 실시예와 동일한 구조이다. 절연막(30) 위에는 금속으로 이루어진 안테나 패턴 (48)과 안테나 패턴(48)을 둘러싸는 금속 접지부(47)가 형성되어 있다.
이러한 코플래나 스트립 라인 페치 안테나의 형성 방법은 제1 실시예와 동일하다.
도 10은 본 발명의 제10 실시예에 따라 다공성 산화 실리콘층을 이용하여 형성한 코플래나 스트립 라인 페치 안테나의 사시도이다.
제10 실시예의 코플래나 스트립 라인 페치 안테나는 제9 실시예에서 절연막 (30)을 생략한 구조이다.
이러한 구조의 코플래나 스트립 라인 페치 안테나의 형성 방법은 제3 실시예와 동일하다.
도 11은 본 발명의 제11 실시예에 따라 다공성 산화 실리콘층을 이용하여 형성한 수동 소자를 사용하여 형성한 MMIC의 사시도이다.
제11 실시예는 앞서 설명한 제1 부터 제10 까지의 실시예에 보여준 수동 소자들을 이용하여 MMIC를 형성한 경우의 한 예이다. 실리콘 기판(10) 위에 다공성 산화 실리콘 기둥(20, 21)이 형성되어 있다. 이 때, 기둥 역할을 하는 부분 중에는 다공성 산화 실리콘화 되지 않은 부분, 즉 실리콘인 부분도 존재한다. 다공성 산화 실리콘 기둥(20, 21) 위에는 구멍(31)을 가지는 절연막(30)이 형성되어 있다. 절연막(30) 위에는 인덕터(100), 축전기(200), 저항(300) 등의 수동 소자가 형성되어 금속 배선에 의하여 연결되어 있고, 기둥 중에서 실리콘인 부분에는 능동소자 (400)가 형성되어 있다. 능동 소자(400)와 수동 소자의 연결은 와이어 본딩 또는 훌립칩 본딩 등에 의하여 이루어진다.필요한 경우, 능동 소자 아래에는 절연막(30)을 설치하지 않는다.
이상과 같이, 수동 소자를 손실이 큰 실리콘 기판으로부터 분리하여 공중에 띄워 형성함으로써 초고주파에서 구동하더라도 과도한 신호 손실을 방지할 수 있다.
도 11은 본 발명의 개념을 설명하기 위하여 간략화하여 나타낸 것이고 실제 MMIC에 있어서는 매우 복잡한 회로가 될 것이다.
본 발명에 따르면 알루미나 기판 등에 비하여 열전도와 평탄도 등이 우수하며 저렴한 실리콘 기판을 사용하면서 1GHz 이상의 초고주파 영역에서도 신호 손실이 극히 적은 소자를 구현할 수 있다.또한, 산화막 다공성 실리콘을 수동 소자를 지지하는 기둥으로 사용하고, 수동소자의 하부가 비어있도록 하는 구조로 채용함으로써, 제조방법이 극히 간단하며, 높은 생산성을 지닐 뿐만 아니라 종래기술에 비하여 극히 적은 신호 손실을 가지는 소자의 구현이 가능하다.

Claims (16)

  1. 실리콘 기판;
    상기 실리콘 기판에 의한 신호 손실을 피하도록 상기 실리콘 기판으로부터 소정 거리만큼 이격되는 초고주파용 수동소자 패턴; 및
    상기 수동소자 패턴이 형성될 영역 하부의 상기 실리콘 기판의 일부를 양극화 반응에 의하여 다공성 실리콘 영역으로 변화시키며, 상기 다공성 실리콘 영역을 선택적으로 산화시켜 산화막 다공성 실리콘 영역으로 변화시키며, 상기 실리콘 기판에서의 상기 수동소자 패턴 하부의 영역 중에서 상기 산화막 다공성 실리콘 영역으로 변화된 영역을 제외한 부분을 제거하는 과정을 통하여 형성되며, 상기 실리콘 기판과 연결되어 상기 수동소자 패턴을 지지하는 다공성 산화 실리콘 기둥을 포함하는 초고주파용 소자.
  2. 제1항에서,
    상기 기둥 위에 형성되어 있으며 상기 소자 패턴 아래에 형성되어 있는 제1 절연막을 더 포함하는 초고주파용 소자.
  3. 제1항 또는 제2항에서,
    상기 소자 패턴은 인덕터 배선인 초고주파용 소자.
  4. 제1항 또는 제2항에서,
    상기 소자 패턴은 서로 분리되어 대향하고 있는 제1 및 제2 전극이며, 상기 제1 및 제2 전극은 각각 다수의 가지 전극을 가지며 이들 제1 전극의 가지 전극과 제2 전극의 가지 전극은 서로 교대로 배치되어 있는 초고주파용 소자.
  5. 제1항 또는 제2항에서,
    상기 소자 패턴은 저항 패턴인 초고주파용 소자.
  6. 제1항 또는 제2항에서,
    상기 소자 패턴은 안테나 패턴과 안테나 패턴을 둘러싸는 접지부로 이루어지는 초고주파용 소자.
  7. 제1항 또는 제2항에서,
    상기 소자 패턴은 제1 전극, 상기 제1 전극 위에 형성되어 있으며 상기 제1 전극과 대향하고 있는 제2 전극 및 상기 제1 전극과 상기 제2 전극의 사이에 끼워져서 이들을 절연시키는 제2 절연막으로 이루어지는 초고주파용 소자.
  8. 제1항 또는 제2항에서,
    상기 소자 패턴은 제1 인덕터 배선, 상기 제1 인덕터 배선 위에 형성되어 있으며 상기 제1 인덕터 배선을 노출시키는 접촉구를 가지는 제2 절연막, 상기 제2 절연막 위에 형성되어 있으며 상기 접촉구를 통하여 상기 제1 인덕터 배선과 연결되어 있는 제2 인덕터 배선을 포함하는 초고주파용 소자.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020000008823A 2000-02-23 2000-02-23 다공성 산화 실리콘 기둥을 이용하여 형성한 초고주파용 소자 KR100331226B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020000008823A KR100331226B1 (ko) 2000-02-23 2000-02-23 다공성 산화 실리콘 기둥을 이용하여 형성한 초고주파용 소자
AU11753/01A AU1175301A (en) 2000-02-23 2000-10-25 Microwave electric elements using porous silicon dioxide layer and forming method of same
PCT/KR2000/001208 WO2001063669A1 (en) 2000-02-23 2000-10-25 Microwave electric elements using porous silicon dioxide layer and forming method of same
EP00123415A EP1128435A3 (en) 2000-02-23 2000-11-02 Microwave electric elements using porous silicon dioxide layer and forming method of same
TW089123048A TWI223907B (en) 2000-02-23 2000-11-02 Microwave electric elements using porous silicon dioxide layer and forming method of same
JP2000338065A JP2001244420A (ja) 2000-02-23 2000-11-06 多孔性酸化シリコン層を用いて形成した超高周波用素子及びその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000008823A KR100331226B1 (ko) 2000-02-23 2000-02-23 다공성 산화 실리콘 기둥을 이용하여 형성한 초고주파용 소자

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR2020010029422U Division KR200263538Y1 (ko) 2001-09-24 2001-09-24 다공성 산화 실리콘 기둥을 이용하여 형성한 초고주파용소자
KR10-2001-0065434A Division KR100379900B1 (ko) 2001-10-23 2001-10-23 다공성 산화 실리콘층을 이용하여 형성한 초고주파용 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20000071920A KR20000071920A (ko) 2000-12-05
KR100331226B1 true KR100331226B1 (ko) 2002-04-26

Family

ID=19649255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000008823A KR100331226B1 (ko) 2000-02-23 2000-02-23 다공성 산화 실리콘 기둥을 이용하여 형성한 초고주파용 소자

Country Status (6)

Country Link
EP (1) EP1128435A3 (ko)
JP (1) JP2001244420A (ko)
KR (1) KR100331226B1 (ko)
AU (1) AU1175301A (ko)
TW (1) TWI223907B (ko)
WO (1) WO2001063669A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989917B2 (en) * 2002-01-31 2011-08-02 Nxp B.V. Integrated circuit device including a resistor having a narrow-tolerance resistance value coupled to an active component
DE10306129A1 (de) 2003-02-14 2004-08-26 Robert Bosch Gmbh Verfahren zur Herstellung eines Bauelementes mit einem Halbleiterträger sowie Bauelement
IT1391596B1 (it) * 2008-11-04 2012-01-11 Rise Technology S R L Microstrutture ottenute convertendo silicio poroso
JP2013084914A (ja) * 2011-09-26 2013-05-09 Kobe Steel Ltd 配線構造およびその製造方法
CN105162291B (zh) * 2015-08-25 2017-07-07 东南大学 一种电磁式mems振动能量收集器及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09205178A (ja) * 1996-01-26 1997-08-05 Sharp Corp 半導体装置及びその製造方法
KR19980014335A (ko) * 1996-08-09 1998-05-25 윤덕용 산화막 다공성 실리콘 기판을 이용한 초고주파 소자
KR19980042536A (ko) * 1996-11-19 1998-08-17 버랜제리피에이 반도체 장치와 그 제조 방법
JPH11297934A (ja) * 1998-04-10 1999-10-29 Nec Corp 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3962052A (en) * 1975-04-14 1976-06-08 International Business Machines Corporation Process for forming apertures in silicon bodies
JPH0897375A (ja) * 1994-07-26 1996-04-12 Toshiba Corp マイクロ波集積回路装置及びその製造方法
US5427648A (en) * 1994-08-15 1995-06-27 The United States Of America As Represented By The Secretary Of The Army Method of forming porous silicon
US5652173A (en) * 1996-05-09 1997-07-29 Philips Electronics North America Corporation Monolithic microwave circuit with thick conductors
GR1003010B (el) * 1997-05-07 1998-11-20 "����������" Ολοκληρωμενος αισθητηρας ροης αεριων χρησιμοποιωντας τεχνολογια πορωδους πυριτιου
US6008102A (en) * 1998-04-09 1999-12-28 Motorola, Inc. Method of forming a three-dimensional integrated inductor
US6025261A (en) * 1998-04-29 2000-02-15 Micron Technology, Inc. Method for making high-Q inductive elements
FR2780546B1 (fr) * 1998-06-29 2003-05-16 Memscap Circuit integre monolithique comprenant une inductance plane ou un transformateur plan, et procede de fabrication d'un tel circuit
KR20000011585A (ko) * 1998-07-28 2000-02-25 윤덕용 반도체소자및그제조방법
KR100308871B1 (ko) * 1998-12-28 2001-11-03 윤덕용 동축 구조의 신호선 및 그의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09205178A (ja) * 1996-01-26 1997-08-05 Sharp Corp 半導体装置及びその製造方法
KR19980014335A (ko) * 1996-08-09 1998-05-25 윤덕용 산화막 다공성 실리콘 기판을 이용한 초고주파 소자
KR19980042536A (ko) * 1996-11-19 1998-08-17 버랜제리피에이 반도체 장치와 그 제조 방법
JPH11297934A (ja) * 1998-04-10 1999-10-29 Nec Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2001063669A1 (en) 2001-08-30
TWI223907B (en) 2004-11-11
EP1128435A2 (en) 2001-08-29
KR20000071920A (ko) 2000-12-05
EP1128435A3 (en) 2007-09-12
JP2001244420A (ja) 2001-09-07
AU1175301A (en) 2001-09-03

Similar Documents

Publication Publication Date Title
KR100737188B1 (ko) 전자 부품 및 그 제조 방법
US6518165B1 (en) Method for manufacturing a semiconductor device having a metal layer floating over a substrate
US7446388B2 (en) Integrated thin film capacitor/inductor/interconnect system and method
US7763976B2 (en) Integrated circuit module with integrated passive device
US7963021B2 (en) Inductor embedded in substrate, manufacturing method thereof, micro device package, and manufacturing method of cap for micro device package
US6958522B2 (en) Method to fabricate passive components using conductive polymer
JP4469181B2 (ja) 電子装置とこの装置の製造方法
JP4538107B2 (ja) 半導体素子及び金属化層を有する絶縁層が接着剤により取付られているガラス支持体を有する半導体装置
US6890629B2 (en) Integrated thin film capacitor/inductor/interconnect system and method
KR20060136202A (ko) 기판 매립형 인덕터 및 그 제조방법과, 마이크로 소자패키지 및 이 마이크로 소자 패키지의 캡 제조방법
JP5522858B2 (ja) 無線アプリケーション用高出力半導体素子および高出力半導体素子の製造方法
US20050248001A1 (en) Method for producing a conductor path on a substrate, and a component having a conductor path fabricated in accordance with such a method
EP1177622B1 (en) Electronic device
US5915188A (en) Integrated inductor and capacitor on a substrate and method for fabricating same
KR100390594B1 (ko) 캐비티 구조물 및 반도체 장치
KR100469248B1 (ko) 무선통신 모듈용 마이크로 인덕터
KR100331226B1 (ko) 다공성 산화 실리콘 기둥을 이용하여 형성한 초고주파용 소자
KR100379900B1 (ko) 다공성 산화 실리콘층을 이용하여 형성한 초고주파용 소자 및 그 제조방법
KR200263538Y1 (ko) 다공성 산화 실리콘 기둥을 이용하여 형성한 초고주파용소자
JP2006108323A (ja) インダクタンス素子及びその製造方法
JPH11340420A (ja) マイクロ波半導体集積回路装置
KR100342818B1 (ko) 수직적층형 모놀리식 마이크로웨이브 집적회로
WO2001004953A1 (en) Method for manufacturing a semiconductor device having a metal layer floating over a substrate

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
A302 Request for accelerated examination
AMND Amendment
G15R Request for early opening
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 18