KR100330719B1 - Input/output extension module device of devicenet - Google Patents
Input/output extension module device of devicenet Download PDFInfo
- Publication number
- KR100330719B1 KR100330719B1 KR1020000017969A KR20000017969A KR100330719B1 KR 100330719 B1 KR100330719 B1 KR 100330719B1 KR 1020000017969 A KR1020000017969 A KR 1020000017969A KR 20000017969 A KR20000017969 A KR 20000017969A KR 100330719 B1 KR100330719 B1 KR 100330719B1
- Authority
- KR
- South Korea
- Prior art keywords
- slave module
- module
- control signal
- slave
- output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40019—Details regarding a bus master
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40013—Details regarding a bus controller
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Information Transfer Systems (AREA)
Abstract
본 발명은 디바이스넷의 입출력 확장 모듈 장치에 관한 것으로, 통신허가신호와 슬레이브 모듈의 식별제어신호를 발생하여 출력하는 마스터 모듈과, 슬레이브 모듈을 구별하기 위한 2비트 식별번지를 갖고 마스터 모듈로부터 각각 출력되는 통신허가신호와 슬레이브 모듈의 식별제어신호를 각각 수신받아 수신된 통신허가신호에 의해 활성화되며 슬레이브 모듈식별제어신호에 의해 입출력 태그를 제어하고 다음 슬레이브 모듈식별제어신호를 발생하는 제1슬레이브 모듈과, 슬레이브 모듈을 구별하기 위한 2비트 식별번지를 갖고 마스터 모듈로부터 출력되는 통신허가신호를 수신받아 활성화되어 제1슬레이브 모듈로부터 출력되는 슬레이브 모듈식별제어신호에 의해 입출력 태그를 제어하고 다음 슬레이브 모듈식별제어신호를 발생하여 출력하는 제2슬레이브 모듈과, 상기 제2슬레이브 모듈과 동일한 기능을 하도록 제3슬레이브 모듈 및 제4슬레이브 모듈로 구성하여 각 모듈의 입출력 태그를 증가시키고 제조 단가를 줄이는 데 있다.The present invention relates to an input / output expansion module device of a devicenet, and further comprising a master module for generating and outputting a communication permission signal and an identification control signal for a slave module, and outputting each from a master module with a 2-bit identification address for distinguishing a slave module. A first slave module which receives the communication permission signal and the identification control signal of the slave module and is activated by the received communication permission signal and controls the input / output tag by the slave module identification control signal and generates the next slave module identification control signal; Receives the communication permission signal output from the master module with a 2-bit identification address to distinguish the slave module and activates the I / O tag by the slave module identification control signal output from the first slave module and controls the next slave module identification. A second generating and outputting signal The slave module and the third slave module and the fourth slave module are configured to have the same function as the second slave module, thereby increasing input / output tags of each module and reducing manufacturing costs.
Description
본 발명은 디바이스넷의 입출력 확장 모듈 장치에 관한 것으로, 특히 마스터모듈(master module)에 슬레이브 모듈(slave module)을 확장시켜 접속하기 위한 통신 프로토콜로 사용되는 디바이스넷의 입출력를 확장시킬 수 있는 디바이스넷의 입출력 확장 모듈 장치에 관한 것이다.The present invention relates to an input / output expansion module device of a devicenet, and more particularly, to a devicenet that can extend the input / output of a devicenet used as a communication protocol for connecting a master module to a slave module. An input / output expansion module device.
디바이스넷은 필드버스(field bus) 기술 중에서 하나의 통신 프로토콜(protocol) 기술로 사용된다. 디바이스넷과 같은 통신 네트워트 프로토콜은 다수의 주변장치를 상호 연결시키기 위해 하나의 주소와 식별기가 요구되며 이 주소와 식별기를 이용하여 주변장치와 통신하여 접속 연결된다.DeviceNet is used as a communication protocol technology among field bus technologies. Communication network protocols, such as DeviceNet, require a single address and identifier to interconnect multiple peripherals, and communicate with the peripherals using these addresses and identifiers.
종래의 디바이스넷에서는 한 노드(node)의 모듈에서 최대로 전송이 가능한 데이터 길이가 8 바이트(byte)로 되어 있다. 데이터의 길이가 최대 8 바이트로 되어 있으나 모듈의 설계상 모듈의 크기가 제한됨으로 인해 최대 2 바이트에서 1 바이트로 설계된다.In a conventional devicenet, the maximum data length that can be transmitted by a module of one node is 8 bytes. Although the maximum length of data is 8 bytes, it is designed from 2 bytes to 1 byte due to the limited size of the module.
최대 가능한 데이터 길이에서 모듈 설계의 제한으로 인해 최대 2 바이트나 1 바이트를 사용할 수 있도록 제조됨으로 인해 전체 네트워크의 최대 노드에 비해 입출력 태그(tag)가 제한을 받게 된다.Due to the limitation of the design of the module at the maximum possible data length, it is manufactured to use up to 2 bytes or 1 byte, which limits the I / O tag compared to the maximum node of the entire network.
즉, 디바이스넷의 입출력 모듈의 최대 노드가 64 개로 제한된다. 이로 인해 전체 입출력 태그의 수는 1024개로 제한을 받는 문제점이 있으며, 이를 확장하는 경우 입출력 데이터의 속도가 저하되는 문제점이 있다.That is, the maximum number of nodes of the I / O module of DeviceNet is limited to 64. As a result, there is a problem that the total number of input / output tags is limited to 1024, and when it is extended, there is a problem that the speed of the input / output data is reduced.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 마스터 모듈과 슬레이브 모듈 사이를 접속 연결시키기 위한 통신 프로토콜로 사용되는 디바이스넷의 입출력 확장 모듈 개수를 증가시킴으로써 입출력 태그의 수를 확장시켜 사용할 수 있는 디바이스넷의 입출력 확장 모듈 장치를 제공하는데 있다.Accordingly, an object of the present invention is to solve the above problems, and an object of the present invention is to increase the number of input / output extension modules of a devicenet used as a communication protocol for connecting and connecting a master module and a slave module. An object of the present invention is to provide an I / O expansion module device of DeviceNet, which can be used by extending.
본 발명의 다른 목적은 디바이스넷의 입출력 태그의 수를 확장시킴으로 인한 속도저하를 방지하여 입출력 태그의 확장시 시리얼 방식의 단점인 속도저하 문제를 직렬에서 병렬구조로 개선하여 입출력 데이터의 속도를 개선시킬 수 있는 디바이스넷의 입출력 확장 모듈 장치를 제공하는데 있다.Another object of the present invention is to improve the speed of the I / O data by preventing the speed decrease caused by the expansion of the number of I / O tags of the devicenet and improving the speed reduction problem, which is a disadvantage of the serial method when the I / O tags are expanded, from serial to parallel structure. An object of the present invention is to provide an I / O extension module device of DeviceNet.
상기 목적을 달성하기 위하여 이루어진 본 발명에 의한 디바이스넷의 입출력 확장 모듈 장치는 통신허가신호와 슬레이브 모듈(slave module)의 식별제어신호를 발생하여 출력하는 마스터 모듈(master module); 슬레이브 모듈을 구별하기 위한 2비트(BIT) 식별번지를 갖고 마스터 모듈로부터 각각 출력되는 통신허가신호와 슬레이브 모듈의 식별제어신호를 각각 수신받아 수신된 통신허가신호에 의해 활성화되며 슬레이브 모듈식별제어신호에 의해 입출력 태그(tag)를 제어하고 다음 슬레이브 모듈식별제어신호를 발생하는 제1슬레이브 모듈; 슬레이브 모듈을 구별하기 위한 2비트 식별번지를 갖고 마스터 모듈로부터 출력되는 통신허가신호를 수신받아 활성화되어 제1슬레이브 모듈로부터 출력되는 슬레이브 모듈식별제어신호에 의해 입출력 태그를 제어하고 다음 슬레이브 모듈식별제어신호를 발생하여 출력하는 제2슬레이브 모듈; 슬레이브 모듈을 구별하기 위한 2비트 식별번지를 갖고 마스터 모듈로부터 출력되는 통신허가신호를 수신받아 활성화되어 제2슬레이브 모듈로부터 출력되는 슬레이브 모듈식별제어신호에 의해 입출력 태그를 제어하고 다음 슬레이브 모듈식별제어신호를 발생하여 출력하는 제3슬레이브 모듈; 및 슬레이브 모듈을 구별하기 위한 2비트 식별번지를 갖고 마스터 모듈로부터 출력되는 통신허가신호를 수신받아 활성화되어 제3슬레이브 모듈로부터 출력되는 슬레이브 모듈식별제어신호에 의해 입출력 태그를 제어하고 다음 슬레이브 모듈식별제어신호를 발생하여 출력하는 제4슬레이브 모듈로 구성됨을 특징으로 한다.In order to achieve the above object, the device net input / output expansion module apparatus according to the present invention comprises: a master module for generating and outputting a communication permission signal and an identification control signal of a slave module; It has a 2-bit identification address to distinguish the slave module and receives the communication permission signal outputted from the master module and the identification control signal of the slave module, respectively, and is activated by the received communication permission signal. A first slave module for controlling an input / output tag by the controller and generating a next slave module identification control signal; Receives the communication permission signal outputted from the master module with the 2-bit identification address to distinguish the slave module, and activates the I / O tag by the slave module identification control signal outputted from the first slave module, and the next slave module identification control signal. A second slave module generating and outputting a; Receives the communication permission signal outputted from the master module with the 2-bit identification address to distinguish the slave module, and activates the I / O tag by the slave module identification control signal outputted from the second slave module. A third slave module generating and outputting a; And a 2-bit identification address for distinguishing the slave module, receives a communication permission signal output from the master module, activates the I / O tag by the slave module identification control signal output from the third slave module, and controls the next slave module identification. And a fourth slave module generating and outputting a signal.
또, 본 발명에 의한 디바이스넷의 입출력 확장 모듈 장치는 제1 내지 제4슬레이브 모듈은 각각 게이트 어레이 로직으로 구성되며, 게이트 어레이 로직은 각각 마스터 모듈로부터 출력되는 슬레이브 모듈식별제어신호를 수신받아 입출력 태그를 제어하며 다음 슬레이브 모듈을 제어하기 위한 슬레이브 모듈식별제어신호를 발생하여 출력하는 디코더; 및 디코더로부터 출력되는 슬레이브 모듈식별제어신호를 수신받아 이를 인식한 후 다음 슬레이브 모듈로 출력하는 ID 식별기로 구성됨을 특징으로 한다.In the devicenet input / output expansion module apparatus according to the present invention, the first to fourth slave modules are each configured with gate array logic, and the gate array logic receives slave module identification control signals output from the master module, respectively, and input / output tags. A decoder for controlling and generating and outputting a slave module identification control signal for controlling the next slave module; And an ID identifier for receiving the slave module identification control signal output from the decoder, recognizing it, and outputting it to the next slave module.
도 1은 본 발명에 의한 디바이스넷의 입출력 확장 모듈 장치의 구성을 나타낸 블럭도,1 is a block diagram showing the configuration of an input / output expansion module device of a devicenet according to the present invention;
도 2는 도 1에 도시된 마스터 모듈과 제1슬레이브 모듈의 내부 구성을 상세히 나타낸 블록도,2 is a block diagram illustrating in detail the internal configuration of the master module and the first slave module shown in FIG.
도 3은 도 2에 도시된 슬레이브 모듈에 구성된 디코더의 슬레이브 모듈의 식별 레지스터의 구성을 나타낸 블럭도이다.3 is a block diagram illustrating a configuration of an identification register of a slave module of a decoder configured in the slave module shown in FIG. 2.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
ID : 모듈식별제어신호 10 : 마스터 모듈ID: Module identification control signal 10: Master module
20,30,40,50 : 제1 내지 제4슬레이브 모듈20,30,40,50: first to fourth slave modules
21 : 게이트 어레이 로직 21a : 디코더21: gate array logic 21a: decoder
21b : ID 식별기21b: ID identifier
이하, 본 발명의 일실시예에 관하여 첨부 도면을 참조하면서 상세히 설명한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명에 의한 디바이스넷의 입출력 확장 모듈 장치의 구성을 나타낸 블럭도이고, 도 2는 도 1에 도시된 마스터 모듈과 제1슬레이브 모듈의 내부 구성을 상세히 나타낸 블록도이다. 도시된 바와 같이, 통신허가신호(EXCESS)와 슬레이브 모듈의 식별제어신호(ID)를 발생하여 출력하는 마스터 모듈(10)과, 슬레이브 모듈을 구별하기 위한 2비트 식별번지를 갖고 마스터 모듈(10)로부터 각각 출력되는 통신허가신호(EXCESS)와 슬레이브 모듈의 식별제어신호(ID)를 각각 수신받아 수신된 통신허가신호(EXCESS)에 의해 활성화되며 슬레이브 모듈식별제어신호(ID)에 의해 입출력 태그를 제어하고 다음 슬레이브 모듈식별제어신호(ID)를 발생하는 제1슬레이브 모듈(20)과, 슬레이브 모듈을 구별하기 위한 2비트 식별번지를 갖고 마스터 모듈(10)로부터 출력되는 통신허가신호(EXCESS)를 수신받아 활성화되어 상기 제1슬레이브 모듈(20)로부터 출력되는 슬레이브 모듈식별제어신호(ID)에 의해 입출력 태그를 제어하고 다음 슬레이브 모듈식별제어신호(ID)를 발생하여 출력하는 제2슬레이브 모듈(30)과, 슬레이브 모듈을 구별하기 위한 2비트 식별번지를 갖고 마스터 모듈(10)로부터 출력되는 통신허가신호(EXCESS)를 수신받아 활성화되어 제2슬레이브 모듈(30)로부터 출력되는 슬레이브 모듈식별제어신호(ID)에 의해 입출력 태그를 제어하고 다음 슬레이브 모듈식별제어신호(ID)를 발생하여 출력하는 제3슬레이브 모듈(40)과, 슬레이브 모듈을 구별하기 위한 2비트 식별번지를 갖고 마스터 모듈(10)로부터 출력되는 통신허가신호(EXCESS)를 수신받아 활성화되어 제3슬레이브 모듈(40)로부터 출력되는 슬레이브 모듈식별제어신호(ID)에 의해 입출력 태그를 제어하고 다음 슬레이브 모듈식별제어신호(ID)를 발생하여 출력하는 제4슬레이브 모듈(50)로 구성된다.FIG. 1 is a block diagram showing the configuration of an input / output expansion module device of a devicenet according to the present invention, and FIG. 2 is a block diagram showing the internal configurations of the master module and the first slave module shown in FIG. 1 in detail. As shown, the master module 10 generating and outputting the communication permission signal EXCESS and the identification control signal ID of the slave module, and the master module 10 having a 2-bit identification address for distinguishing the slave module. Receives communication permission signal (EXCESS) and slave module identification control signal (ID) output from each, and is activated by received communication permission signal (EXCESS) and controls I / O tag by slave module identification control signal (ID). And receiving a communication permission signal (EXCESS) output from the master module 10 with the first slave module 20 generating the next slave module identification control signal ID and a 2-bit identification address for distinguishing the slave module. Is activated and controlled by the slave module identification control signal ID output from the first slave module 20 to generate the next slave module identification control signal ID. By receiving the communication permission signal (EXCESS) output from the master module 10 with the second slave module 30 to output and the two-bit identification address for distinguishing the slave module, the second slave module 30 2 bit identification for distinguishing the slave module from the third slave module 40 which controls the input / output tag by the slave module identification control signal ID output from the controller and generates and outputs the next slave module identification control signal ID. Receives the communication permission signal (EXCESS) output from the master module 10 with the address and is activated to control the input / output tags by the slave module identification control signal (ID) output from the third slave module 40 and the next slave module The fourth slave module 50 generates and outputs an identification control signal ID.
본 발명의 구성 및 작용을 보다 상세히 설명하면 다음과 같다.Referring to the configuration and operation of the present invention in more detail as follows.
마스터 모듈(10)과 다수의 슬레이브 모듈(20,30,40,50)은 데이터 라인, 제어신호 라인, 구동전원 라인 및 접지 라인에 병렬로 접속 연결된다. 데이터 라인은 마스터 모듈(10)과 다수의 슬레이브 모듈(20,30,40,50) 사이에서 데이터를 송수신하는 라인이며, 제어신호 라인은 다수의 슬레이브 모듈(20,30,40,50)을 제어하기 위해 사용된다. 각 마스터 모듈(10)과 다수의 슬레이브 모듈(20,30,40,50)로 구동전원 라인과 접지 라인이 연결 접속된다.The master module 10 and the plurality of slave modules 20, 30, 40, and 50 are connected in parallel with data lines, control signal lines, driving power lines, and ground lines. The data line is a line for transmitting and receiving data between the master module 10 and the plurality of slave modules 20, 30, 40, and 50, and the control signal line controls the plurality of slave modules 20, 30, 40, and 50. Used to The driving power line and the ground line are connected to each master module 10 and the plurality of slave modules 20, 30, 40, and 50.
마스터 모듈(10)에서 통신허가신호(EXCESS)가 발생되어 출력되면 다수의 슬레이브 모듈(20,30,40,50)은 수신된 통신허가신호(EXCESS)에 따라 구동전원 라인에서 공급되는 구동전원을 공급받아 활성화된다. 통신허가신호(EXCESS)의 수신 여부에 따라 활성화되는 다수의 슬레이브 모듈(20,30,40,50)은 제1 내지 제4슬레이브 모듈(20,30,40,50)로 구성된다.When the communication permission signal EXCESS is generated and output from the master module 10, the plurality of slave modules 20, 30, 40, and 50 receive driving power supplied from the driving power line according to the received communication permission signal EXCESS. It is supplied and activated. The plurality of slave modules 20, 30, 40, and 50 activated according to whether the communication permission signal EXCESS is received are configured with the first to fourth slave modules 20, 30, 40, and 50.
각 슬레이브 모듈(20,30,40,50)은 동작을 보다 상세히 설명하면 다음과 같다. 먼저 마스터 모듈(10)에 구성된 CUP(central processing unit)(11)에서 통신허가신호(EXCESS)와 슬레이브 모듈의 식별제어신호(ID)를 발생하여 출력한다. CPU(11)에서 발생된 통신허가신호(EXCESS)와 슬레이브 모듈의 식별제어신호(ID)는 제1슬레이브 모듈(20)에서 수신받는다.Each slave module 20, 30, 40, 50 will be described in more detail as follows. First, the CUP (central processing unit) 11 configured in the master module 10 generates and outputs the communication permission signal EXCESS and the identification control signal ID of the slave module. The communication permission signal EXCESS generated by the CPU 11 and the identification control signal ID of the slave module are received by the first slave module 20.
제1슬레이브 모듈(20)은 슬레이브 모듈을 구별하기 위한 2비트 식별번지를 갖는다. 2비트 식별번지는 마스터 모듈(10)로부터 통신허가신호(EXCESS)에 의해 활성화되며 동작하여 슬레이브 모듈식별제어신호(ID)에 의해 입출력 태그를 제어하고 다음 슬레이브 모듈식별제어신호(ID)를 발생한다.The first slave module 20 has a 2-bit identification address for identifying the slave module. The 2-bit identification address is activated by the communication permission signal EXCESS from the master module 10 and operates to control the input / output tag by the slave module identification control signal ID and generate the next slave module identification control signal ID. .
제1슬레이브 모듈(20)에서 발생된 다음 슬레이브 모듈식별제어신호(ID)는 제2슬레이브 모듈(30)에서 수신받는다. 제2슬레이브 모듈(30)는 마스터 모듈(10)에서 출력되는 통신허가신호(EXCESS)에 의해 활성화되어 수신된 슬레이브 모듈식별제어신호(ID)에 의해 입출력 태그를 제어하고 다음 슬레이브 모듈식별제어신호(ID)를 발생하여 출력한다.The next slave module identification control signal ID generated by the first slave module 20 is received by the second slave module 30. The second slave module 30 controls the input / output tag by the slave module identification control signal ID which is activated and received by the communication permission signal EXCESS output from the master module 10, and the next slave module identification control signal ( ID) is generated and printed.
제1슬레이브 모듈(20)과 제2슬레이브 모듈(30)에서와 같이 제4슬레이브 모듈(40) 및 제5슬레이브 모듈(50)도 동일한 과정을 거쳐 각각 수신된 슬레이브 모듈식별제어신호(ID)에 의해 입출력 태그를 제어하여 다음 슬레이브 모듈식별제엇니호(ID)를 발생하게 된다.As in the first slave module 20 and the second slave module 30, the fourth slave module 40 and the fifth slave module 50 are also subjected to the same slave module identification control signal ID through the same process. By controlling the input / output tag, the next slave module identification control signal (ID) is generated.
여기서 제3슬레이브 모듈(40) 및 제4슬레이브 모듈(50)도 제1슬레이브 모듈(20)이나 제2슬레이브 모듈(30)과 동일하게 슬레이브 모듈을 구별하기 위한 2비트 식별번지를 갖는다.Here, the third slave module 40 and the fourth slave module 50 also have a 2-bit identification address for distinguishing slave modules in the same manner as the first slave module 20 or the second slave module 30.
슬레이브 모듈을 구별하기 위한 2비트 식별번지를 갖는 제1 내지 제4슬레이브 모듈(20,30,40,50)는 도 2에서와 같이 각각 게이트 어레이 로직(GAL: gate array logic)(21)으로 구성된다. 게이트 어레이 로직(21)은 디코더(21a)와 ID 식별기(21b)로 구성된다. 디코더(21a)는 마스터 모듈(10)로부터 출력되는 슬레이브 모듈식별제어신호(ID)를 수신받아 입출력 태그를 제어하며 다음 슬레이브 모듈을 제어하기 위한 슬레이브 모듈식별제어신호(ID)를 발생하여 출력한다. 디코더(21a)로부터 출력되는 슬레이브 모듈식별제어신호(ID)는 ID 식별기(21b)에서 수신받는다.The first to fourth slave modules 20, 30, 40, and 50 each having a 2-bit identification address for distinguishing slave modules are configured with gate array logic (GAL) 21 as shown in FIG. do. The gate array logic 21 is composed of a decoder 21a and an ID identifier 21b. The decoder 21a receives the slave module identification control signal ID output from the master module 10 to control the input / output tag and generates and outputs a slave module identification control signal ID for controlling the next slave module. The slave module identification control signal ID output from the decoder 21a is received by the ID identifier 21b.
슬레이브 모듈식별제어신호(ID)를 수신받은 ID 식별기(21b)는 수신된 슬레이브 모듈식별제어신호(ID)를 인식하여 이전 슬레이브 모듈에 의해 결정되어진 슬레이브 모듈 식별제어신호(ID)를 디코더(21)에 반영시키고 다음 슬레이브 모듈의 슬레이브 모듈 식별제어신호(ID)를 결정하는 역할을 한다. 예를 들어 현재의 슬레이브 모듈 식별제어신호(ID)가 '00' 이면 디코더 (21)의 3,2 비트에 '00' 반영시키고 다음 슬레이브 모듈의 슬레이브 모듈 식별제어신호(ID)를 '01' 만들어 내보낸다. 슬레이브 모듈 식별제어신호(ID)는 '11' 까지 가능하므로 확장 슬레이브 모듈은 4개까지 확장할 수 있게 된다.The ID identifier 21b receiving the slave module identification control signal ID recognizes the received slave module identification control signal ID and decodes the slave module identification control signal ID determined by the previous slave module. Reflects to the next slave module and determines the slave module identification control signal (ID) of the next slave module. For example, if the current slave module identification control signal ID is '00', '00' is reflected in bits 3 and 2 of the decoder 21, and the slave module identification control signal ID of the next slave module is '01'. Export. Since the slave module identification control signal (ID) is possible up to '11', the expansion slave module can be extended up to four.
이상과 같이 디코더(21a)에서 슬레이브 모듈을 식별하기 위한 레지스터의 구성을 첨부된 도면을 이용하여 설명하면 다음과 같다. 도 3은 도 2에 도시된 슬레이브 모듈에 구성된 디코더의 슬레이브 모듈의 식별 레지스터의 구성을 나타낸 블럭도이다. 도시된 바와 같이, 최하위 비트의 1,0 비트는 각 슬레이브 모듈(20,30,40,50)에서 각 입출력 태그를 활성화를 제어하기 위해 사용되며, 3,2 비트는 슬레이브 모듈의 기본 ID이며, 다음 슬레이브 모듈의 기본 ID를 결정하여 어떤 슬레이브 모듈을 활성화시킬 것인지를 결정하기 위해 사용된다. 최상위 비트인 4 비트는 마스터 모듈(10)과 다수의 슬레이브 모듈(20,30,40,50)을 구별하기 위해 사용된다.The configuration of a register for identifying a slave module in the decoder 21a is described with reference to the accompanying drawings as follows. 3 is a block diagram illustrating a configuration of an identification register of a slave module of a decoder configured in the slave module shown in FIG. 2. As shown, 1,0 bits of the least significant bit are used to control activation of each input / output tag in each slave module 20,30,40,50, and 3,2 bits are basic IDs of the slave module. It is used to determine which slave module to activate by determining the base ID of the next slave module. The four most significant bits are used to distinguish the master module 10 from the plurality of slave modules 20, 30, 40, and 50.
이상과 같이 마스터 모듈(10)에 4개의 슬레이브 모듈(20,30,40,50)을 확장 연결 접속시킬 수 있게 됨에 따라 입출력 태그를 1024 태그를 4배로 확장된 4096 태그로 확장시킬 수 있게 된다. 1024 입출력 태그를 4배로 확장된 4096 태그로 확장시 마스터 모듈(10)과 4개 슬레이브 모듈(20,30,40,50)을 이용하여 구성함에 따라 모듈 확장에 따른 CPU 및 주변회로가 불필요하며 고속으로 데이터를 처리할 수 있게 된다.As described above, the four slave modules 20, 30, 40, and 50 can be expanded and connected to the master module 10, and thus the input / output tags can be expanded to 4096 tags extended by four times. When 1024 I / O tags are expanded to 4 times 4096 tags, using the master module 10 and four slave modules 20, 30, 40, and 50, CPU and peripheral circuits are not required for module expansion and high speed. You can then process the data.
이상 설명한 바와 같이, 본 발명에 의한 디바이스넷의 입출력 확장 모듈 장치는 마스터 모듈에 4개 슬레이브 모듈을 확장 연결시켜 구성할 수 있게 됨에 따라 각 모듈의 입출력 태그를 4배로 증가시킬 수 있으며 모듈 확장에 따른 별도의 CPU 및 주변회로가 제거할 수 있어 제조 단가를 줄일 수 있고, 주변 회로의 제거로 인해 고속으로 데이터를 처리할 수 있는 효과가 있다.As described above, the device I / O expansion module device of the present invention can be configured by extending the connection of four slave modules to the master module can increase the input and output tags of each module by four times and according to the module expansion Separate CPU and peripheral circuit can be removed to reduce the manufacturing cost, the removal of the peripheral circuit has the effect of processing data at high speed.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000017969A KR100330719B1 (en) | 2000-04-06 | 2000-04-06 | Input/output extension module device of devicenet |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000017969A KR100330719B1 (en) | 2000-04-06 | 2000-04-06 | Input/output extension module device of devicenet |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010094697A KR20010094697A (en) | 2001-11-01 |
| KR100330719B1 true KR100330719B1 (en) | 2002-04-03 |
Family
ID=19662210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000017969A KR100330719B1 (en) | 2000-04-06 | 2000-04-06 | Input/output extension module device of devicenet |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100330719B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7269725B2 (en) * | 2003-12-17 | 2007-09-11 | Lenovo (Singapore) Pte. Ltd. | Autonomic binding of subsystems to system to prevent theft |
| KR102040220B1 (en) * | 2018-01-16 | 2019-11-04 | 엘지전자 주식회사 | Controller |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0492946A (en) * | 1990-08-03 | 1992-03-25 | Matsushita Electric Ind Co Ltd | Data transfer system |
| JPH0581174A (en) * | 1991-09-20 | 1993-04-02 | Fujitsu Ltd | Access confirmation circuit of cpu device |
| JPH06164585A (en) * | 1992-11-21 | 1994-06-10 | Horiba Ltd | 1:n communication system |
| JPH104423A (en) * | 1996-04-17 | 1998-01-06 | Matsushita Electric Ind Co Ltd | Access method |
| JPH1069453A (en) * | 1996-08-27 | 1998-03-10 | Matsushita Electric Works Ltd | Programmable controller provided with extension unit |
-
2000
- 2000-04-06 KR KR1020000017969A patent/KR100330719B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0492946A (en) * | 1990-08-03 | 1992-03-25 | Matsushita Electric Ind Co Ltd | Data transfer system |
| JPH0581174A (en) * | 1991-09-20 | 1993-04-02 | Fujitsu Ltd | Access confirmation circuit of cpu device |
| JPH06164585A (en) * | 1992-11-21 | 1994-06-10 | Horiba Ltd | 1:n communication system |
| JPH104423A (en) * | 1996-04-17 | 1998-01-06 | Matsushita Electric Ind Co Ltd | Access method |
| JPH1069453A (en) * | 1996-08-27 | 1998-03-10 | Matsushita Electric Works Ltd | Programmable controller provided with extension unit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010094697A (en) | 2001-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6928501B2 (en) | Serial device daisy chaining method and apparatus | |
| US7565470B2 (en) | Serial bus device with address assignment by master device | |
| US10924541B2 (en) | Low-power and low-latency device enumeration with cartesian addressing | |
| US7269088B2 (en) | Identical chips with different operations in a system | |
| US20080270654A1 (en) | Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore | |
| KR19990009678A (en) | Diagnosis / control system using multi-layered Ai-Si bus | |
| US6847617B2 (en) | Systems for interchip communication | |
| EP2388960B1 (en) | Intelligent bus address self-configuration in a multi-module system | |
| EP0843893B1 (en) | A microcontroller having an n-bit data bus width with less than n i/o pins | |
| KR100390058B1 (en) | Communication system with a master station and at least one slave station | |
| KR100330719B1 (en) | Input/output extension module device of devicenet | |
| US7206889B2 (en) | Systems and methods for enabling communications among devices in a multi-cache line size environment and disabling communications among devices of incompatible cache line sizes | |
| KR20060130664A (en) | Signaling arrangement and approach therefor | |
| KR970071302A (en) | Programmable Read / Write Access Signals from Processors and Methods of Forming The Signals | |
| KR200205418Y1 (en) | Input/output extension module device of devicenet | |
| US20030145149A1 (en) | External bus controller | |
| US20030093595A1 (en) | Apparatus and method for distribution of signals from a high level data link controller to multiple digital signal processor cores | |
| CN113032321B (en) | Address extension circuit, communication interface chip and communication system | |
| CN106559299A (en) | Serial communication device, serial communication system and serial communication method | |
| CN100412837C (en) | Multichannel internal integrated circuit | |
| KR100413959B1 (en) | Internal and external network card with hub supplied extra power | |
| KR100230375B1 (en) | Serial data communication system | |
| KR100236602B1 (en) | System and method for recognizing sub board in atm-lan interface board | |
| KR100783758B1 (en) | Method for the communication of expansion modules | |
| KR19980057564A (en) | I / O controller with daisy chain structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050922 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |