KR100330099B1 - A panel of liquid crystal displayl - Google Patents
A panel of liquid crystal displayl Download PDFInfo
- Publication number
- KR100330099B1 KR100330099B1 KR1020000008550A KR20000008550A KR100330099B1 KR 100330099 B1 KR100330099 B1 KR 100330099B1 KR 1020000008550 A KR1020000008550 A KR 1020000008550A KR 20000008550 A KR20000008550 A KR 20000008550A KR 100330099 B1 KR100330099 B1 KR 100330099B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- signal
- lines
- liquid crystal
- gate
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 액정표시장치 패널에 관한 것으로, 데이터 신호를 인가받는 다수의 신호선, 상기 다수의 신호선에 절연되어 수직 교차하는 다수의 주사선; 및 상기 다수의 신호선과 상기 다수의 주사선에 의해 둘러싸인 부분에 형성되고, 전체적으로 행렬 형태로 배열되며, 상기 신호선을 통해 인가되는 데이터 신호를 충전하는 다수의 화소를 포함한다. 이때, 본 발명의 액정표시장치 패널은 하나의 신호선에 대해 종방향으로 연속적으로 나란한 3개의 화소가 각각 R, G, B 데이터 신호를 인가받아 하나의 도트를 형성하도록 한다.The present invention relates to a liquid crystal display panel, comprising: a plurality of signal lines receiving a data signal, a plurality of scanning lines insulated from and vertically intersecting the plurality of signal lines; And a plurality of pixels which are formed in a portion surrounded by the plurality of signal lines and the plurality of scanning lines, are arranged in a matrix shape, and charge data signals applied through the signal lines. In this case, the liquid crystal display panel according to the present invention allows three pixels arranged in a row in the longitudinal direction to one signal line to receive one R, G, and B data signal to form one dot.
본 발명의 실시예에 따르면, 하나의 데이터 선에 1H 동안 복수의 데이터 즉, 서로 다른 색 데이터를 순차적으로 인가받아 화상을 나타낼 수 있으며, 수직 스트립 구조가 아닌 수평 스트립 구조의 LCD 패널을 제공하여 데이터 배선 저항이 작아짐에 따라 데이터 출력 형태가 바뀌는 것에 대응하는 것이 가능하다. 또한, 동일한 해상도의 종래의 LCD 패널에 비해 소스(source)데이터 선의 수를 적어도 1/3 줄일 수 있다.According to an exemplary embodiment of the present invention, a plurality of data, that is, different color data, may be sequentially applied to one data line for 1H to display an image, and the data may be provided by providing an LCD panel having a horizontal strip structure instead of a vertical strip structure. As the wiring resistance decreases, it is possible to cope with the change of the data output form. In addition, the number of source data lines can be reduced by at least 1/3 compared with conventional LCD panels of the same resolution.
Description
본 발명은 박막트랜지스터(Thin Film Transistor: TFT) 액정 표시 장치(LCD: Liquid Crystal Display)에 관한 것으로서, 특히 하나의 데이터 선에 수평 클럭 한 주기(이하 '1H'라 한다) 동안 복수의 데이터를 전송하는 LCD 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a thin film transistor (TFT) liquid crystal display (LCD). In particular, a plurality of data are transmitted during one horizontal clock cycle (hereinafter, referred to as '1H') on one data line. It relates to an LCD panel.
LCD는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써 원하는 화상 신호를 얻는 표시 장치로서, 이러한 LCD는 휴대가 간편한 플랫 패널형 디스플레이 장치 중에서 대표적인 것으로서, 이 중에서도 박막 트랜지스터(Thin Film Transistor; TFT)를 스위칭 소자로 이용한 TFT-LCD가 주로 이용되고 있다.An LCD is a display device that obtains a desired image signal by applying an electric field to a liquid crystal material having an anisotropic dielectric constant injected between two substrates, and controlling the amount of light transmitted through the substrate by adjusting the intensity of the electric field. As a typical portable panel display device, a TFT-LCD using a thin film transistor (TFT) as a switching element is mainly used.
이러한 액정을 이용한 디스플레이(display) 소자는 기존의 CRT (cathode-ray tube) 모니터(monitor) 방식이 대응 불가능한 경박단소, 저소비전력 특성뿐만 아니라 표시품질 측면에서도 매우 우수하여 노트북(notebook) PC, LCD 모니터, AV 제품 등으로 각광을 받고 있다.Such display devices using liquid crystals are very light and small in size and low power consumption characteristics, which are incompatible with conventional CRT (cathode-ray tube) monitors. And AV products are in the spotlight.
도1은 일반적인 TFT LCD 패널의 구조도이다. 도1에 도시되어 있듯이, 일반적인 TFT LCD 패널(100)의 구조는 수직 스트립(vertical stipe) 구조로 되어있다.1 is a structural diagram of a general TFT LCD panel. As shown in Fig. 1, the structure of a general TFT LCD panel 100 has a vertical stipe structure.
즉, 종래의 TFT LCD 패널(100)은 다수의 데이터 선(D1, D2, ..., Yn), 다수의 데이터 선에 절연되어 수직 교차하는 다수의 게이트 선(G1, G2, ..., Gm), 이들 게이트 선과 데이터 선에 의해 둘러싸인 영역이 하나의 화소(R 또는 G, 또는 B)를 형성하여 메트릭스 형태로 배열되고, 게이트 선을 통해 인가되는 전압에 의해 온/오프되어 데이터 선을 통해 인가되는 데이터를 화소에 인가하는 TFT(T1)로 이루어진다.That is, the conventional TFT LCD panel 100 has a plurality of data lines D1, D2, ..., Yn, and a plurality of gate lines G1, G2, ..., which are insulated and vertically intersected with the plurality of data lines. Gm), regions surrounded by these gate lines and data lines are arranged in a matrix form by forming one pixel (R or G, or B), and are turned on / off by a voltage applied through the gate lines and It consists of TFT (T1) which applies the data applied to a pixel.
그리고, 다수의 데이터 선중 수평 방향으로 연속하는 빗금친 3개의 데이터 선은 각각 R, G, B 데이터를 각각 인가받아 회소에 인가하므로서, 한 행의 화소가 R, G, B순으로 나타나도록 하여 빗금친 3개의 R, G, B 데이터가 인가되는 화소가 하나의 도트(dot)를 형성하도록 한다. 한편, 하나의 데이터 선에는 동일한 색 데이터가 인가됨에 따라 종 방향의 화소는 모두 동일한 색 데이터가 인가된다.The three hatched data lines continuous in the horizontal direction among the plurality of data lines receive R, G, and B data, respectively, and apply them to the pixels, so that one row of pixels appears in the order of R, G, and B. Pixels to which three parent R, G, and B data are applied form one dot. Meanwhile, as the same color data is applied to one data line, the same color data is applied to all the pixels in the vertical direction.
LCD 패널을 수직 스트립 구조로 하는 것은 영상 신호 데이터를 받아들이는 D1, D2, ..., Dn 배선과, TFT(T1)의 온/오프를 제어하는 G1, G2, ..., Gm 배선이 최적화를 형성할 수 있기 때문이었다.The vertical strip structure of the LCD panel optimizes the D1, D2, ..., Dn wiring that accepts image signal data, and the G1, G2, ..., Gm wiring that controls the on / off of the TFT (T1). Because it can form.
여기서, 종래의 수직 스트립 구조의 LCD 패널에 입/출력되는 파형은 도2와 같다. 도2는 종래의 TFT LCD 패널을 구동시키기 위한 신호 파형도이다.Here, the waveform input / output to the LCD panel of the conventional vertical strip structure is as shown in FIG. Fig. 2 is a signal waveform diagram for driving a conventional TFT LCD panel.
도2에서, LS(Load Signal 또는 Latch Strobe)는 R 또는 G, 또는 B 데이터가 데이터 선에 인가되도록 제어하는 신호이고, POL은 반전 구동을 위해 R, G, B 데이터의 극성을 반전시키기 위한 신호이며, Y1, Y2는 데이터 선에 인가되는 신호이고, X1, X2는 게이트 선에 인가되는 신호이다.In FIG. 2, LS (Load Signal or Latch Strobe) is a signal for controlling R, G, or B data to be applied to the data line, and POL is a signal for inverting the polarity of R, G, B data for inversion driving. Y1 and Y2 are signals applied to the data lines, and X1 and X2 are signals applied to the gate lines.
도2에서 보면, LS는 1H를 한 주기로 하며, 이러한 LS는 1H 동안 한번만 발생된다. 따라서, Y1, Y2에 인가되는 신호 즉, 데이터 신호는 X1에 전압이 인가될 때 1H를 한 주기로 하는 각각의 데이터 신호를 인가되고, X2에 전압이 인가될 때 또한 그러하다.In FIG. 2, LS has a period of 1H, and this LS is generated only once during 1H. Thus, the signal applied to Y1, Y2, i.e., the data signal, is applied to each data signal having a period of 1H when a voltage is applied to X1, and so when a voltage is applied to X2.
그런데, 상기와 같이 수직 스트립 구조의 LCD 패널을 가진 TFT LCD는 횡 방향으로 나란한 3개의 화소로서 하나의 도트를 형성해야 하므로 해상도의 3배에 해당하는 TFT 어레이(array)가 필요로 하는 문제점이 있다.However, a TFT LCD having an LCD panel having a vertical strip structure as described above has a problem in that a TFT array corresponding to three times the resolution is required because one dot must be formed as three pixels arranged in a horizontal direction. .
한편, 데이터와 게이트 선의 배선 저항은 저항 성분이 클수록 영상 데이터를 전송함에 있어 여러 가지 디스플레이 악영향을 주기 때문에 TFT LCD를 디스플레이 하는데 매우 중요하게 작용하고 있다.On the other hand, the wiring resistance between the data and the gate line is very important to display the TFT LCD because the larger the resistance component is to adversely affect various displays in the transmission of image data.
대부분의 TFT LCD 제조업계에서 사용하고 있는 배선 물질은 크롬, 몰리텅스턴, 알루미늄 계열의 금속 물질을 사용하고 있다. 상기 3종의 전도성을 비교하면, 크롬보다 몰리텅스텐 물질이 전도성이 우수하며, 몰리텅스텐 보다는 알루미늄을 이용한 물질이 전도성이 더욱 우수하여 데이터 베선 저항을 줄일 수 있다.Wiring materials used in most TFT LCD manufacturing industries use chromium, molybdenum, and aluminum-based metal materials. Comparing the three types of conductivity, the molybdenum material is superior to chromium, and the material using aluminum is more conductive than molybdenum, thereby reducing the data wire resistance.
이와 같은 금속 계열을 사용하는 것은 상기 금속 계열보다 전도성이 좋은 물질이 많이 있지만 공정과 수율 측면에서 또 다른 문제가 발생하기 때문이기도 하지만 지속적으로 배선 저항을 줄일 수 있는 구조로 발전되고 있기 때문이다.The use of such a metal series is due to the fact that there are many more conductive materials than the metal series, but another problem occurs in terms of process and yield. However, the metal series is continuously developed to reduce wiring resistance.
향후는 구리를 이용한 배선 구조도 만들어질 것이고, 전도성이 매우 우수한 금이나 은 물질을 이용한 배선 구조도 공정이 가능한 제품이 나올 것이다. 크롬을 이용한 데이터 배선구조 보다 알루미늄을 이용한 데이터 배선 저항 약 1/3이상 적으며, 알루미늄보다는 일반적으로 PCB(Printed Circuit Board)에 널리 사용되는 구리 배선 저항을 이용하면 데이터 배선 저항을 알루미늄을 사용하는 것보다 1/5이상으로 데이터 배선 저항을 줄일 수 있다.In the future, a wiring structure using copper will be made, and a product capable of processing a wiring structure using gold or silver material having excellent conductivity will be produced. The data wiring resistance using aluminum is about one third less than the data wiring structure using chromium, and the data wiring resistance is aluminum by using copper wiring resistor which is generally used for PCB (Printed Circuit Board) rather than aluminum. Data wiring resistance can be reduced by more than 1/5.
따라서, 데이터 배선 저항이 기존 대비 최소 1/3으로 적어진다면 도4과 같은 구조가 가능해지게 된다.Therefore, if the data wiring resistance is reduced to at least 1/3 compared to the conventional structure as shown in FIG. 4 becomes possible.
따라서, 본 발명은 하나의 데이터 선에 1H 동안 복수의 데이터 즉, 서로 다른 색 데이터를 순차적으로 인가받아 화상을 나타내는 LCD 패널을 제공하는 것을 목적으로 한다.Accordingly, an object of the present invention is to provide an LCD panel displaying an image by sequentially applying a plurality of data, that is, different color data, to one data line for 1H.
또한, 본 발명은 수직 스트립 구조가 아닌 수평 스트립 구조의 LCD 패널을 제공하여 데이터 배선 저항이 작아짐에 따라 데이터 출력 형태가 바뀌는 것에 대응하는 것을 목적으로 한다.In addition, an object of the present invention is to provide an LCD panel having a horizontal strip structure instead of a vertical strip structure, to cope with a change in the data output form as the data wiring resistance decreases.
도1은 일반적인 TFT LCD 패널의 구조도이다.1 is a structural diagram of a general TFT LCD panel.
도2는 종래의 TFT LCD 패널을 구동시키기 위한 신호 파형도이다.Fig. 2 is a signal waveform diagram for driving a conventional TFT LCD panel.
도3은 본 발명의 실시예에 따른 액정표시장치 패널을 가진 액정표시장치의 블록 구성도이다.3 is a block diagram of a liquid crystal display device having a liquid crystal display panel according to an embodiment of the present invention.
도4는 본 발명의 실시예에 따른 액정표시장치 패널의 구조도이다.4 is a structural diagram of a liquid crystal display panel according to an exemplary embodiment of the present invention.
도5는 본 발명의 실시예에 따른 액정표시장치 패널의 구동시키기 위한 신호 파형도이다.5 is a signal waveform diagram for driving a liquid crystal display panel according to an exemplary embodiment of the present invention.
상기의 목적을 달성하기 위한 본 발명의 특징에 따른 액정표시장치 패널은,A liquid crystal display panel according to a feature of the present invention for achieving the above object,
데이터 신호를 인가받는 다수의 신호선; 상기 다수의 신호선에 절연되어 수직 교차하는 다수의 주사선; 및 상기 다수의 신호선과 상기 다수의 주사선에 의해 둘러싸인 부분에 형성되고, 전체적으로 행렬 형태로 배열되며, 상기 신호선을 통해 인가되는 데이터 신호를 충전하는 다수의 화소를 포함하며, 하나의 신호선에 대해 종방향으로 연속적으로 나란한 3개의 화소가 각각 R, G, B 데이터 신호를 인가받아 하나의 도트를 형성하는 것을 특징으로 한다.A plurality of signal lines receiving a data signal; A plurality of scan lines insulated from and vertically intersecting the plurality of signal lines; And a plurality of pixels which are formed in a portion surrounded by the plurality of signal lines and the plurality of scanning lines, are arranged in a matrix shape as a whole, and charge a data signal applied through the signal lines, and longitudinally with respect to one signal line. Three consecutively parallel pixels receive R, G, and B data signals to form one dot.
여기서, 상기 다수의 신호선은, 그 수가 해상도 만큼인 것을 바람직하며, 상기 다수의 주사선은, 그 수가 해상도 ×2 이상인 것이 바람직하다.Here, it is preferable that the number of the said many signal lines is as many as the resolution, and it is preferable that the number of the said many scan lines is the resolution x2 or more.
상기 다수의 주사선은 더욱 상세히는 그 수가 해상도 ×3 인 것이 바람직하다.More preferably, the number of the scanning lines has a number of resolutions x 3.
이하, 첨부한 도면을 참조로 본 발명의 일 실시예에 따른 액정표시장치 패널을 설명하면 다음과 같다.Hereinafter, a liquid crystal display panel according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings.
우선, 도3을 참조로 본 발명의 실시예에 따른 액정표시장치 패널을 가진 액정표시장치를 설명한다. 도3은 본 발명의 실시예에 따른 액정표시장치 패널을 가진 액정표시장치의 블록 구성도이다.First, a liquid crystal display device having a liquid crystal display panel according to an embodiment of the present invention will be described with reference to FIG. 3 is a block diagram of a liquid crystal display device having a liquid crystal display panel according to an embodiment of the present invention.
도3에 도시된 바와 같이, 본 발명의 실시예에 따른 액정표시장치는, 타이밍 제어부(100), 게이트 드라이버(200), 데이터(소스) 드라이버(300) 및, 액정패널(400)을 포함한다.As shown in FIG. 3, the liquid crystal display according to the exemplary embodiment of the present invention includes a timing controller 100, a gate driver 200, a data (source) driver 300, and a liquid crystal panel 400. .
타이밍 제어부(100)는 LCD 모듈 외부의 그래픽 제어부(도시하지 않음)로부터 R, G, B 데이터와 프레임 구별 신호인 수직 동기 신호(Vsync), 라인 구별 신호인 수평 동기 신호(Hsync), 데이터가 들어오는 구역을 표시하기 위해 데이터가 출력되는 구간 동안만 하이 레벨인 데이터 인에이블 신호(DE) 및 메인 클럭 신호(MCLK)를 제공받아 데이터 드라이버(300) 및 게이트 드라이버(200)를 구동하기 위한 디지털 신호를 출력한다.The timing controller 100 receives R, G, and B data and a vertical sync signal Vsync, a frame discrimination signal, a horizontal sync signal Hsync, and a line discrimination signal from a graphic controller (not shown) outside the LCD module. The digital signal for driving the data driver 300 and the gate driver 200 may be provided by receiving the data enable signal DE and the main clock signal MCLK which are high level only during a period in which data is output to indicate an area. Output
보다 상세히는, 타이밍 제어부(100)는 그래픽 제어부(도시하지 않음)로부터 입력받은 디지털 데이터 신호들(R(0:N), G(0:N), B(0:N)), 소스 드라이버(300)로 입력 시작을 명령하는 신호(DIO1), 1H 동안 순차적인 1번 이상의 출력을 제어하기 위한 load signal인 LSn(여기서, LSn은 3개라고 가정하여 LS1, LS2, 및 LS3라고 한다), 소스 드라이버(300)내 데이터 쉬프트(shift)를 하기 위한 클럭 신호(도시하지 않음) 등을 소스 드라이버(300)에 출력한다.More specifically, the timing controller 100 may include digital data signals R (0: N), G (0: N), and B (0: N) received from a graphic controller (not shown), and a source driver ( Signal DIO1 for commanding input start to 300), LSn, which is a load signal for controlling one or more sequential outputs during 1H (here, LSn is called LS1, LS2, and LS3 assuming three), and a source. A clock signal (not shown) or the like for shifting data in the driver 300 is output to the source driver 300.
여기서, 타이밍 제어부(100)에서 출력하는 LS1, LS2 및 LS3은 수평 클럭 신호의 한 주기(1H) 동안에 각각 한번씩 발생되도록 설계된다.Here, LS1, LS2, and LS3 output from the timing controller 100 are designed to be generated once each during one period 1H of the horizontal clock signal.
한편, 타이밍 제어부(100)는 게이트 라인에 게이트 온 신호가 순차적으로 인가되도록 하기 위해, 게이트 온 신호의 인가 시작을 알리는 Vstart, 게이트 온 신호를 각각의 게이트 라인에 순차적으로 수행하기 위한 gate clk, 게이트 드라이버(200)의 출력을 인에이블 시키는 OE 신호를 게이트 드라이버(200)에 출력한다. 여기서, gate clk는 1H 동안 3회 발생하도록 설계된다.In order to sequentially apply the gate-on signal to the gate line, the timing controller 100 may include Vstart indicating the start of the gate-on signal application, gate clk for sequentially performing the gate-on signal to each gate line, and the gate. The OE signal for enabling the output of the driver 200 is output to the gate driver 200. Here, gate clk is designed to occur three times during 1H.
게이트 드라이버(200)는 타이밍 제어부(100)에서 출력하는 Vstart, CPV, OE 신호와, 게이트 구동 전압 발생부(도시하지 않음)에서 출력하는 게이트 온/오프, 및 공통 전압을 인가받아 LCD 패널(400)에 형성된 다수의 게이트 선에 게이트 온 신호를 1H를 한 주기로 순차적으로 인가한다.The gate driver 200 receives the Vstart, CPV, and OE signals output from the timing controller 100, the gate on / off output from the gate driving voltage generator (not shown), and the common voltage, and then applies the LCD panel 400. The gate-on signal is sequentially applied to the plurality of gate lines formed in the 1H cycle.
데이터 드라이버(300)는 다수의 소스 드라이버 IC(310, 320, ..., 330,.)으로 이루어져 게이트 선에 인가되는 게이트 온 신호에 동기하여 게이트 온 신호가 인가되는 화소행에 해당 계조 전압을 인가한다.The data driver 300 includes a plurality of source driver ICs 310, 320,..., 330, .. and a corresponding gray voltage to a pixel row to which the gate-on signal is applied in synchronization with the gate-on signal applied to the gate line. Is authorized.
보다 상세히, 데이터 드라이버(300)는 타이밍 제어부(100)로부터 R, G, B 디지털 데이터를 제공받아 DIO1 신호와 클럭 신호에 따라 펄스 신호를 순차적인 쉬프트시킨다. 이 순차적인 펄스 신호에 동기하여 데이터 드라이버(300)로 인가되는 R, G, B 데이터 신호는 하나씩 쉬프트 저장되고, 1H 동안 즉, 화소 행만큼 데이터가 저장되면 레벨 쉬프트된다. 이때의 레벨 쉬프트는 외부로부터 데이터 드라이버(300)에 인가되는 데이터전압이 시스템 동작 전압보다 낮으므로 시스템 동작 전압으로 만들기 위한 것이다.In more detail, the data driver 300 receives the R, G, and B digital data from the timing controller 100 and sequentially shifts the pulse signal according to the DIO1 signal and the clock signal. The R, G, and B data signals applied to the data driver 300 in synchronization with the sequential pulse signals are shift-stored one by one, and level-shifted when data is stored for one H, that is, pixel rows. The level shift at this time is to make the system operating voltage because the data voltage applied to the data driver 300 from the outside is lower than the system operating voltage.
이렇게 레벨 쉬프트된 데이터 신호는 데이터 신호가 6비트 이면 64계조 전압중 해당하는 아날로그 계조 전압으로 변환되고, 1H 동안 순차적으로 인가되는 LS1, LS2, 및 LS3 신호에 따라 R 데이터가 먼저 출력되고, 그 다음 G 데이터, 마지막으로 B 데이터가 동일한 데이터 선에 인가된다. 여기서, LS1은 R 데이터 출력을 제어하는 신호이고, LS2는 G 데이터 출력을 제어하는 신호이며, LS3은 B 데이터 출력을 제어하는 신호로 설정된다.The data signal shifted to this level is converted into the corresponding analog gray voltage among the 64 gray voltages when the data signal is 6 bits, and R data is first outputted according to the LS1, LS2, and LS3 signals sequentially applied during 1H. G data and finally B data are applied to the same data line. Here, LS1 is a signal for controlling the R data output, LS2 is a signal for controlling the G data output, and LS3 is set as a signal for controlling the B data output.
한편, LCD 패널(400)은 소스 드라이버(300)의 출력단에 연결된 다수의 데이터 선, 다수의 데이터 선에 절연되어 수직 교차되며 게이트 드라이버(200)의 출력단에 연결된 다수의 게이트 선과, 화소 전극, 공통 전극 및 박막 트랜지스터로 이루어진 화소가 매트릭스 형태로 배열되어 있다.Meanwhile, the LCD panel 400 includes a plurality of data lines connected to the output terminal of the source driver 300, a plurality of gate lines, pixel electrodes, and the plurality of gate lines connected to the output terminals of the gate driver 200 and vertically insulated from each other. Pixels consisting of electrodes and thin film transistors are arranged in a matrix.
이러한 구성의 LCD 패널(400)은 게이트 드라이버(200)의 출력과 소스 드라이버(300)의 출력에 의해 R, G, B 데이터 신호를 화소에 충전시켜 화상으로 나타나도록 한다. 이때, LCD 패널(400)은 종 방향으로 연속하는 3개의 화소가 하나의 도트를 형성하여 색을 나타낸다.The LCD panel 400 having such a configuration charges the R, G, and B data signals to the pixels by the output of the gate driver 200 and the output of the source driver 300 so that they appear as an image. In this case, in the LCD panel 400, three pixels that are continuous in the vertical direction form one dot to represent colors.
보다 상세히, 본 발명의 일 실시예에 따른 LCD 패널은 도4와 같다. 도4는 본 발명의 실시예에 따른 액정표시장치 패널의 구조도이다.More specifically, the LCD panel according to an embodiment of the present invention is shown in FIG. 4 is a structural diagram of a liquid crystal display panel according to an exemplary embodiment of the present invention.
도4에 도시되어 있듯이, LCD 패널(400)은 다수의 데이터 선(D1, D2, D3, ..., Dn/3), 데이터 선에 절연되어 수직 교차하는 다수의 게이트 선(G1, G2, G3, ...Gm, .., G3m), 게이트 선과 데이터 선에 둘러싸인 부분에 형성되어 전제적으로 메트릭스 형태로 배열되는 화소들과, 게이트 선에 게이트가 연결되고 데이터 선에 소스가 연결되며 화소에 드레인이 연결된 TFT(T1)으로 이루어져 있다.As shown in FIG. 4, the LCD panel 400 includes a plurality of data lines D1, D2, D3,..., Dn / 3, and a plurality of gate lines G1, G2, G3, ... Gm, .., G3m), pixels formed in a portion surrounded by the gate line and the data line and arranged in a matrix form entirely, a gate is connected to the gate line, a source is connected to the data line, The drain is composed of a TFT T1 connected thereto.
여기서, LCD 패널(400)은 도1에 도시된 종래의 LCD 패널과 동일한 해상도의 패널이라는 가정하에, 데이터 선의 수를 최대 Dn/3 즉, 종래의 데이터 선보다 1/3 적은 수로 이루어지고, 게이트 선의 수를 최대 G3m 즉, 종래의 게이트 선보다 3배 많다고 표기하였다.Here, assuming that the LCD panel 400 is a panel having the same resolution as the conventional LCD panel shown in FIG. 1, the number of data lines is made up to Dn / 3, that is, one third smaller than the conventional data lines, The number is indicated as a maximum G3m, that is, three times more than a conventional gate line.
즉, 본 발명의 LCD 패널은 동일한 해상도를 가지는 종래의 LCD 패널에 비해데이터 선의 수가 적어도 1/3 작고, 게이트 선의 수가 3배 많다.That is, the LCD panel of the present invention has at least one third the number of data lines and three times the number of the gate lines as compared with the conventional LCD panel having the same resolution.
이는 도4에 도시된 바와 같은 화소의 배열에 의한 것으로, 도4에 도시된 이 발명의 화소 배열은 종래와 같이 동일한 배열로 이루어져 있으나, 데이터 드라이버(300)로부터 인가되는 색 데이터가 다르다.This is due to the arrangement of pixels as shown in FIG. 4, but the pixel arrangement of the present invention shown in FIG. 4 is configured in the same arrangement as in the prior art, but the color data applied from the data driver 300 is different.
즉, 본 발명의 화소는 화소행을 기준으로 보면 동일한 게이트 선에 동일한 색 데이터를 인가받고, 화소열을 기준으로 보면 서로 다른 색 데이터가 순차적으로 인가받는 구조로 이루어져 있다. 더욱 상세히는, 첫 번째 게이트 선(G1)에 연결된 화소는 R 계조 전압을 인가받고, 두 번째 게이트 선(G2)에 연결된 화소는 G 계조 전압을 인가받으며, 세 번째 게이트 선(G3)에 연결된 화소는 R 계조 전압을 인가받는다. 그리고, 도시하지 않은 네 번째 게이트 선에는 당연히 R 계조 전압을 인가받으며, 이후는 계속해서 G→B→R→G→B순서임은 자명하다.That is, the pixel of the present invention has a structure in which the same color data is applied to the same gate line based on the pixel row, and different color data is sequentially applied to the pixel column. More specifically, the pixel connected to the first gate line G1 receives the R gray voltage, the pixel connected to the second gate line G2 receives the G gray voltage, and the pixel connected to the third gate line G3. Is applied with the R gray voltage. Of course, the R gate voltage is naturally applied to the fourth gate line (not shown), and it is apparent that the order is G → B → R → G → B.
여기서, 빗금친 열방향의 화소 R, G, B는 하나의 도트를 형성하여 색을 나타내도록 설계되어 있다.Here, the pixels R, G, and B in the hatched column direction are designed to form one dot to show color.
한편, 게이트 선(G1, G2, ..., Gm, ..., G3m)은 G1을 최초로 하여 순차적으로 게이트 온 신호가 G3m으로 인가되는데, 이때, G1, G2, G3에 게이트 온 신호가 인가되는 시간은 1H 동안인 것이 바람직하다.On the other hand, the gate lines G1, G2, ..., Gm, ..., G3m are sequentially applied with the gate-on signal to G3m with G1 first, and at this time, the gate-on signal is applied to G1, G2, and G3. It is preferable that the time to become is for 1H.
또한, 데이터 선(D1, D2, D3, ..., Dn/3)에는 동일한 색 데이터가 초기에 게이트 선(G1, G2, ..., Gm, ..., G3m)에 게이트 온 신호가 인가될 때 동시에 인가된다. 이때, 동일한 색 데이터란 동일한 게이트 선에 연결된 화소에 인가되는 색 데이터가 같다라는 의미이며, 이웃하는 게이트 선에 연결된 화소에는 다른 색의 색데이터가 인가된다. 이때, 3개의 게이트 선에 인가되는 데이터 신호는 1H 동안 출력되는 것이 바람직하다.In addition, the same color data is initially included in the data lines D1, D2, D3, ..., Dn / 3, and the gate-on signal is provided at the gate lines G1, G2, ..., Gm, ..., G3m. When applied, it is applied simultaneously. In this case, the same color data means that color data applied to pixels connected to the same gate line is the same, and color data of different colors is applied to pixels connected to neighboring gate lines. In this case, the data signals applied to the three gate lines are preferably output for 1H.
결국, 본 발명은 횡 방향으로 R, G, B 데이터를 화소에 인가하므로서, 종래와 동일한 효과를 나타내는 것이 가능하다.As a result, the present invention can exhibit the same effects as in the prior art by applying the R, G, and B data to the pixels in the lateral direction.
여기서, 도5를 참조로 본 발명의 실시예에 따른 액정표시장치 패널의 동작을 설명한다. 도5는 본 발명의 실시예에 따른 액정표시장치 패널의 구동시키기 위한 신호 파형도이다.Herein, an operation of the liquid crystal display panel according to the exemplary embodiment of the present invention will be described with reference to FIG. 5. 5 is a signal waveform diagram for driving a liquid crystal display panel according to an exemplary embodiment of the present invention.
도5에서, LS1, LS2, 및 LS3은 데이터 드라이버(300)의 출력을 제어하는 신호로, LS1은 R 데이터 신호의 출력을 제어하고, LS2는 G 데이터 신호의 출력을 제어하며, LS3는 B 데이터 신호의 출력을 제어한다. 여기서, LS1, LS2, LS3는 1H를 한 주기로 하는데, LS2가 LS1에 에 대해 1/3H 지연되어 발생되며, LS3가 LS2에 대해 1/3H 지연되어 발생한다. 결국, 1H 동안 LS1, LS2, LS3의 신호가 한 번씩 발생한다.5, LS1, LS2, and LS3 are signals for controlling the output of the data driver 300, LS1 controls the output of the R data signal, LS2 controls the output of the G data signal, and LS3 is the B data. Control the output of the signal. Here, LS1, LS2, and LS3 are 1H in one cycle, and LS2 is generated by delaying 1 / 3H with respect to LS1, and LS3 is caused by 1 / 3H delay with respect to LS2. As a result, the signals of LS1, LS2, and LS3 are generated once during 1H.
그리고, POL은 프레임 반전 구동을 데이터 드라이버(300)에 인가되는 신호로 1H를 한 주기로 토글링한다. y1, y2는 첫 번째와 두 번째의 데이터 선에 인가되는 데이터 신호이고, x1, x2, ..., x6은 첫 번째 내지 여섯 번째의 게이트 선에 인가되는 게이트 온 신호로서, x1, x2, x3는 1H 동안에 발생되며, x4, x5, x6는 다음 1H 동안에 발생된다.In addition, the POL toggles frame inversion driving to 1H as a signal applied to the data driver 300. y1 and y2 are data signals applied to the first and second data lines, and x1, x2, ..., x6 are gate on signals applied to the first to sixth gate lines, and x1, x2 and x3. Is generated during 1H and x4, x5 and x6 are generated during the next 1H.
도5의 신호 파형을 보면, 데이터 선에 인가되는 신호(x1, x2)는 게이트 선에 순차적으로 인가되는 게이트 온 신호에 동기하고, LS1, LS2 및 LS3의 신호에 따르는 것을 알 수 있다.5, it can be seen that the signals x1 and x2 applied to the data line are synchronized with the gate-on signals sequentially applied to the gate line and follow the signals of LS1, LS2, and LS3.
즉, LS1이 하이 신호이고 게이트 선(x1)에 게이트 온 신호가 인가되면 첫 번째(y1), 두 번째(y2) 및 도시하지 않은 모든 데이터 선에 정극성의 R 데이터 신호가 인가되고, LS2가 하이 신호이고 게이트 선(x2)에 게이트 온 신호가 인가되면 첫 번째(y1), 두 번째(y2) 및 도시하지 않은 모드 데이터 선에 부극성의 G 데이터 신호가 인가되며, LS3이 하이이고 게이트 선(x3)에 게이트 온 신호가 인가되면 첫 번째(y1), 두 번째(y2) 및 도시하지 않은 모든 데이터 선에 정극성의 데이터 선이 인가된다. 이러한 데이터 신호의 인가는 연속적으로 반복된다.That is, when LS1 is a high signal and a gate-on signal is applied to the gate line x1, a positive R data signal is applied to the first y1, second y2 and all data lines not shown, and LS2 is high. Signal and a gate-on signal is applied to the gate line x2, a negative G data signal is applied to the first (y1), the second (y2), and an unillustrated mode data line, and LS3 is high and the gate line ( When the gate-on signal is applied to x3), the positive data line is applied to the first y1, second y2 and all data lines not shown. The application of this data signal is repeated continuously.
상기 1H 동안 데이터 선에 인가되는 데이터들은 각각 하나의 도트를 형성하여 원하는 색을 나타내며, 그에 따라 LCD 패널에는 목표로 하는 화상이 나타나게 된다.The data applied to the data line during the 1H form one dot each to represent a desired color, and thus the target image appears on the LCD panel.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.
이상에서와 같이, 본 발명은 하나의 데이터 선에 1H 동안 복수의 데이터 즉, 서로 다른 색 데이터를 순차적으로 인가받아 화상을 나타낼 수 있으며, 수직 스트립 구조가 아닌 수평 스트립 구조의 LCD 패널을 제공하여 데이터 배선 저항이 작아짐에 따라 데이터 출력 형태가 바뀌는 것에 대응하는 것이 가능하다.As described above, the present invention can display an image by sequentially applying a plurality of data, that is, different color data, for 1H to one data line, and provide an LCD panel having a horizontal strip structure instead of a vertical strip structure. As the wiring resistance decreases, it is possible to cope with the change of the data output form.
또한, 동일한 해상도의 종래의 LCD 패널에 비해 데이터 선의 수를 적어도 1/3 줄일 수 있다.In addition, the number of data lines can be reduced by at least 1/3 compared with conventional LCD panels of the same resolution.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000008550A KR100330099B1 (en) | 2000-02-22 | 2000-02-22 | A panel of liquid crystal displayl |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000008550A KR100330099B1 (en) | 2000-02-22 | 2000-02-22 | A panel of liquid crystal displayl |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010082965A KR20010082965A (en) | 2001-08-31 |
| KR100330099B1 true KR100330099B1 (en) | 2002-03-25 |
Family
ID=19648839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000008550A KR100330099B1 (en) | 2000-02-22 | 2000-02-22 | A panel of liquid crystal displayl |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100330099B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101318243B1 (en) * | 2007-02-08 | 2013-10-16 | 엘지디스플레이 주식회사 | Liquid crystal display device and driving method thereof |
| KR101318248B1 (en) * | 2007-03-05 | 2013-10-16 | 엘지디스플레이 주식회사 | Liquid crystal display device and driving method the same |
| KR101351388B1 (en) * | 2007-03-30 | 2014-01-14 | 엘지디스플레이 주식회사 | liquid crystal display apparatus and driving method thereof |
-
2000
- 2000-02-22 KR KR1020000008550A patent/KR100330099B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010082965A (en) | 2001-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7154464B2 (en) | Liquid crystal display and driving method thereof | |
| US8587504B2 (en) | Liquid crystal display and method of driving the same | |
| US8199102B2 (en) | Liquid crystal display and method of driving the same utilizing data line blocks | |
| US7508479B2 (en) | Liquid crystal display | |
| KR100338012B1 (en) | Liquid Crystal Display apparatus using a swing common voltage and driving method therefor the same | |
| KR100228282B1 (en) | Liquid display device | |
| US7696970B2 (en) | Driving circuit, display device, and driving method for the display device | |
| US20050078076A1 (en) | Scan driver, display device having the same, and method of driving display device | |
| US20130215097A1 (en) | Display driving device and method and liquid crystal display apparatus having the same | |
| US20010013852A1 (en) | Liquid crystal display device | |
| JP2006267999A (en) | Drive circuit chip and display device | |
| KR20020014679A (en) | Display apparatus and method of driving same, and portable terminal apparatus | |
| KR20040111016A (en) | Display device and display control circuit | |
| EP2455932A1 (en) | Display device and display device driving method | |
| US7623122B2 (en) | Electro-optical device and electronic apparatus | |
| KR20090034740A (en) | Electrooptic device and electronic apparatus | |
| CN113870762B (en) | Display panel, driving method thereof and display device | |
| KR100350645B1 (en) | Liquid crystal display apparatus for reducing a flickering | |
| US7342566B2 (en) | Liquid crystal display device and driving method thereof | |
| US6633284B1 (en) | Flat display device | |
| KR100920341B1 (en) | Liquid crystal display | |
| KR20010036308A (en) | Liquid Crystal Display apparatus having a hetro inversion method and driving method for performing thereof | |
| KR100330099B1 (en) | A panel of liquid crystal displayl | |
| US7796112B2 (en) | Liquid crystal display and driving method thereof | |
| KR20010036307A (en) | Liquid crystal display apparatus for reducing a flickering and driving method of performing thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130228 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140303 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20180302 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20190304 Year of fee payment: 18 |