KR100329985B1 - Complementary driving-type inverter-circuit - Google Patents

Abstract

본 발명은 마이크로프로세서에 의해서 구동되는 3전위 출력을 얻을 수 있는 반도체 스위칭소자를 이용한 상보동작형 인버터회로를 제시한다.The present invention proposes a complementary operating inverter circuit using a semiconductor switching element capable of obtaining a three potential output driven by a microprocessor.

본 발명은 인버터의 출력 교류전력에 있어서 안정적인 출력 중성점의 전위 확보가 가능하도록 함과 동시에 스위칭 전력의 손실이 최소화 되도록 출력용 스위칭 소자의 수를 반감시켜 발열량을 줄이고 부하에서 발생하는 역기전력을 흡수시킴으로서 안정적인 중성점의 확보가 가능하며, 출력교류 전력의 반주기씩 반도체를 스위칭 시킴으로서 반주기씩만 부하에 전력을 공급하도록 한다. 이에 따라 본 발명은 고조파가 저감된 양질의 교류전력을 공급할 수 있으며, 전력소비를 절감하고 스위칭 소요 반도체 소자의 수를 기존 인버터의 절반으로 감소시켜 제조원가를 낮출 수 있으며, 발열량을 줄여 스위칭 소자의 수명을 연장하게 되는 효과를 제공한다.The present invention provides a stable neutral point by reducing the number of output switching elements by reducing the number of output elements and absorbing back electromotive force generated in a load so as to secure the potential of a stable output neutral point in the output AC power of the inverter and at the same time minimize the loss of switching power. It is possible to secure and supply power to the load only by half cycle by switching the semiconductor every half cycle of output AC power. Accordingly, the present invention can supply high-quality AC power with reduced harmonics, reduce power consumption, reduce the number of switching required semiconductor devices to half of existing inverters, and reduce manufacturing costs, and reduce heat generation, thereby reducing the lifetime of switching devices. Providing the effect of prolonging.

Description

상보동작형 인버터회로{COMPLEMENTARY DRIVING-TYPE INVERTER-CIRCUIT}Complementary Operation Type Inverter Circuit {COMPLEMENTARY DRIVING-TYPE INVERTER-CIRCUIT}

스위칭소자의 절력손실이 적고, 고조파 특성이 적은 3전위 출력을 갖으며 반주기씩 상보적으로 동작하는 새로운 인버터회로를 제공하고자 한다.It is intended to provide a new inverter circuit that has three potential outputs with low loss loss, low harmonic characteristics, and operates complementarily every half cycle.

본 발명은 상보동작형(COMPLEMENTARY DRIVING-TYPE) 인버터회로에 관한 것으로 더 상세히는 마이크로 프로세서에 의하여 구동되는 3전위 출력을 얻을 수 있는 반도체 스위칭 소자를 이용한 상보동작형 인버터회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a complementary driving type inverter circuit, and more particularly to a complementary operating inverter circuit using a semiconductor switching element capable of obtaining a three-potential output driven by a microprocessor.

주지하는 바와 같이 인버터회로는 직류를 교류로 변환시켜 주로 유도전동기에 전압/주파수 제어용 전원을 공급하거나 UPS(UNINTERRUPTED POWER SUPPLY) 등에 의하여 사용된다.As is well known, the inverter circuit converts direct current into alternating current and mainly supplies voltage / frequency control power to an induction motor, or is used by a UPS (UNINTERRUPTED POWER SUPPLY) or the like.

이러한 인버터는 교류부하에 공급되는 전력 주파수와 전압을 최적화하기 위하여 PWM(PULSE WIDTH MODULATION) 방식 인버터가 사용되고 있다.In order to optimize the power frequency and the voltage supplied to the AC load, a PWM (PULSE WIDTH MODULATION) type inverter is used.

이러한 인버터들은 2전위 출력의 파형을 합성하는 방식으로 3전위 출력의 파형을 갖는 것이므로 중성점의 전위가 변동되는 불안정하게 되는 문제가 발생하여 고조파 특성이 불량한 신뢰성이 낮은 교류를 출력하게 되는 문제점이 있는 것이다.Since these inverters have waveforms of three potential outputs by synthesizing waveforms of two potential outputs, there is a problem in that the potential of the neutral point fluctuates, resulting in an unstable AC output having poor harmonic characteristics. .

또한, 종래의 인버터들은 스위칭소자가 직렬방식 임으로 전 출력구간에 스위칭 전력손실이 있어서 효율이 낮은 문제점이 있는 것이다.In addition, the conventional inverters have a problem of low efficiency due to switching power loss in all output sections because the switching elements are in series.

아울러 종래의 인버터들은 비교적 고가인 4개의 출력용 스위칭소자를 사용하는 것이어서 제조원가가 많은 문제점이 있다.In addition, the conventional inverters use four output switching elements, which are relatively expensive, and thus there are many manufacturing costs.

그리고 종래의 인버터들은 출력용 스위칭소자들에 지속적인 스위칭 전류가 흐르므로 발열량이 많게 되어 소자의 수명이 단축되고 발열량으로 인한 소자의 수명이 단축되는 문제점이 있는 것이다.In addition, conventional inverters have a problem in that a continuous switching current flows through the switching elements for output, thereby increasing the amount of heat generated, thereby shortening the life of the device and shortening the life of the device due to the heat generated.

상술한 종래의 문제점을 감안하여 본 발명의 목적은 인버터 출력에 있어서의안정적인 중성점 전위의 확보가 가능하고 고주파 특성을 개선함과 동시에 전력 손실을 최소화하고 출력용 스위칭소자 수를 반감시키며 발열량이 반감되는 3전위출력을 갖는 상보동작형 인버터회로를 제공하는 것이다.In view of the above-described conventional problems, an object of the present invention is to secure a stable neutral point potential at an inverter output, improve high frequency characteristics, minimize power loss, reduce the number of switching elements for output, and reduce the amount of heat generated. It is to provide a complementary operation inverter circuit having a potential output.

도1은 본 발명을 실시하기 위한 구성을 보인 개략도.1 is a schematic view showing a configuration for practicing the present invention.

도2는 본 발명을 실시하기 위한 주파수별 데이터 출력 방법을 보인 흐름도.Figure 2 is a flow chart showing a frequency-specific data output method for implementing the present invention.

도3은 본 발명의 요부를 보인 인버터회로도.3 is an inverter circuit diagram showing the main part of the present invention;

도4는 본 발명의 요부에 공급되는 신호 파형도.4 is a signal waveform diagram supplied to the main part of the present invention;

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

1：키보드 2：클럭 발생기 3：메모리1: Keyboard 2: Clock generator 3: Memory

4：D／A변환기 5：제1 ROM 6：제2 ROM4: D / A converter 5: First ROM 6: Second ROM

7：CPU 8：신호합성기 9：인버터구동회로7 CPU 8 Signal synthesizer 9 Inverter drive circuit

S1，S3：출력용 스위칭소자 S2，S4：중성점 스위칭소자S1, S3: switching element for output S2, S4: neutral switching element

D1∼D6：다이오드D1 to D6: Diode

상술한 목적을 달성하기 위하여 본 발명은 3전위 PWM파형을 출력시키기 위하여 부하의 역기전력을 흡수함으로써 안정적인 중성점의 확보가 가능하게 하며, 반주기씩의 병렬스위칭방식에 의하여 반주기씩만 부하에 흐르는 전력을 공급할 수 있도록 한 상보동작형 인버터회로를 제안한다.In order to achieve the above object, the present invention enables to secure a stable neutral point by absorbing the back electromotive force of the load to output a three-potential PWM waveform, and can supply the power flowing to the load by only half cycle by the parallel switching method of every half cycle A complementary inverter circuit is proposed.

상술한 구성에 의하여 본 발명은 양질의 교류 전력을 공급할 수 있으며, 전력 소비를 소요 반도체의 스위칭 소자 수를 감소시켜 스위칭 전력의 손실과 제조원가를 낮출 수 있게 되며, 발열량을 반감하여 스위칭 소자의 수명을 연장할 수 있게 되는 효과를 제공한다.According to the above-described configuration, the present invention can supply high-quality AC power, reduce the number of switching elements of a semiconductor that consumes power, and reduce switching power loss and manufacturing cost, and reduce the amount of heat generated to reduce the life of the switching elements. Provides the effect of being extensible.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다. 도1에서 볼 수 있는 바와 같이 본 발명은 주파수 선택을 위한 키보드(1)와, 클럭발생기 (2)와, 메모리(3)와, 1[Hz]에서 60[Hz]까지의 펄스폭 변조신호와, 중성점 크램프신호용 데이터를 기록한 제1롬(5)과, 출력하고자 하는 주파수 지정을 위한 키보드 (1) 프로그램을 기록하여서 된 제2롬(6)과, 이들을 입출력포트에 접속하여서 된 CPU(7)와, 제1롬(5)과 제2롬(6)의 디지털-아나로그 신호절연 전송기(8)와 구동회로 (9)에 의하여 제어신호가 구성되며, 이 제어신호는 상보동작형 인버터회로에 연결된 2개의 출력용 스위칭소자(S₁，S₂)를 동작시키고, 부하와 병렬로 접속된 2개의중성점 확보용 스위칭소자(S₂，S₄)를 동작 시켜서 다이오드(D₁,D₃)로 통하여 부하에서 발생하는 역기전력을 흡수하여 직접 3전위의 중성점을 확보하게 되는 것이다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings. As can be seen in FIG. 1, the present invention relates to a keyboard 1 for frequency selection, a clock generator 2, a memory 3, a pulse width modulated signal from 1 [Hz] to 60 [Hz], And a first ROM (5) for recording the neutral point clamp signal data, a second ROM (6) for recording the keyboard (1) program for specifying the frequency to be output, and a CPU (7) connected to the input / output port. And, the control signal is constituted by the digital-analog signal isolation transmitter 8 and the driving circuit 9 of the first ROM 5 and the second ROM 6, and the control signal is provided to the complementary operation inverter circuit. Operate the two output switching elements (S₁ ， S₂) and operate the two neutral point switching elements (S₂, S₄) connected in parallel with the load to operate the back EMF generated from the load through the diodes (D₁, D₃). Absorption will directly secure a neutral of three potentials.

이와 같이 된 본 발명은 상용교류 전원에서 지정된 주파수의 정·부 그리고 중심점을 갖는 3전위 PWM파형의 교류출력을 부하에 공급하게 되는 것이다.In the present invention as described above, the AC output of a three-potential PWM waveform having positive, negative, and center points of a specified frequency in a commercial AC power supply is supplied to a load.

이를 위하여 본 발명은 클럭발생기(2)에 의하여 CPU(7)에 클럭이 공급되면 자체에 내장된 프로그램에 따라 작동에 필요한 데이터를 입력시키는 등의 초기화 작업을 실시한다. 이어서 키보드(1)로부터 출력 지정주파수를 입력받아 설정주파수로부터 지정주파수까지 순차적으로 주파수를 증가 또는 감소시키면서 주파수별 데이터를 출력시키게 되는 것이다. 즉 설정주파수(F)에서 어드레스 데이터를 확인하고, 이 데이터로 가운터를 설정하며, 이어서 1[Hz]∼60[Hz]까지 데이터 루프를 선택하여 해당주파수의 데이터로 카운터를 설정함으로써 지정주파수와 설정주파수가 일치되는지를 확인하고 지정주파수의 데이터를 출력시키게 되는 것이다.To this end, when the clock is supplied to the CPU 7 by the clock generator 2, the present invention performs an initialization operation such as inputting data necessary for operation according to a program embedded therein. Subsequently, the output frequency is input from the keyboard 1 to output data for each frequency while sequentially increasing or decreasing the frequency from the set frequency to the designated frequency. In other words, check the address data at the set frequency (F), set the center with this data, and then select the data loop from 1 [Hz] to 60 [Hz] and set the counter with the data of the corresponding frequency. It checks whether the set frequency matches and outputs the data of the designated frequency.

따라서 CPU(7)의 룸 출력 데이터는 PWM데이터 출력이 되는 제1롬(5), 제2롬 (6)의 번지지정과 카운터의 속도를 조절하는 타이머 정수의 신호가 된다. 이 신호에 의한 제1롬(5)과 제2롬(6)의 출력은 디지털-아나로그 신호절연 전송기(8)로 전송되는 것이다. 이러한 신호절연 전송기(8)의 출력은 인버터 구동회로(9)에 인가되는 것이며, 상보동작 하는 반도체의 출력용 스위칭소자의 구동단자와, 중성점 스위칭 소자인 반도체의 구동단자에 공급되는 것이다. 이러한 일련의 작동을 도 2로 보였다. 아울러 도 3에 본 발명에 의한 출력용 스위칭 소자와 중성점 스위칭 소자간의 결선 관계를 도시하였다. 이러한 본 발명의 신호절연 전송기(8)와 구동회로(9)에 의하여 얻어진 도 4의 (1)로 보인 출력이 출력용 스위칭소자(S₁)에 인가되는 것이며, 그 결과 스위칭소자(S₁)이 턴온(Turn-On)되면서 부하(L)로 흐르게 되는 것이다. 그 결과 부하에는 정현파에 근접한 정(+)의 전류가 흐르게 되는 것이고, 이때 스위칭 소자(S₂)는 도 4의 (1)로보인 PWM파형의 첫 번째 펄스후에 도 4의 (2)의 상승하는 신호를 받아 턴온되여 부하(L)에 발생하는 역 기전력이 흡수되고 출력의 주기가 끝나면 다이오드(D₁)을 통하여 전원으로 회생되는 것이다. 이와 같이 출력용 스위칭소자(S₁)에 도 4(1)로 보인 PWM출력펄스가 사라진 후 도 4의 (3)으로 보인 신호가 출력용 스위칭소자(S₃)에 첫 번째 펄스가 가하여 지는 직전의 순간까지 중성점 스위칭소자(S₂) 거쳐서 방전될 수 있는 경로를 제공하여 전압의 합성이 아닌 부하의 역기전력 전류의 방전에 의한 안정된 중성점의 형성이 가능하게 되는 것이다.Therefore, the room output data of the CPU 7 becomes a signal of the timer constant which adjusts the addressing of the first ROM 5 and the second ROM 6 and the speed of the counter which output the PWM data. The output of the first ROM 5 and the second ROM 6 by this signal is transmitted to the digital-analog signal isolation transmitter 8. The output of the signal isolation transmitter 8 is applied to the inverter driving circuit 9, and is supplied to the driving terminal of the output switching element of the semiconductor that is complementary to the driving terminal of the semiconductor, which is the neutral point switching element. This series of operations is shown in FIG. 2. In addition, Fig. 3 shows the wiring relationship between the output switching element and the neutral point switching element according to the present invention. The output shown in Fig. 4 (1) obtained by the signal isolation transmitter 8 and the driving circuit 9 of the present invention is applied to the output switching element S ', and as a result, the switching element S' is turned on. Turn-On) will flow to the load (L). As a result, a positive current close to the sine wave flows in the load, and the switching element S₂ is the rising signal of FIG. 4 after the first pulse of the PWM waveform shown in FIG. After receiving the turn on, the counter electromotive force generated in the load (L) is absorbed, and when the cycle of the output is completed, it is regenerated to the power supply through the diode (D₁). Thus, after the PWM output pulse shown in Fig. 4 (1) disappears from the output switching element S₁, the neutral point until the moment immediately before the first pulse is applied to the output switching element S₃ is shown in Fig. 4 (3). By providing a path that can be discharged through the switching element (S₂) it is possible to form a stable neutral point by the discharge of the back EMF current of the load rather than the synthesis of the voltage.

또한 다음 순간에는 구동회로(9)에 의하여 얻어진 도 4의 (3)로 보인 출력이 출력용 스위칭소자(S₃)에 인가되는 것이며, 그 결과 스위칭소자(S₃)이 턴온되면서 종전과는 반대의 방향으로 부하(L)로 흐르게 되는 것이다. 그 결과 부하에는 정현파에 근접한 부(-)의 전류가 흐르게 되는 것이고, 이때 중성점 스위칭소자(S4)는 도4의 (3)로 보인 PWM파형의 첫 번째 펄스의 상승후에 도 4의 (4)의 상승하는 신호를 받아 턴온되여 부하(L)에 발생하는 역 기전력이 흡수되고 출력의 주기가 끝나면 다이오드(D₃)을 통하여 전원으로 회생되는 것이다. 즉, 부하(L)에 흐르는 전류가 차단되는 시간동안 역 기전력의 흡수동작은 출력용 스위칭소자(S₃)에 공급되는 도4의 (3)으로 보인 PWM 첫째펄스(3)가 시작후에 도 4의 (1)로 보인 출력용 스위칭소자(S1)에 첫 번째 펄스가 가하여 지는 직전의 순간까지 도 4의 (4)로 보인 신호가 된다. 이 신호는 중성점 스위칭소자(S₄) 거쳐서 역기전력이 방전될 수 있는 경로를 제공하여 전압의 합성이 아닌 부하의 역기전력 전류의 방전에 의한 안정된 중성점의 형성이 가능하게 되는 것이다.At the next moment, the output shown in Fig. 4 (3) obtained by the driving circuit 9 is applied to the output switching element S₃, and as a result, the switching element S₃ is turned on in the opposite direction as before. It will flow to the load (L). As a result, a negative current close to the sine wave flows to the load, and the neutral point switching element S4 of FIG. 4 after the rise of the first pulse of the PWM waveform shown in FIG. In response to the rising signal, it is turned on to absorb back EMF generated in the load (L), and when the output cycle ends, it is regenerated to the power supply through the diode (D₃). That is, the absorption of the counter electromotive force during the time when the current flowing through the load L is interrupted is performed after the PWM first pulse 3 shown in Fig. 4 (3) supplied to the output switching element S₃ is started. It becomes the signal shown in (4) of FIG. 4 until the moment immediately before the first pulse is applied to the output switching element S1 shown by 1). This signal provides a path through which the counter electromotive force can be discharged through the neutral point switching element S₄, thereby enabling the formation of a stable neutral point by the discharge of the counter electromotive current of the load rather than the synthesis of the voltage.

또한, 본 발명의 출력용 스위칭소자와 중성점 스위칭소자는 트랜지스터를 사용할 수 있음은 물론 기타 FET 혹은 IGBT 등 전력용 스위칭소자를 활용할 수도 있음은 물론이다.In addition, the output switching device and the neutral point switching device of the present invention may use a transistor as well as other switching devices for power such as FETs or IGBTs.

이와 같이 하여 본 발명은 부하의 역기전력을 방전시킴으로써 중성점을 형성하고 있으므로 매우 안정적인 중성점의 형성이 가능하게 되는 것이어서 고조파 특성에서도 파형 합성에 의한 종래의 인버터에 비하여 매우 안정되는 것이므로 양질의 교류 전력을 공급할 수 있게 되는 효과가 있다.In this way, since the neutral point is formed by discharging the counter electromotive force of the load, it is possible to form a very stable neutral point, and even in harmonic characteristics, it is very stable as compared with the conventional inverter by waveform synthesis, so that it is possible to supply high-quality AC power. It is effective to be.

또한, 본 발명은 단 2개의 출력용 스위칭 소자를 사용하고 있으므로 제조원가를 크게 줄일 수 있는 잇점이 있다.In addition, since the present invention uses only two output switching elements, the manufacturing cost can be greatly reduced.

아울러 이러한 하나의 출력용 스위칭소자(S₁)는 0∼π까지 반주기 동안 동작하고, π∼2π지 나머지 반주기 동안 휴지기간을 가지며 다른 출력용 스위청소자 (S₂)는 0∼π까지 반주기동안 휴지기간을 가지고, π∼2π까지 반주기 동안 동작하는 것이므로 기존의 인버터에 설치된 출력용 스위칭 소자에 비하여 발열량이 절반이하로 되어 사용 수명이 길게 되므로 유지, 보수비용의 절감을 도모할 수 있게되며, 방열을 위한 장치의 설치에 소요되는 비용도 절감할 수 있게 되는 효과가 있다.In addition, one such output switching element (S₁) operates for half a period from 0 to π, has a rest period for the remaining half period of π ~ 2π, and the other output switch element (S₂) has a half period from 0 to π. , It operates for half a period from π to 2π, so the heat generation amount is less than half as compared to the output switching element installed in the inverter, and the service life is long. Therefore, it is possible to reduce maintenance and repair cost. It also has the effect of reducing the cost.

Claims (1)

주파수 선택을 위한 키보드(1)와, 클럭발생기(2)와, 메모리(3)와, 1[Hz]에서 60[Hz]까지의 펄스폭변조신호와 중심점 크램프신호의 관계를 기록한 제1롬(5)의 데이터방식과, 출력하고자 하는 주파수 지정을 위한 출력제어의 프로그램을 기록한 제2롬(6)의 데이터방식과, 이들을 CPU(7)로 제어된 입출력포트의 출력신호를 디지털-아나로그 신호로 변환하는 신호절연 전송기(8)를 통하여 구동신호을 발생시키는 인버터 구동회로(9) 및 출력용 스위칭소자(S₁，S₃)에 의하여 전력을 공급하며 부하와 병렬 접속된 역기전력 흡수용 스위칭소자(S₂，S₄) 및 다이오드(D₁, D₃)로 3전위의 중성점이 확보됨을 특징으로 하는 상보 동작형 인버터 회로.The first ROM recording the relationship between the keyboard 1 for frequency selection, the clock generator 2, the memory 3, and the pulse width modulated signal from 1 [Hz] to 60 [Hz] and the center point clamp signal ( The data method of 5), the data method of the second ROM 6 which records the program of the output control for specifying the frequency to be output, and the output signal of the input / output port controlled by the CPU 7 are digital-analog signals. The back-electromotive force absorption switching element (S2, S₄) connected in parallel with the load by supplying power by the inverter driving circuit 9 and the output switching element (S₁, S₃) for generating a drive signal through the signal isolation transmitter (8) converting to ) And a diode (D₁, D₃), the complementary inverter circuit characterized in that the neutral potential of three potentials is secured.