KR100328199B1 - 다채널 영상 인코딩 시스템 및 다채널 인코딩용 메모리운영방법 - Google Patents

다채널 영상 인코딩 시스템 및 다채널 인코딩용 메모리운영방법 Download PDF

Info

Publication number
KR100328199B1
KR100328199B1 KR1020000006979A KR20000006979A KR100328199B1 KR 100328199 B1 KR100328199 B1 KR 100328199B1 KR 1020000006979 A KR1020000006979 A KR 1020000006979A KR 20000006979 A KR20000006979 A KR 20000006979A KR 100328199 B1 KR100328199 B1 KR 100328199B1
Authority
KR
South Korea
Prior art keywords
frame
memory
input
channel
block
Prior art date
Application number
KR1020000006979A
Other languages
English (en)
Other versions
KR20010083459A (ko
Inventor
오택만
한기만
Original Assignee
이준우
주식회사 훠엔시스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이준우, 주식회사 훠엔시스 filed Critical 이준우
Priority to KR1020000006979A priority Critical patent/KR100328199B1/ko
Priority to US10/203,822 priority patent/US7050496B2/en
Priority to PCT/KR2001/000228 priority patent/WO2001061999A1/en
Priority to AU72077/01A priority patent/AU7207701A/en
Publication of KR20010083459A publication Critical patent/KR20010083459A/ko
Application granted granted Critical
Publication of KR100328199B1 publication Critical patent/KR100328199B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T9/00—Image coding
    • G06T9/007—Transform coding, e.g. discrete cosine transform
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Discrete Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

N개의 채널로부터, 각각 다수의 입력 프레임 영상으로 구성된 비디오 신호를 입력받는 다채널 영상 인코딩 시스템 및 이 시스템에서의 메모리 운영 방법이 개시되었다. 본 발명의 영상 인코딩 시스템은 N개 중 하나의 채널로부터의 입력을 선택하기 위한 채널 선택 수단과, 영상 인코딩에 사용되는 데이터를 저장하는 메모리 장치와-상기 메모리 장치는, 입력 프레임 영상을 저장하기 위한 메모리 블록을 2개 포함하고, 영상 인코딩 중에 생성되는 복원 프레임 영상을 저장하기 위한 (N+1)개 이상의 메모리 블록을 포함함-, 상기 입력 프레임 영상 및 복원 프레임 영상은 채널별로, 메모리 블록을 차례로 번갈아 사용하는 방식으로 저장되도록, 상기 메모리 장치에 대한 읽기 및 쓰기 주소를 발생시키기 위한 메모리 블록 스위칭 장치를 포함한다. 본 발명에 의해 MPEG 인코딩을 위하여 사용되는 입력 프레임과 복원 프레임을 저장하기 위한 메모리를 블록 단위로 차례대로 번갈아 사용함으로써 효율적인 메모리의 사용이 가능하다. 따라서, 기존의 단일 채널 시스템을 충분히 활용할 수 있으며, 다수의 채널에서 메모리를 최대한 공유함으로써 시스템의 효율을 높일 수 있다.

Description

다채널 영상 인코딩 시스템 및 다채널 인코딩용 메모리 운영방법{MULTI-CHANNEL IMAGE ENCODING SYSTEM AND METHOD FOR OPERATING MEMORY BLOCKS THEREIN}
본 발명은 다채널 영상 인코딩 시스템에 관한 것으로, 특히 메모리 블록 스위칭 방식을 사용하여, 종래의 단일 채널 영상 인코딩 시스템을 이용하면서 다채널 영상 인코딩을 수행하는데 필요한 메모리를 줄일 수 있는 메모리 운영방법 및 이 운영 방법을 이용한 인코딩 시스템에 관한 것이다.
잘 알려진 바와 같이 MPEG은 대표적인 영상압축 기술로서, MPEG에서 사용되는 압축의 기본 원리는 신호의 중복을 제거하는데 있다. 신호의 중복성에는 색신호 간 중복성, 시간적 중복성, 공간적 중복성, 그리고 통계적 중복성이 있다. 색신호 간 중복성이란 카메라 등을 통하여 입력되는 RGB(Red, Green, Blue) 영상 입력 신호의 색 성분간 중복성을 의미한다. 시간적 중복성이란 시간적으로 인접한 두 화면간에 존재하는 중복성으로, 두 화면간 움직임을 추정하여 보상함으로써 시간적 중복성을 제거할 수 있다. 공간적 중복성이란 인접한 화소간에 존재하는 중복성으로, 주파수 변환을 통하여 공간적 중복성을 제거할 수 있다. 통계적 중복성은 MPEG 인코딩 과정에서 발생하는 계수 값들이 특정한 통계적 특성을 지녀서 발생하는 것으로, 특정한 통계적 특성을 이용하여 압축이 가능하다.
MPEG 인코딩의 결과로서 생성되는 프레임은 움직임 보상 방법에 의하여(즉, 시간적 중복성의 제거 방법) I, P, B 프레임으로 구분한다. I-프레임은 화면 내 부호화 프레임으로, 화면내의 모든 거대 구획(Macro Block)이 화면 내 부호화를 통하여 생성된다. 따라서, 시간적 중복성을 여전히 지니게 된다. 채널의 전환시 화면 복구나 오류의 전파를 막기 위하여 일정 간격으로 I-프레임을 생성해야 한다. P 프레임은 예측 부호와 프레임으로 이전 I-프레임 혹은 이전 P-프레임을 기준으로 시간적 중복성을 제거한 프레임이다. B-프레임은 현재 프레임에 대한 이전 I-프레임 및 P-프레임 그리고 다음 I-프레임 및 P-프레임으로부터 각각 순방향 예측, 역방향 예측, 그리고 순방향 및 역방향 예측을 하여 세 가지 예측 신호를 생성한 후 최적의 것을 선택하여 시간적 중복성을 제거한 프레임이다.
상기한 MPEG 인코딩 방법은 디지털 감시 시스템, 원격 영상회의 시스템, 다채널 원격 기계화 시스템, 원격 모니터링 시스템 등의 응용 분야로 그 용도가 확대되고 있다. 이들 응용분야의 특징은 일반적으로 다수의 신호원을 갖는다는 것이다. 예를 들면, 은행의 감시 시스템은 입구, 내부, 금고, 그리고 현금인출기 등의 장소에 설치된 감시 카메라들로부터 비디오 신호를 입력받게 된다.
기존의 MPEG 인코더는 단일 채널용으로 구성되어 있어, 복수 채널을 갖는 시스템에서 충분한 압축 효과를 얻기가 어려웠다. 이는, 단일 채널용 MPEG 인코더를복수 채널을 갖는 시스템에 그대로 적용하는 경우, 공간적 중복성을 제거할 수는 있지만, 움직임의 추정 및 보상을 통한 시간적 중복성을 효율적으로 제거하지 못하기 때문이다. 시간적 중복성의 제거를 위해서는 현재 입력 프레임과 이전 입력 프레임의 비교가 필요한데, 이를 위하여 각 입력 채널의 이전 및 현재 프레임을 저장할 수 있는 메모리가 필요하다.
도 1은 종래의 단일 채널용 MPEG 인코딩 시스템의 일실시예를 나타낸다. 시간적 중복성을 제거하기 위해, 이전 프레임과 현재 프레임을 저장하는 메모리(27)가 사용된다. 도 1에서, 입력 프레임 메모리(271)는 입력되는 프레임을 저장하기 위한 메모리 블록(275)으로 구성되며, 복원 프레임 메모리(reconstructed frame memory, 273)는 현재 프레임의 시간적 중복성을 제거하는데 사용되는 복원된 이전 프레임을 저장하는 메모리 블록(275)으로 구성된다. 메모리(27)를 구성하는 입력 프레임 메모리(271)와 복원 프레임 메모리(273)가 각각 2개의 단위를 포함하는 이유는 읽기 동작과 쓰기 동작이 분리된 영역에서 연속적으로 수행되기 때문이다.
예를 들어, F1, F2, F3 및 F4 프레임이 연속되어 입력된다고 가정하면, MPEG 인코딩은 다음과 같은 과정을 통하여 수행된다.
F1프레임이 두 개의 입력 프레임 메모리(271) 중 하나의 블록에 저장된다. 도 1에서 (OF1)에 저장되었다고 가정하자. F2 프레임이 입력되면 입력 프레임 메모리(271) 중 (OF2)에 기록을 하고, (OF1)에 기록된 F1 프레임을 읽어들여 I-프레임을 생성한다. 이때, 이 I 프레임은 F2 프레임의 시간적 중복성 제거를 위하여 복원 프레임 메모리(273)의 (FD1)에 저장된다. F3 프레임이 입력되면, F1 프레임이 저장되었던 입력 프레임 메모리(271)의 (OF1)에 저장을 한다. 이와 동시에 입력 프레임 메모리(271)의 (OF2)에 저장된 F2 프레임과 복원 프레임 메모리(273)의 (FD1)에 저장된 F1 프레임을 읽어 들여, P 프레임을 발생시킨다. 이때, P프레임과 F1 프레임을 이용하여 복원된 F2 프레임을 생성하여, 차후에 F3 프레임의 시간적 중복성을 제거하는데 사용하기 위하여 복원 프레임 메모리(273)의 (FD2)에 저장한다. F4 프레임이 입력되면, F4 프레임은 입력 프레임 메모리(271)에서 F2가 저장되었던 메모리 블록인 (OF2)에 기록된다. 이와 동시에, F3과 복원된 F2를 각각 입력 프레임 메모리(271)의 (OF1)과 복원 프레임 메모리(273)의 (FD2)에서 읽어 들여, MPEG 인코더(17)에서 부호화를 하여 P-프레임을 발생시킨다. 이때, P프레임과 F3 프레임을 이용하여 복원된 F3 프레임을 생성하여, F1 프레임이 저장되어 있는 복원 프레임 메모리(273)의 (FD1)에 저장된다. 이와 같은 과정을 반복하여, MPEG 인코딩 과정에서 입력 프레임 메모리(271)와 복원 프레임 메모리(273)를 사용하여 부호화를 행한다.
상기한 단일 채널용 MPEG 채널 인코딩 시스템을 다채널의 입력을 갖는 시스템에 그대로 적용할 수는 없다. 가장 손쉬운 방법은 채널의 수만큼 단일 채널용 MPEG 인코딩 시스템을 사용하는 것이다. 하지만, 이러한 방법은 시스템의 가격을 상승시키며, 시스템의 효율을 떨어뜨리게 된다. 특히, 다채널 입력 영상을 MPEG 인코딩하여 녹화하는 시스템에 있어서, 실시간 영상 제공을 목적으로 하지 않으므로, 입력 채널간 하드웨어를 공유하는 방법을 사용하는 것이 바람직하다. 따라서, 단일 채널 MPEG 인코딩 시스템을 다채널들이 공유하기 위하여, 여러 개의 입력 채널들을 선택하는 선택 장치와, MPEG 인코딩을 수행하기 위해 입력 프레임을 저장하는 메모리 스위칭 장치를 사용해야 한다.
상기한 바와 같이 기존의 단일 채널 MPEG 인코딩 시스템을 여러 입력 채널들이 공유하기 위하여, 여러 개의 입력 채널들 중 특정 채널을 선택하는 방법과 메모리의 효과적인 이용 방법이 필요하다. 이를 위하여 본 발명에서는 채널의 선택 장치와 메모리의 블록단위 스위칭을 사용한다. 특히, 메모리 블록 스위칭을 이용하면 입력되는 현재 프레임과 복원 프레임을 저장하기 위한 메모리를 효과적으로 여러 채널에 대해 공유할 수 있어, 시스템의 효율을 높이고 비용을 낮출 수 있다.
도 1은 종래의 단일 채널 인코딩 시스템의 일실시예의 구성을 나타내는 블록도이다.
도 2는 본 발명에 의한 다채널 인코딩 시스템의 일실시예의 구성을 나타내는 블록도이다.
도 3은 본 발명에서 메모리 블록(memory block)의 상태를 표시하기 위해 사용되는 부제의 의미를 나타낸다.
도 4는 본 발명에 의한 다채널 인코딩 시스템에서, 입력 채널이 3개인 경우 메모리 블록의 스위칭 방법을 나타낸다.
도 5는 본 발명에 의한 다채널 인코딩 시스템에서, 메모리 블록 스위칭 방법을 나타내는 흐름도이다.
도 6은 본 발명에 의해 MPEG 인코딩된 프레임을 재생하기 위해, 입력 채널별로 프레임을 분류하는 분류기(Splitter)를 나타낸다.
<도면의 주요 부분에 대한 부호설명>
1 : 멀티플렉서
3 : 비디오 디코더
13 : 우선 순위 검출 및 채널 스위칭부
15 : MPEG 인코더
17 : 메모리 블록 스위칭부
19 : 사용자 코드 삽입기
23 : 레지스터
상기한 목적을 달성하기 위하여, 본 발명의 일면에 따르면,
N개의 채널로부터, 각각 다수의 입력 프레임 영상으로 구성된 비디오 신호를 입력받는 다채널 영상 인코딩 시스템에 있어서,
N개 중 하나의 채널로부터의 입력을 선택하기 위한 채널 선택 수단과,
영상 인코딩에 사용되는 데이터를 저장하는 메모리 장치-상기 메모리 장치는, 입력 프레임 영상을 저장하기 위한 메모리 블록을 2개 포함하고, 영상 인코딩 중에 생성되는 복원 프레임 영상을 저장하기 위한 (N+1)개 이상의 메모리 블록을 포함함-
상기 입력 프레임 영상 및 복원 프레임 영상은 채널별로, 메모리 블록을 차례로 번갈아 사용하는 방식으로 저장되도록, 상기 메모리 장치에 대한 읽기 및 쓰기 주소를 발생시키기 위한 메모리 블록 스위칭 장치
를 포함하는 다채널 영상 인코딩 시스템이 제공된다.
본 발명의 다른 일면에 따르면,
정수인 N개의 채널로부터 비디오 신호의 입력을 받는 다채널 MPEG 인코딩 시스템에서 (N+1)개 이상의 복원 프레임 메모리 블록 및 2개의 입력 프레임 메모리 블록에 데이터를 저장하고 출력하기 위한 메모리 운영 방법에 있어서,
2개의 입력 프레임 메모리 블록에는, 각 채널로부터의 입력 프레임을 번갈아 저장하고, 또한 인코딩 시스템에서 인코딩에 사용되기 위하여 각 메모리 블록에 저장된 데이터를 번갈아 출력하되, 한 블록에 입력 프레임 데이터가 저장되는 동안 다른 블록에 저장된 프레임 데이터를 출력하여 인코딩에 사용하고,
상기 (N+1)개 이상의 복원 프레임 블록에는 MPEG 인코딩 과정 중에 발생하는 복원 프레임을 각 블록에 차례로 번갈아 저장하고, 각 블록에 저장된 복원 프레임은 차례로 번갈아 출력되어 이후의 입력 프레임의 인코딩에 이용되고, 소정의 블록으로부터 복원 프레임이 출력되어 입력 프레임의 인코딩에 이용된 후, 새로운 복원 프레임이 상기 소정의 블록에 저장되는 메모리 운영 방법이 제공된다.
본 발명은 기존의 단일 채널 MPEG 인코딩 시스템을 이용하여 복수개의 입력 채널을 갖는 MPEG 인코딩 시스템에 적용한다. 다수의 채널들이 하나의 단일 채널 MPEG 인코딩 시스템을 공유하므로, 입력 채널과 메모리의 스위칭이 필요하다. 채널을 스위칭 하면서 메모리를 공유하여 이용하므로, 시스템의 효율을 높일 수 있다. 본 발명에서 입력 채널과 메모리의 스위칭을 위하여 채널 선택수단과 메모리스위칭수단이 필요하다.
본 발명의 바람직한 실시예에서, 입력 아날로그 비디오 신호 중 일부를 선택하는 멀티플렉서(1), MPEG 인코더(15)가 해석할 수 있는 구문에 맞춰 디지털 비디오 신호를 출력하는 비디오 디코더(3), 그리고 비디오 디코더(3)에서 출력된 디지털 비디오 신호 중 하나의 디지털 비디오 신호를 선택하는 비디오 데이터 멀티플렉서(9)를 사용하여 채널선택 장치를 구현한다. 메모리 스위칭장치는 메모리 블록의 위치를 결정하는 메모리 블록 스위칭부(17)를 사용하여 구현된다.
이하 첨부된 도면을 바탕으로, 본 발명에 의한 메모리 블록 스위칭 다채널 MPEG 인코딩 시스템을 자세히 설명한다.
도 2는 본 발명에 의한 다채널 MPEG 인코딩 시스템의 일실시예의 구성을 나타내는 블록도이다. 16개의 채널로부터 비디오 신호를 입력받는 경우에 대한 본 발명의 실시예를 나타내고 있지만, 다양한 개수의 입력 채널에 대해서도 구현이 가능하다.
MPEG 인코딩 시스템에 입력되는 여러 채널들 중 하나의 채널이 멀티플렉서(1), 비디오 디코더(3), 그리고 비디오 데이터 멀티플렉서(9)를 통하여 선택된다.
멀티플렉서(1)는 입력되는 아날로그 비디오 신호 중 일부를 선택한다. 도 2에 도시된 본 발명의 실시예에서, 16개의 입력 채널 중 4개의 입력 채널이 선택된다. 멀티플렉서(1)에서 일차적으로 선택된 신호는 비디오 디코더(3)로 입력된다.
비디오 디코더(3)는 아날로그 비디오 신호를 입력받아, MPEG 인코더(15)가 해석할 수 있는 구문에 맞춰 디지털 비디오 신호를 출력한다. 비디오 디코더(3)는 NTSC 및 PAL 방식의 데이터를 해석할 수 있으며, CCIR601 16 비트 형태의 구문을 출력한다. 본 발명의 일실시예에서, 비디오 디코더(3)는 복합 NTSC(composit NTSC) 신호를 입력받는다. CCIR601 구문에는 프레임(frame), 라인(line), 그리고 필드(field)에 대한 동기화 신호(synchronization)가 포함되며, 밝기(Y)와 색차(UV)에 대한 정보가 포함된다. 사용되는 비디오 디코더(3)에 따라서 스케일링(scaling) 기능을 구비한 것도 있다. 비디오 디코더(3)에는 4개의 아날로그 비디오 신호가 입력되는데, 입력 채널 중 하나의 채널에 대한 디지털 비디오 신호를 출력한다. 본 발명의 실시예에서, 두 개의 비디오 디코더(3)를 사용한다. 두 개의 비디오 디코더(3)를 사용하면, 안정적인 프레임율을 얻을 수 있다. 실제로 비디오 디코더의 개수가 많아질수록 MPEG 인코딩된 프레임율을 높일 수 있다. 그러나, 실시간 영상의 구현을 목적으로 하지 않는 녹화 시스템의 경우, 적절한 프레임율을 갖도록 적절한 수의 비디오 디코더를 사용하는 것이 바람직하다. 각각의 비디오 디코더(3)는 독립적으로 비디오 디코더 신호를 발생시킨다. 두 개의 비디오 디코더(3)가 출력한 디지털 비디오 신호 중 하나의 신호가 비디오 데이터 멀티플렉서(9)를 통하여 선택된다.
채널의 선택과정에 참여하는 멀티플렉서(1), 비디오 디코더(3), 그리고 비디오 데이터 멀티플렉서(9)는 비디오 디코더 제어기(21)에 의하여 제어된다. 비디오 디코더 제어기(21)는 레지스터(23)와 우선 순위 검출 및 채널 스위칭부(13)로부터제공되는 입력 채널의 정보를 참조하여 선택신호를 결정한다.
선택된 채널의 디지털 비디오 신호는 메모리(27)에 저장된다. 본 발명의 일실시예에서는, 하나의 프레임을 구성하는 홀수 필드와 짝수 필드 중 하나의 필드를 사용하여 MPEG 인코딩을 수행한다. 따라서, 메모리(27)를 구성하는 메모리 블록(275)의 크기는 하나의 필드 데이터에 해당한다. 즉, 한 프레임에 해당하는 데이터가 입력되면, 그 중 한 필드의 데이터만을 메모리에 저장한다. 자세히 후술하는 바와 같이, MPEG 인코딩에 사용되는 디지털 비디오 신호를 메모리(27)에 저장하는데 있어 메모리 블록 스위칭 방식을 사용한다. 메모리 스위칭 방식을 사용하면 각 채널간 메모리의 효과적인 공유가 가능해진다.
MPEG 인코더(15)에서는 메모리(27)에 저장된 디지털 비디오 신호를 읽어 MPEG 인코딩을 수행한다. 본 발명의 바람직한 실시예에서, MPEG 인코더(15)로 포앤시스(4NSYS)사의 VICA 1000TM을 사용한다. VICA 1000TM은 CCIR601신호를 입력받아 MPEG 인코딩을 수행한다. MPEG 인코딩에 사용되는 디지털 신호의 크기는 MPEG1인 경우 352×230, MPEG2인 경우 352×480의 크기를 각각 갖는다.
MPEG 인코더(15)에 입력되는 데이터의 동기신호는 생성기(11)가 발생시킨다. 생성기(11)는 입력 데이터에 맞춰 동기 신호를 발생시키며, 입력되는 데이터를 실제로 MPEG 인코딩하지 않으려는 경우, 동기 신호를 발생시키지 않는다.
상기한 바와 같이, MPEG 인코더(15)는 메모리(27)에 저장된 디지털 비디오 신호를 읽어들여, 각 입력채널의 비디오 신호를 스위칭적으로 MPEG 인코딩한다.따라서, MPEG 인코더(15)가 출력하는 MPEG 인코딩된 프레임은 여러 입력 채널들의 신호로 섞이게 된다. 따라서, 이러한 MPEG 인코딩된 프레임들을 종래의 디코더를 사용하여 재생하기 위해서는 인코딩된 비디오 데이터가 어느 채널에 해당하는 것인지를 표시하여야 한다. 이와 같은 기능을 수행하는 것이 사용자 코드 삽입기(19)이다. 구체적으로, 사용자 코드 삽입기(19)는 현재 입력 채널의 정보를 레지스터(23)로부터 얻는다. 상기 입력 채널 정보를 바탕으로 사용자 코드 삽입기(19)는 MPEG의 화면 시작 코드(picture start code) 다음에 사용자 정의 코드를 삽입하여 현재 입력 채널에 대한 정보를 기록한다.
CPU(25)는 레지스터를 초기화하는 역할을 한다. 또한, 채널 스위칭부(13)와 사용자 코드 삽입기(19)가 발생시키는 인터럽트(interrupt)를 수신하여, 필요한 정보를 레지스터에 기록한다. 채널 스위칭부(13)의 인터럽트를 수신하면, 현 시점에서 인코딩할 채널정보, 인코딩 모드(P-프레임 또는 I-프레임의 생성)등을 기록한다. 사용자 코드 삽입기(19)의 인터럽트를 수신하면, 현재 인코딩할 채널정보와 동기 정보를 기록한다.
상기한 바와 같이, 본 발명은 입력 채널들이 메모리(27)를 공유하기 위하여, 메모리의 블록 스위칭을 수행한다. MPEG 인코딩에 사용되는 입력 디지털 비디오 신호의 필드는 하나의 메모리 블록에 저장된다. 기록 및 읽기를 위한 메모리 블록의 결정은 메모리 블록 스위칭부(17)에 의해 수행된다. 메모리 블록 스위칭부(17)는 레지스터(23)로부터, 최대 멀티 인코딩 가능 채널의 수(본 발명의 실시예에서13개와 29개), MPEG 모드의 종류 및 메모리 블록 스위칭을 위한 현재 입력 채널의 정보를 얻는다. 상기 정보를 바탕으로 메모리 블록 스위칭을 위한 상위 주소를 출력한다. 메모리(27)는 MPEG 인코더(15)가 해석할 수 있는 구문에 맞춰진 하나의 필드를 저장할 수 있는 메모리 블록(275)으로 분할되는데, 메모리 블록 스위칭부(17)에서 출력되는 상위 주소만으로 어떤 메모리 블록이 사용되는지 정의할 수 있다.
도 2에 도시된 실시예에서, 13개의 채널을 동시에 지원하는 경우(29개 채널까지 지원이 가능하다), 메모리 블록 스위칭에 사용되는 메모리 블록의 수는 16개이다. (OF)로 시작하는 2개의 메모리 블록은 입력 프레임을 저장하기 위한 입력 프레임 메모리(271)이고, (FD)로 시작하는 14개의 메모리 블록(275)은 복원 프레임을 저장하기 위한 복원 프레임 메모리(273)이다. 이러한 블록을 MPEG 인코더(15)가 액세스하는데 필요한 상위 주소는 2비트이면 된다. 이것은 메모리(27)를 액세스하는데 있어서, 행 주소(row address)와 열 주소(column address)를 순차적으로 발생시키기 때문에, 2비트의 주소로 24= 16개의 메모리 블록을 어드레싱할 수 있기 때문이다.
이제, 도 3 및 도 4를 참조하여, 도 2의 메모리 블록 스위칭부(17)에 의한 메모리 블록의 스위칭 방법을 자세히 설명한다.
도 3은 메모리 블록(275)이 어떠한 상태인가를 표시하는 부제번호의 의미를 나타낸다. 상단에는 (W), (R), (S), (P), (I)의 부제가 표시될 수 있다. (W)는메모리 블록(275)에 프레임을 저장하고 있음을, (R)은 메모리 블록(275)으로부터 프레임을 읽고 있음을, (S)는 메모리 블록(275)에 이미 기록되어 저장되어 있음을, (P)는 MPEG 인코딩된 P-프레임 스트림을, 그리고 (I)는 MPEG 인코딩된 I-프레임 스트림을 각각 나타낸다. 하단에는 어떤 채널인지를 나타내는 채널 ID와 해당 채널에서 몇 번째 프레임에 해당하는지를 나타내는 프레임 번호를 표시한다. 만약 (A) 채널의 두 번째 프레임인 경우, (A-2)로 표시된다.
도 4는 본 발명에 의한 메모리 블록 스위칭의 구체적 방법을 나타낸다. 설명의 편의를 위하여, 도 4에서는 입력 채널의 수가 3개인 경우에 대한 메모리 스위칭 방법을 나타내고 있다. 그러나, 3개 이상의 채널에 대하여 동일한 방법이 확장될 수 있음은 당업자에게 자명하다.
입력 프레임 메모리(271)는 입력되는 채널의 수와 관계없이 두 개의 메모리 블록(275)으로 구성된다. 복원 프레임 메모리(273)는 입력되는 채널의 수에 따라 메모리 블록(275)의 수가 결정되는데, 본 발명에 의한 메모리 블록 스위칭 방법을 사용하는 경우, n개의 메모리 블록을 사용하면 n-1개의 입력 채널을 동시에 처리할 수 있다. 도 4는 3개의 입력 채널로부터 비디오 신호를 입력받는 일실시예이므로, 복원 데이터 블록(273)은 4개의 메모리 블록(275)을 포함한다.
세 개의 입력 채널은 (A), (B), (C)로 구분하였고, (B) 채널의 3번째 프레임이 입력되는 순간까지 메모리 블록 스위칭과정을 도시하였다. 새로운 프레임이 입력되면 다음 단계로 진행된다. 제1단계에서, (A-1) 프레임이 입력된다. (A-1) 프레임은 입력 프레임 메모리(271)에 기록된다. 제2단계에서, (B) 채널의 (B-1) 프레임이 입력되고, 입력 프레임 메모리(271)에 기록된다. 이때, 이미 기록되어 있는 (A-1) 프레임을 읽어들여 MPEG 인코딩을 수행한다. 인코딩된 (A-1) 프레임은 비교할 이전 프레임이 없으므로, 화면을 구성하는 프레임의 시작이 되는 I-프레임이 생성된다. 도 4의 제2단계에서 (A-1) 프레임에 대한 I-프레임 스트림이 출력됨을 볼 수 있다. (A-1) 프레임은 다음에 입력되는 (A-2) 프레임과 비교를 위하여 복원 프레임 메모리(273)에 저장된다. 제3단계 및 제4단계에서는 (C-1) 프레임과 (A-2) 프레임이 입력되고, 제2단계에서와 동일한 과정이 반복되어, (B-1), (C-1) 프레임에 대한 I-프레임이 생성되며, (B-1) 프레임과 (C-1) 프레임은 복원 데이터 블록(273)에 저장된다. 제3단계에서 입력 데이터 블록(271)에 저장된 (A-1) 프레임은 복원 데이터 블록(273)에 저장되었으므로, (A-1) 프레임이 저장되었던 위치에 새로이 입력되는 (C-1) 프레임 데이터를 기록하게 된다. 이러한 과정을 통하여 복수개의 채널이 입력 데이터 블록(271)을 공유하게 된다.
제5단계에서 (B-2) 프레임이 입력되고, (A-2) 프레임의 MPEG 인코딩이 수행된다. 이때, (A-2) 프레임의 MPEG 인코딩은 제1 블록에 저장된 (A-1) 프레임을 이용하여 수행된다. 따라서, (A-1) 프레임의 저장 메모리 블록에서는 읽기가 수행되고, 입력된 (A-2) 프레임과 함께 MPEG 인코더(17)에 입력되어 (A-2) 프레임에 대한 P-프레임 스트림을 생성한다. MPEG 인코더에서는 P-프레임과 (A-1)프레임으로부터 복원 (A-2) 프레임을 구하고, 이는 제4 블록에 (A-2)로서 저장한다. 이제 (A-1) 프레임은 MPEG 인코딩 과정에서 더 이상 필요하지 않으므로, 제6단계에서 마찬가지로 복원된 (B-2) 프레임 데이터가 제1 블록에 기록된다. 이러한 방법에 의해서 복수의 채널들이 복원 데이터 블록(273)을 공유하게 된다.
위에서 살펴본 바와 같이, 복수개의 채널은 입력 데이터 블록(271)과 복원 데이터 블록(273)을 공유한다. 결국, 본 발명에 의한 메모리(27)의 공유 방법을 사용하는 경우, 입력 데이터 블록(271)은 채널의 수와 관계없이 2개의 메모리 데이터 블록(275)만을 포함하면 되고, 복원 데이터 블록(273)은 입력채널의 수보다 하나 더 많은 메모리 데이터 블록(275)을 포함하면 된다. 이때 두개의 입력 블록은 판독과 저장을 번갈아 수행하고, 판독 또는 저장을 하나의 관점에서 볼 때에는 두개의 입력 블록이 번갈아 사용된다는 것을 알 수 있다. 마찬가지로 각 복원 데이터 블록은 판독과 저장을 번갈아 수행하고, 저장되는 블록은 1-2-3-4-1-2-3-4 . . . 번째 블록으로 번갈아가면서 저장되고, 마찬가지로 판독되는 블록도 1-2-3-4. . .의 순으로 번갈아 차례대로 판독되는 것을 알 수 있다. 단, 소정의 블록에 저장된 복원 프레임이 판독되어 인코딩에 사용된 이후에, 새로운 복원 프레임이 같은 블록에 저장된다. (예를 들어 5단계에서 (A-1)이 제1 블록으로부터 판독된 다음 단계에서, (B-2)가 제1 블록에 저장된다.)
도 5는 입력 채널의 수가 지원 가능한 최대 채널수인 (N)개이고 (N+1)개의 복원 메모리를 사용하는 경우, 메모리 블록 스위칭 방법을 나타내는 흐름도이다. 도 5에서, (N)은 입력 채널의 수, (n)은 프레임의 입력 순번, (W)는 메모리 기록, 그리고 R은 메모리 읽기를 각각 나타낸다. Fn는 (n)번째 입력 프레임을 나타내며, W Fn→Fn-2는 (n-2)번째 입력 프레임이 저장된 위치에 (n)번째 입력 프레임을 저장한다는 의미이다.
프레임이 입력되면, 프레임의 입력 순번에 따라 메모리 블록을 사용하는 방법이 5가지로 분류된다. 각각의 분류는 입력 프레임 전에 이미 입력된 프레임 수에 의하여 결정된다. 입력 프레임 순번은 입력 프레임 순번 판단 단계(502, 503, 504, 505)에서 판단된다.
먼저, 입력 프레임의 순번이 (N+2)보다 큰 경우의 처리 단계(506)에서, 다음과 같이 메모리 블록을 처리한다. 상기 경우는 도 4에서 제6단계 이후의 단계에 해당한다. 입력 프레임 메모리(271)의 (n-2)번째 프레임이 저장된 위치에 현재 입력 프레임을 저장하고, (n-1)번째 프레임을 읽어 들인다. 또한, 복원 프레임 메모리(273)에 저장되어있는 [n-(N+1)]번째 입력 프레임과 입력 프레임 메모리(271)에 저장되어 있는 (n-1)번째 입력 프레임을 함께 사용하여 (n-1)번째 입력 프레임에 대한 P-프레임을 생성한다. 이 P-프레임으로부터 생성된 (n-1) 복원 프레임이 메모리(273)의 [n-(N+2)]번째 복원 프레임이 저장되었던 위치에 기록된다.
또한, 도 5에는 입력 프레임의 순번이 (N+2)인 메모리 블록을 스위칭하는 방법을 나타내는 단계(507)가 나타나 있다. 상기 단계(507)는 도 4에서 제5단계에 해당한다. 상기 단계(507)를 살펴보면, 복원 프레임 메모리(273)에 복원된 (n-1)번째 프레임을 기록하는 방법을 제외하고, 모든 내용이 입력 프레임의 순번이 (N+2)보다 큰 경우 메모리 블록 스위칭 방법을 나타내는 단계(506)와 동일하다. 복원 프레임 메모리(273)에는 아직 복원된 프레임 데이터로 채워지지 않고 비어있는 메모리 블록이 존재하므로, 사용되지 않은 메모리 블록에 (n-1)번째 복원 프레임을 기록하면 된다.
입력 프레임의 순번이 2보다 크고 (N+1) 이하인 경우 메모리 블록을 스위칭하는 방법을 나타내는 단계(504)가, 도 5에 도시되어 있다. 상기 단계(504)는 도 4에서 제3단계와 제4단계에 해당한다. 상기 단계(504)를 살펴보면, (n-1)번째 입력 프레임의 시간적 중복성을 제거하는데 필요한 입력 프레임이 존재하지 않는다. 따라서, 입력 프레임의 순번이 (N+1)보다 큰 경우를 나타내는 단계(507)와 비교할 때, 복원 프레임 메모리(273)에서 데이터를 읽는 과정이 없으며, 따라서, 생성되는 MPEG 인코딩된 프레임도 I-프레임이 생성된다.
입력 프레임의 순번이 두 번째인 경우를 나타내는 단계(509)는 도 4에서 제2단계에 해당한다. 상기 단계(509)와 입력 프레임의 순번이 2보다 크고 (N+1) 이하인 경우를 나타내는 단계(508)를 비교할 때, 입력 프레임 메모리(271)에 데이터가 이미 저장되어 있지 않은 메모리 블록이 존재하므로, 사용하지 않는 메모리 블록을 사용하여 입력 프레임을 저장한다는 차이점을 제외하고 모든 내용이 동일하다.
마지막으로 입력 프레임의 순번이 첫 번째, 즉, 최초 입력 프레임인 경우, 메모리 블록의 스위칭 방법을 나타내는 단계(510)가 도시되어 있다. 상기 단계(510)에서는 입력 프레임을 단순히 입력 프레임 메모리(271)에 저장하면 된다.
상기한 바와 같이, 도 5는 지원 가능한 최대 입력채널(N개) 모두로부터 비디오 신호의 입력을 받고, 각 입력 채널의 프레임율의 제어를 하지 않는 경우, 메모리 블록의 스위칭 방법을 나타낸다. 실제 입력되는 채널의 수가 최대 지원 가능한 입력 채널의 수보다 적은 경우[즉, (N+1)보다 복원 프레임 메모리 블록수가 많은경우], 입력 프레임 메모리(271)의 사용 방법은 변화가 없지만, 복원 프레임 메모리(273)의 사용방법에는 약간의 변화가 있다.
이 경우는 도 5에서, 입력 프레임의 순번이 (N+2)보다 큰 경우, 메모리의 스위칭 방법을 나타내는 단계(506)에서, 복원 프레임 메모리(273)에 (n-1)번째 입력 프레임을 [n-(N+2)]번째 입력 프레임이 저장된 메모리 블록에 저장하지 않는다. 그 이유는 최대 입력 채널의 수보다 적은 수의 프레임을 입력받기 때문에, 복원 프레임 메모리(273)에는 사용되지 않는 메모리 블록(275)이 존재하며, 상기 사용되지 않는 메모리 블록(275) 중 하나의 블록에 저장하면 되기 때문이다. 사용되지 않는 메모리 블록(275)을 이용하면, 하드웨어에 걸리는 부하가 감소한다. 결국, 실제 입력채널의 수가 최대 지원가능한 채널수보다 작은 경우, 상기 단계(506)에서, W, Fn-1→ Fn-(N+2)의 과정은 W, Fn-1과정으로 바뀌게 된다.
상기한 바와 같이 메모리 블록 스위칭 방법에 의하여 생성되는 MPEG 인코딩 스트림은 통상의 MPEG 스트림이 갖는 구조를 지니지 않는다. 도 4의 (A), (B), (C) 세 개의 채널의 입력이 있는 경우를 살펴보면, MPEG 인코더(17)의 출력은 IA-1,IB-1, IC-1, PA-1, PB-1, PC-1…의 프레임 스트림을 갖는다. 이러한 순서로 출력되는 신호는 종래의 단일 채널 MPEG 디코더를 통하여 화면을 재생할 수 없다. 따라서, 화면의 재구성을 위하여 프레임 스트림을 채널별로 분류해주는 장치가 필요하다.
도 6은 여러 채널에 대한 MPEG 인코딩 신호들이 다중화된 MPEG 프레임 스트림을 채널별로 분류하는 분류기(603)를 나타낸다. 다중화된 MPEG 프레임 스트림을분류하는 과정은 다음과 같다. 먼저 다중화된 MPEG 프레임 스트림을 버퍼(601)에 임시 저장한다. 임시 저장된 프레임 스트림은 분류기(603)를 통하여 분류된다. 상기한 바와 같이 채널 코드 삽입기(19)에 의하여 MPEG 구문에 채널을 나타내는 데이터가 첨가되므로, 이를 이용하여 채널별 프레임의 분류가 가능하다. 분류기를 통과한 각각의 스트림은 종래의 단일 채널 MPEG 디코더(605)를 통하여 화면으로 재구성될 수 있다.
이상 본 발명의 블록 스위칭 방식을 일실시예를 통해 설명하였으나, 본 발명은 이에 한정되는 것이 아니라 첨부된 청구항의 범위 내에서 다양한 변형과 수정이 가능하다.
상기한 바와 같이 본 발명에 의한 다채널 MPEG 인코딩 시스템은 단일 채널 MPEG 인코딩 시스템을 사용하여 다채널 입력 신호에 대한 MPEG 인코딩을 수행할 수 있다. 이 과정에서 MPEG 인코딩을 위하여 사용되는 현재 프레임과 이전 프레임을 저장하기 위한 메모리를 블록 단위로 스위칭함으로써 효율적인 메모리의 사용이 가능하다. 따라서, 기존의 시스템을 충분히 활용할 수 있고, 메모리를 최대한 공유함으로써 시스템의 효율을 높일 수 있다.
본 발명에 의한 다채널 MPEG 인코딩 시스템은 다채널 디지털 비디오 감시 시스템, 다채널 화상 회의 시스템, 다채널 웹 카메라 시스템, 원격 모니터링 시스템 등 복수 채널의 녹화가 요구되는 모든 곳에 적용할 수 있다.

Claims (5)

  1. N개의 채널로부터, 각각 다수의 입력 프레임 영상으로 구성된 비디오 신호를 입력받는 다채널 영상 인코딩 시스템에 있어서,
    N개 중 하나의 채널로부터의 입력을 선택하기 위한 채널 선택 수단과,
    영상 인코딩에 사용되는 데이터를 저장하는 메모리 장치-상기 메모리 장치는, 입력 프레임 영상을 저장하기 위한 메모리 블록을 2개 포함하고, 영상 인코딩 중에 생성되는 복원 프레임 영상을 저장하기 위한 (N+1)개 이상의 메모리 블록을 포함함-
    상기 입력 프레임 영상 및 복원 프레임 영상은 채널별로, 메모리 블록을 차례로 번갈아 사용하는 방식으로 저장되도록, 상기 메모리 장치에 대한 읽기 및 쓰기 주소를 발생시키기 위한 메모리 블록 스위칭 장치
    를 포함하는 다채널 영상 인코딩 시스템.
  2. 제1항에 있어서,
    상기 채널 선택 장치는, 멀티플렉서, 비디오 디코더, 및 비디오 디코더 멀티플렉서를 포함하는 메모리 블록 스위칭 다채널 영상 인코딩 시스템.
  3. 제1항에 있어서, MPEG 인코딩 방식을 사용하는 영상 인코딩 시스템.
  4. 제1항에 있어서,
    인코딩된 영상 프레임에 어느 채널로부터의 데이터인지 표시하기 위한 코드를 부가하기 위한 코드 삽입 장치를 더 포함하는 메모리 블록 스위칭 다채널 영상 인코딩 시스템.
  5. 정수인 N개의 채널로부터 비디오 신호의 입력을 받는 다채널 MPEG 인코딩 시스템에서 (N+1)개 이상의 복원 프레임 메모리 블록 및 2개의 입력 프레임 메모리 블록에 데이터를 저장하고 출력하기 위한 메모리 운영 방법에 있어서,
    2개의 입력 프레임 메모리 블록에는, 각 채널로부터의 입력 프레임을 번갈아 저장하고, 또한 인코딩 시스템에서 인코딩에 사용되기 위하여 각 메모리 블록에 저장된 데이터를 번갈아 출력하되, 한 블록에 입력 프레임 데이터가 저장되는 동안 다른 블록에 저장된 프레임 데이터를 출력하여 인코딩에 사용하고,
    (N+1)개 이상의 복원 프레임 블록에는 MPEG 인코딩 과정 중에 발생하는 복원 프레임을 각 블록에 차례로 번갈아 저장하고, 각 블록에 저장된 복원 프레임은 차례로 번갈아 출력되어 이후의 입력 프레임의 인코딩에 이용되고, 소정의 블록으로부터 복원 프레임이 출력되어 입력 프레임의 인코딩에 이용된 후, 새로운 복원 프레임이 상기 소정의 블록에 저장되는 메모리 운영 방법.
KR1020000006979A 2000-02-15 2000-02-15 다채널 영상 인코딩 시스템 및 다채널 인코딩용 메모리운영방법 KR100328199B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020000006979A KR100328199B1 (ko) 2000-02-15 2000-02-15 다채널 영상 인코딩 시스템 및 다채널 인코딩용 메모리운영방법
US10/203,822 US7050496B2 (en) 2000-02-15 2001-02-15 Multi-channel image encoding method and system
PCT/KR2001/000228 WO2001061999A1 (en) 2000-02-15 2001-02-15 Multi-channel image encoding method and system
AU72077/01A AU7207701A (en) 2000-02-15 2001-02-15 Multi-channel image encoding method and system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000006979A KR100328199B1 (ko) 2000-02-15 2000-02-15 다채널 영상 인코딩 시스템 및 다채널 인코딩용 메모리운영방법

Publications (2)

Publication Number Publication Date
KR20010083459A KR20010083459A (ko) 2001-09-01
KR100328199B1 true KR100328199B1 (ko) 2002-03-16

Family

ID=19646463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000006979A KR100328199B1 (ko) 2000-02-15 2000-02-15 다채널 영상 인코딩 시스템 및 다채널 인코딩용 메모리운영방법

Country Status (1)

Country Link
KR (1) KR100328199B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040048325A (ko) * 2002-12-02 2004-06-09 주식회사 훠엔시스 복수 채널 비디오 다중화 장치
KR101025774B1 (ko) * 2004-09-13 2011-04-04 삼성테크윈 주식회사 비데오 프리젠터로부터의 영상 데이터를 효율적으로처리하는 방법
KR100929073B1 (ko) * 2005-10-14 2009-11-30 삼성전자주식회사 휴대 방송 시스템에서 다중 스트림 수신 장치 및 방법
CN113722064B (zh) * 2021-08-20 2023-08-25 上海天数智芯半导体有限公司 一种基于信息牌模式的视频编解码多通道响应***

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH066781A (ja) * 1992-06-22 1994-01-14 Hitachi Ltd 多地点動画像符号化復号装置
JPH06276508A (ja) * 1993-03-22 1994-09-30 Toshiba Corp デジタル圧縮画像伝送表示装置
JPH11355782A (ja) * 1998-06-12 1999-12-24 Nec Corp 映像信号の多チャネル符号化装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH066781A (ja) * 1992-06-22 1994-01-14 Hitachi Ltd 多地点動画像符号化復号装置
JPH06276508A (ja) * 1993-03-22 1994-09-30 Toshiba Corp デジタル圧縮画像伝送表示装置
JPH11355782A (ja) * 1998-06-12 1999-12-24 Nec Corp 映像信号の多チャネル符号化装置

Also Published As

Publication number Publication date
KR20010083459A (ko) 2001-09-01

Similar Documents

Publication Publication Date Title
JP3365771B2 (ja) ビデオ信号圧縮装置
US7333545B2 (en) Digital video decoding, buffering and frame-rate converting method and apparatus
EP0897241B1 (en) Coding and decoding digital video signal having duplicate pictures and frames with fields originating from different film source frames
US5751893A (en) Variable length code recording/playback apparatus
US6421385B1 (en) Apparatus and method for efficient conversion of DV (digital video) format encoded video data into MPEG format encoded video data by utilizing motion flag information contained in the DV data
JP4002549B2 (ja) ビデオ圧縮／圧縮解除システムのフィールド除去装置
KR100261072B1 (ko) 디지털 신호처리시스템
US20040008893A1 (en) Stereoscopic image encoding and decoding device
JP3302939B2 (ja) 独立に圧縮された偶数および奇数フィールド・データ用のビデオ信号圧縮解除装置
KR0157570B1 (ko) 복수경로를 통해 mpeg2 비트열을 복호하는 복호화장치
JP3168922B2 (ja) デジタル画像情報の記録再生装置
US7050496B2 (en) Multi-channel image encoding method and system
KR100328199B1 (ko) 다채널 영상 인코딩 시스템 및 다채널 인코딩용 메모리운영방법
JP2863096B2 (ja) 並列処理による画像復号装置
WO2000059218A1 (en) Digital video decoding, buffering and frame-rate converting method and apparatus
JP3078990B2 (ja) 低遅延モード画像復号方法
KR100244229B1 (ko) 엠펙 디코더의 메모리 재할당 방법
KR0180167B1 (ko) 영상부호화를 위한 프레임 재배열 장치
JP3910606B2 (ja) 映像データ圧縮装置、映像記録再生装置および映像データの圧縮符号化方法
KR0142264B1 (ko) 영상데이타 셔플링장치
KR0180168B1 (ko) 영상부호화를 위한 프레임 재배열 장치
JP2001103486A (ja) ビデオ信号復号装置
KR19990050063A (ko) 영상 부호화 시스템의 부호화 모드 절환 제어 장치
JPH07107460A (ja) 動画符号化方法および動画符号化装置
JPH0662390A (ja) 動画像符号化復号化装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070227

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee