KR100326289B1 - Video signal output apparatus synchronized with the external system output - Google Patents
Video signal output apparatus synchronized with the external system output Download PDFInfo
- Publication number
- KR100326289B1 KR100326289B1 KR1019990030997A KR19990030997A KR100326289B1 KR 100326289 B1 KR100326289 B1 KR 100326289B1 KR 1019990030997 A KR1019990030997 A KR 1019990030997A KR 19990030997 A KR19990030997 A KR 19990030997A KR 100326289 B1 KR100326289 B1 KR 100326289B1
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- video
- external
- signal
- screen
- Prior art date
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 2
- 230000000750 progressive effect Effects 0.000 description 2
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 1
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000008450 motivation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/422—Input-only peripherals, i.e. input devices connected to specially adapted client devices, e.g. global positioning system [GPS]
- H04N21/42204—User interfaces specially adapted for controlling a client device through a remote control device; Remote control devices therefor
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Human Computer Interaction (AREA)
- Synchronizing For Television (AREA)
Abstract
디지털 TV에 있어서, 화면의 동기가 맞지 않을 경우 외부 비디오 동기 신호를 기준으로 비디오 출력의 동기를 맞춤으로써 화면이 흐르는 현상을 막을 수 있도록 하는 외부 시스템 출력에 동기된 비디오 신호 출력 장치에 관한 것이다. 본 발명은 디지털방송수신 시스템에 있어서, 외부 비디오 동기 신호를 기준으로 시스템에 필요한 클럭을 발생하는 위상동기루프(PLL)회로와, 시스템 내부의 동작을 위한 내부 시스템 클럭을 발생하는 내부클럭 발생기, 및 PLL회로와 내부클럭 발생기에서 각기 발생되는 클럭 중 어느 하나의 클럭을 선택하여 사용하도록 제어하는 제어부를 포함한다. 따라서, 화면의 동기가 맞지 않을 경우 시스템 외부의 조작 스위치 또는 마이컴을 통한 제어신호의 입력에 따라 외부 동기 신호를 기준으로 비디오 출력의 동기를 선택하도록 하여 화면이 흐르는 문제를 해결할 수 있게 된다.A digital TV relates to a video signal output device synchronized with an external system output to prevent a screen from flowing by synchronizing a video output based on an external video synchronization signal when the screen is not synchronized. In the digital broadcasting reception system, a phase locked loop (PLL) circuit for generating a clock required for a system based on an external video synchronization signal, an internal clock generator for generating an internal system clock for operation inside the system, and And a control unit controlling to select and use any one of clocks generated by the PLL circuit and the internal clock generator. Therefore, when the screen is out of sync, the video flow can be solved by selecting the sync of the video output based on the external sync signal according to the input of a control switch or a microcomputer external control signal.
Description
본 발명은 디지털 TV(DTV) 또는 유럽향 디지털 TV(DTTV) 등의 디지털방송수신시스템에 관한 것으로, 보다 상세하게는, 화면의 동기가 맞지 않을 경우 외부 동기 신호를 기준으로 비디오 출력의 동기를 맞추어 화면이 흐르지 않도록 한 외부 시스템 출력에 동기된 비디오 신호 출력 장치에 관한 것이다.The present invention relates to a digital broadcast receiving system such as a digital TV (DTV) or a European digital TV (DTTV). More specifically, when the screen is out of sync, the video output is synchronized based on an external sync signal. The present invention relates to a video signal output device synchronized with an external system output to prevent a screen from flowing.
최근 디지털 추세에 맞추어 고화질(High Definition; HD)의 디지털 방송이 곧 개시될 예정이다. 그래서, 서비스면에서 고화질, 고음질의 엄격한 요구 조건을 만족시키는 디지털 방송을 수신하여 시청할 수 있는 TV시스템이 요구되어졌는데, 이런 점에서 MPEG(Moving Picture Experts Group)2는 매우 적합한 기술 규격이라 할 수 있다. 디지털방송시스템의 대부분이 영상부호화 방식으로는 MPEG2 비디오를, 다중화방식으로는 MPEG2 시스템을 채용하고 있다.In accordance with the recent digital trend, high definition (HD) digital broadcasting will soon begin. Therefore, a TV system capable of receiving and watching digital broadcasting that satisfies the strict requirements of high quality and high sound quality in terms of service has been required. In this regard, MPEG (Moving Picture Experts Group) 2 is a very suitable technical standard. . Most digital broadcasting systems adopt MPEG2 video as the video encoding method and MPEG2 system as the multiplexing method.
도 1은 일반적인 디지털방송수신시스템의 일예를 나타내는 구성도이다. 도 1에 보여진 시스템은 트랜스포트 스트림(Transport stream; TS) 형태로 입력되는 방송신호에서 비디오, 오디오, 데이타스트림을 각각 분리하는 TS(Transport Stream)부(12), 분리된 비디오데이타를 복호화하는 비디오디코더(13), 복호화된 비디오데이타를 미리 설정된 디스플레이 포맷으로 포맷 변환하는 포맷변환기(14), 포맷 변환된 비디오데이타에 화면에 나타낼 부가정보를 삽입하여 색신호(R,G,B)형식의 아날로그 비디오신호로 출력하는 OSGM(On Screen Graphic Mixer)(15)를 구비한다. 그리고, 비디오디코더(13), 포맷변환기(14), OSGM(15)에 필요한 클럭을 제공하는 발진기(OSC;Osillator)(11)를 구비한다.1 is a configuration diagram showing an example of a general digital broadcasting receiving system. The system shown in FIG. 1 includes a TS (Transport Stream) unit 12 for separating video, audio, and data streams from a broadcast signal input in the form of a transport stream (TS), and a video for decoding the separated video data. A decoder 13, a format converter 14 for converting the decoded video data into a preset display format, and an analog video of a color signal (R, G, B) format by inserting additional information to be displayed on the screen into the format converted video data. OSGM (On Screen Graphic Mixer) 15 for outputting the signal is provided. The video decoder 13, the format converter 14, and an oscillator (OSC) for providing a clock necessary for the OSGM 15 are provided.
도 1에서, TS부(12)는 외부로부터 인가되는 고정된 클럭(CLK1)과 인에이블신호(EN)에 의해 PES스트림을 입력받아 비디오, 오디오, 그리고 데이타스트림을 분리한다. 비디오스트림은 비디오디코더(13)로, 오디오스트림은 미도시된 오디오디코더로, 그리고 데이타스트림은 미도시된 제어부로 각각 입력된다. 비디오디코더(13)는 TS부(12)로부터 인가되는 클럭(CLK2)에 동기하여 비디오데이타를 입력받는다. OSC(11)는 기설정된 주파수 즉, 1080인터레이스의 경우 74.25MHz, 720프로그래시브의 경우 72.175MHz의 클럭(CLK3)주파수를 비디오디코더(13), 포맷변환기(14), 및 OSGM(15)으로 공급한다. 비디오디코더(13)는 TS부(12)로부터 나오는 MPEG2 규격의 비디오데이타를 OSC(11)로부터 인가되는 74.25MHz의 클럭주파수를 사용하여 복호화한다. 포맷변환기(14)는 입력되는 74.25MHz의 클럭주파수를 이용하여 비디오디코더(13)에서 복호화된 비디오데이타를 미리 설정된 디스플레이 규격으로 포맷 변환한다. 포맷 변환된 비디오데이타는 OSGM(15)를 통해 화면에 나타낼 부가정보가 삽입되어 적(R), 녹(G), 청(B)의 아날로그 색신호로 출력된다.In FIG. 1, the TS unit 12 receives a PES stream by a fixed clock CLK1 and an enable signal EN that are applied from the outside, and separates a video, audio, and data stream. The video stream is input to the video decoder 13, the audio stream is input to an audio decoder not shown, and the data stream is input to a controller not shown. The video decoder 13 receives video data in synchronization with the clock CLK2 applied from the TS unit 12. The OSC 11 converts a predetermined frequency, that is, a clock (CLK3) frequency of 74.25 MHz for 1080 interlace and 72.175 MHz for 720 progressive to the video decoder 13, the format converter 14, and the OSGM 15. Supply. The video decoder 13 decodes MPEG-2 standard video data from the TS unit 12 using a clock frequency of 74.25 MHz applied from the OSC 11. The format converter 14 converts the video data decoded by the video decoder 13 into a preset display standard by using an input clock frequency of 74.25 MHz. The format-converted video data is inserted as additional information to be displayed on the screen through the OSGM 15 and output as an analog color signal of red (R), green (G), and blue (B).
하지만, 이와 같은 디지털방송수신시스템은 방송 스튜디오(Studio)환경에서 비디오 신호를 모니터링하거나 편집할 때 비디오 출력을 자체 동기 신호로 출력할 경우 화면의 동기가 맞지 않아 촬영시 화면이 흐르게 되는 문제점이 있었다.However, such a digital broadcasting reception system has a problem that the screen is not synchronized when the video output is output as its own synchronization signal when monitoring or editing the video signal in a broadcast studio environment, causing the screen to flow during shooting.
따라서, 본 발명의 목적은 화면의 동기가 맞지 않을 경우 시스템에서 자체에서 발생되는 내부클럭 대신, 조작버튼 또는 마이컴을 통한 제어신호의 입력에 따라 외부 동기 신호를 기준으로 비디오 출력의 동기를 선택하도록 하는 외부 시스템 출력에 동기된 비디오 신호 출력 장치를 제공함에 있다.Accordingly, an object of the present invention is to select the synchronization of the video output based on the external synchronization signal according to the input of the control signal through the operation button or the microcomputer instead of the internal clock generated in the system when the screen is not synchronized. The present invention provides a video signal output device synchronized with an external system output.
도 1은 일반적인 디지털방송수신시스템을 나타내는 구성도,1 is a block diagram showing a general digital broadcasting receiving system,
도 2는 본 발명이 적용된 디지털방송수신시스템을 나타내는 구성도.Figure 2 is a block diagram showing a digital broadcast receiving system to which the present invention is applied.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
12 : TS부 13 : 비디오디코더12: TS unit 13: video decoder
14 : 포맷변환기 15 : OSGM14: format converter 15: OSGM
16 : PLL 17 : 내부클럭 발생기16: PLL 17: Internal Clock Generator
18 : 클럭 스위치 19 : 클럭 선택부18: clock switch 19: clock selector
20 : 제어부20: control unit
이와 같은 목적을 달성하기 위한 본 발명의 외부 시스템 출력에 동기된 비디오 신호 출력 장치는, 디지털방송수신 시스템에 있어서, 외부 비디오 동기 신호를기준으로 시스템에 필요한 클럭을 발생하는 위상동기루프(PLL)회로와, 시스템 내부의 동작을 위한 내부 시스템 클럭을 발생하는 내부클럭 발생기, 및 PLL회로와 내부클럭 발생기에서 각기 발생되는 클럭 중 어느 하나의 클럭을 선택하여 사용하도록 제어하는 제어부를 포함한다.A video signal output device synchronized with an external system output of the present invention for achieving the above object is a phase locked loop (PLL) circuit for generating a clock required for a system based on an external video synchronization signal in a digital broadcast reception system. And an internal clock generator for generating an internal system clock for operation inside the system, and a controller for selecting and using any one of clocks generated by the PLL circuit and the internal clock generator.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 바람직한 실시예에 따른 외부 시스템 출력에 동기된 비디오 신호 출력 장치를 보여준다. 도 2에 나타낸 시스템은 도 1의 일반적인 디지털방송수신시스템의 구성을 포함하며, 단일주파수로 고정된 OSC(도 1의 11) 대신 외부 비디오 동기 신호를 기준으로 시스템의 클럭을 발생하는 위상동기루프(Phase Locked Loop,PLL;16)회로와, 디지털 TV의 내부 시스템 클럭을 발생하는 내부클럭 발생기(17)와, 외부버튼 또는 마이컴등으로부터 동기 선택신호가 입력되는 클럭 선택부(19)와, 클럭 선택부(19)의 제어신호에 의해 스위칭 되어 외부 시스템 클럭을 선택하는 클럭 스위치(18)를 더 포함한다. PLL회로(16)는 위상 검출기, LPF(Low Pass Filter), 전압제어발진기(Voltage Controlled Oscillator;VCO)등으로 구성된다. 이는 일반적인 구성이므로 도면의 세부적인 도시는 생략하였다.2 shows a video signal output device synchronized to an external system output according to a preferred embodiment of the present invention. The system shown in FIG. 2 includes the configuration of the general digital broadcasting reception system of FIG. 1, and is a phase-locked loop that generates a clock of the system based on an external video synchronization signal instead of an OSC (11 in FIG. 1) fixed at a single frequency. A phase locked loop (PLL) circuit, an internal clock generator 17 for generating an internal system clock of a digital TV, a clock selector 19 for inputting a synchronous selection signal from an external button or a microcomputer, and a clock selection; And a clock switch 18 that is switched by the control signal of the unit 19 and selects an external system clock. The PLL circuit 16 is composed of a phase detector, a low pass filter (LPF), a voltage controlled oscillator (VCO), and the like. Since this is a general configuration, detailed illustration of the drawings is omitted.
상기한 구성을 갖는 본 발명 외부 시스템 출력에 동기된 비디오 신호 출력 장치의 동작과정을 상세히 설명하면 다음과 같다.The operation of the video signal output device synchronized with the external system output having the above configuration will be described in detail as follows.
먼저, 디지털 TV에서는 RF튜너에서 RF신호를 수신하여 복조한 다음 채널 디코더에서 디코딩하여 트랜스포트 스트림(Transfort stream)을 생성한다. TS부(TS DEMULTIPLEXER;12)는 RF수신 신호블럭(미도시) 및 채널블럭(미도시)에서 입력되는 디지탈 방송 트랜스포트 스트림(TS IN)을 입력받아 비디오, 오디오, 그리고 데이타스트림을 분리하고, 각각의 디코더로 출력하게 된다. 이 중에서 비디오스트림은 비디오디코더(Video Decoder;13)로 입력되는데, 비디오디코더(13)는 TS부(12)로부터 나오는 클럭(CLK2)에 근거하여 입력 비디오데이타를 복호화한다. 포맷변환기(Format Converter;14)는 비디오디코더(13)로부터 수신되는 복호화된 비디오데이타를 미리 설정된 디스플레이 포맷으로 프레임레이트정보에 따라 포맷 변환한다. 포맷 변환된 비디오데이타는 OSGM(On Screen Graphic Manager;15)를 통해 화면에 나타낼 부가정보가 삽입되어 적(R), 녹(G), 청(B)의 아날로그 색신호로 출력된다. 한편, PLL회로(16)는 시스템의 외부에 설치되어 사용자의 키입력 셋팅(Setting)에 의해 수평동기 신호를 출력하는 외부동기 제너레이터(Generator;미도시)로부터 외부 동기 신호를 수신 받는다. PLL회로(16)는 외부동기 제너레이터에 의해 수평 동기 신호 또는 블랙 버스트 신호등의 외부 비디오 동기 기준신호를 입력받고, 입력된 외부 입력 동기 신호를 기준으로 시스템의 클럭을 발생하게 된다. 내부 클럭 발생기(Generator;17)는 디지털 TV 내부에서 시스템의 클럭을 발생하게 된다. 즉, 1080인터레이스의 경우 74.25MHz, 720프로그래시브의 경우 72.175MHz의 클럭(CLK3)주파수를 비디오디코더(13), 포맷변환기(14), 및 OSGM(15)으로 각각 공급한다. 제어부(20)는 사용자의 선택 신호에 의해 외부 시스템의 클럭을 선택 제어하게 된다. 클럭 선택부(19)는 사용자가 시스템 외부 스위치를 직접적으로 조작하여 외부 동기 입력을 선택하거나, 마이컴을 통해 간접적으로 외부 동기 입력을 선택할 수도 있다. 클럭스위치(18)는 PLL회로(16)와 내부클럭발생기(17)의 출력단 각각에 접점이 연결되고, 클럭선택부(19)에서 인가되는 제어신호에 따라 두 접점중 하나의 접점을 절환접속하여 클럭을 선택한다. 즉, 클럭스위치(18)는 클럭선택부(19)의 제어신호에 따라 통상의 경우 내부클럭발생기(17)에서 발생되는 클럭을 선택하고, 화면의 동기가 맞지 않을 경우 PLL회로(16)에서 발생되는 클럭을 선택한다. 따라서, 클럭 스위치(18)에 의해 외부 동기 입력을 선택한 경우 외부 동기신호를 기준으로 PLL회로(16)에서 발생되는 시스템 클럭 신호가 비디오디코더(13), 포맷변환기(14), 그리고 OSGM(15)으로 공급되어 정확한 동기를 이룰 수 있도록 한다.First, in a digital TV, an RF signal is received and demodulated by an RF tuner, and then decoded by a channel decoder to generate a transport stream. The TS unit 12 receives a digital broadcast transport stream (TS IN) input from an RF reception signal block (not shown) and a channel block (not shown), and separates video, audio, and data streams, Output to each decoder. The video stream is input to a video decoder 13, and the video decoder 13 decodes the input video data based on the clock CLK2 from the TS unit 12. The format converter 14 converts the decoded video data received from the video decoder 13 into a preset display format according to the frame rate information. The format-converted video data is inserted as additional information to be displayed on the screen through OSGM (On Screen Graphic Manager) 15 and outputted as an analog color signal of red (R), green (G), and blue (B). Meanwhile, the PLL circuit 16 receives an external synchronization signal from an external synchronization generator (not shown) which is installed outside the system and outputs a horizontal synchronization signal by a user's key input setting. The PLL circuit 16 receives an external video synchronization reference signal such as a horizontal synchronization signal or a black burst signal by an external synchronization generator, and generates a system clock based on the input external input synchronization signal. The internal clock generator 17 generates a system clock inside the digital TV. That is, a clock CLK3 frequency of 74.25 MHz for the 1080 interlace and 72.175 MHz for the 720 progressive is supplied to the video decoder 13, the format converter 14, and the OSGM 15, respectively. The controller 20 selects and controls the clock of the external system according to a user's selection signal. The clock selector 19 may directly select an external sync input by directly operating a system external switch, or may indirectly select an external sync input through a microcomputer. The clock switch 18 has a contact connected to each of the output terminals of the PLL circuit 16 and the internal clock generator 17, and switches one of the two contacts in accordance with a control signal applied from the clock selector 19. Select the clock. That is, the clock switch 18 selects the clock generated by the internal clock generator 17 in the normal case according to the control signal of the clock selector 19, and generates the PLL circuit 16 when the screen is not synchronized. Select the clock to be used. Therefore, when the external synchronization input is selected by the clock switch 18, the system clock signal generated by the PLL circuit 16 based on the external synchronization signal is the video decoder 13, the format converter 14, and the OSGM 15. To ensure accurate motivation.
상술한 바와 같이, 본 발명에 따른 외부 시스템 출력에 동기된 비디오 신호 출력 장치는, 디지탈 TV에 있어서, 화면의 동기가 맞지 않을 경우, 조작버튼 또는 마이컴을 통한 제어신호의 입력에 따라 외부 동기 신호를 기준으로 비디오 출력의 동기를 선택하도록 하여 화면이 흐르는 현상이 사라지게 되는 효과를 제공한다.As described above, the video signal output device synchronized with the external system output according to the present invention, in the digital TV, when the screen is out of sync, the external synchronization signal according to the input of the control signal through the operation button or the microcomputer By selecting the synchronization of the video output as a reference, the effect that the screen flow disappears.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990030997A KR100326289B1 (en) | 1999-07-29 | 1999-07-29 | Video signal output apparatus synchronized with the external system output |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990030997A KR100326289B1 (en) | 1999-07-29 | 1999-07-29 | Video signal output apparatus synchronized with the external system output |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010011569A KR20010011569A (en) | 2001-02-15 |
KR100326289B1 true KR100326289B1 (en) | 2002-03-08 |
Family
ID=19605524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990030997A KR100326289B1 (en) | 1999-07-29 | 1999-07-29 | Video signal output apparatus synchronized with the external system output |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100326289B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101924900A (en) * | 2010-06-26 | 2010-12-22 | 大连捷成实业发展有限公司 | Synchronous clock distribution system supporting high/standard definition simulcast |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100414867B1 (en) * | 2001-12-29 | 2004-01-13 | 주식회사 하이닉스반도체 | Micro controller with low noise clock generator and System having the same |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5687203A (en) * | 1995-03-01 | 1997-11-11 | Nec Corporation | Digital phase locked loop circuit |
US5761434A (en) * | 1997-03-06 | 1998-06-02 | Advanced Micro Devices, Inc. | Digital audio system including a software controlled phase lock loop for synchronizing audio sources to a common clock source |
KR19990008563A (en) * | 1997-07-02 | 1999-02-05 | 문정환 | Analog PLL Circuit with Multiple VCDs |
KR19990050337A (en) * | 1997-12-17 | 1999-07-05 | 구자홍 | Method and apparatus for implementing split screen synchronization |
KR19990056393A (en) * | 1997-12-29 | 1999-07-15 | 윤종용 | Audio / Video Synchronization Circuit and Method of Digital Receiver Receiving Multiple Channels Simultaneously |
KR19990060491A (en) * | 1997-12-31 | 1999-07-26 | 구자홍 | DTV's video display clock and sync signal generator |
-
1999
- 1999-07-29 KR KR1019990030997A patent/KR100326289B1/en not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5687203A (en) * | 1995-03-01 | 1997-11-11 | Nec Corporation | Digital phase locked loop circuit |
US5761434A (en) * | 1997-03-06 | 1998-06-02 | Advanced Micro Devices, Inc. | Digital audio system including a software controlled phase lock loop for synchronizing audio sources to a common clock source |
KR19990008563A (en) * | 1997-07-02 | 1999-02-05 | 문정환 | Analog PLL Circuit with Multiple VCDs |
KR19990050337A (en) * | 1997-12-17 | 1999-07-05 | 구자홍 | Method and apparatus for implementing split screen synchronization |
KR19990056393A (en) * | 1997-12-29 | 1999-07-15 | 윤종용 | Audio / Video Synchronization Circuit and Method of Digital Receiver Receiving Multiple Channels Simultaneously |
KR19990060491A (en) * | 1997-12-31 | 1999-07-26 | 구자홍 | DTV's video display clock and sync signal generator |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101924900A (en) * | 2010-06-26 | 2010-12-22 | 大连捷成实业发展有限公司 | Synchronous clock distribution system supporting high/standard definition simulcast |
Also Published As
Publication number | Publication date |
---|---|
KR20010011569A (en) | 2001-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100281885B1 (en) | Clock frequency converter of digital signal receiver | |
KR19990063287A (en) | Digital image decoding method and apparatus | |
EP1264475B1 (en) | Method and apparatus for simultaneous recording and displaying two different video programs | |
JPH1117532A (en) | Digital pll circuit and mpeg decoder | |
JP3773873B2 (en) | Broadcast receiver | |
FI109166B (en) | Method and arrangement for synchronizing on-screen functions during analog reception | |
KR100326289B1 (en) | Video signal output apparatus synchronized with the external system output | |
JP2001268460A (en) | Method for changing channel of television receiver and corresponding television receiver | |
BRPI0014726B1 (en) | analog and digital television signal digitization and processing device | |
JP4366912B2 (en) | Decoding device and decoding method | |
KR100288965B1 (en) | Clock converter using frame rate information | |
JP3767269B2 (en) | Digital broadcast receiver | |
KR100364733B1 (en) | Apparatus control for analog/digital OSD of digital TV | |
KR100797466B1 (en) | Digital TV | |
KR100197558B1 (en) | The method of simultaneously regenerating two channels in converter | |
KR100202572B1 (en) | Dual picture processor for a vcr | |
KR100831215B1 (en) | Apparatus for implement an integrated user interface of digetal/analog type in digital television | |
KR0139233B1 (en) | An automatic conversion device of receiving mode of pal/ntsc multi-system | |
KR20020064429A (en) | apparatus for jitter removing in digital TV | |
KR940008805B1 (en) | Teletext apparatus | |
KR100488766B1 (en) | Reserved program display device of satellite broadcasting receiver | |
JP4466557B2 (en) | Receiver | |
KR20020041992A (en) | Digital television | |
KR20070039373A (en) | Broadcast receiving device for changing channel according to key push time and method thereof | |
JP2002271713A (en) | Television receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080130 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |