KR100326266B1 - Apparatus for driving global input/output line optionally in semiconductor memory device - Google Patents
Apparatus for driving global input/output line optionally in semiconductor memory device Download PDFInfo
- Publication number
- KR100326266B1 KR100326266B1 KR1019980058578A KR19980058578A KR100326266B1 KR 100326266 B1 KR100326266 B1 KR 100326266B1 KR 1019980058578 A KR1019980058578 A KR 1019980058578A KR 19980058578 A KR19980058578 A KR 19980058578A KR 100326266 B1 KR100326266 B1 KR 100326266B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- input
- option
- data width
- width
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Databases & Information Systems (AREA)
- Dram (AREA)
Abstract
본 발명은 라이트 시 데이터 입출력 핀으로 입력되는 데이터를 데이터 폭의 옵션에 따라 미리 선택하여 글로벌 입출력 라인으로 구동하는, 반도체 메모리 소자에서 글로벌 입출력 라인을 선택적으로 구동하기 위한 장치에 있어서, 데이터를 입력받기 위한 데이터 입력수단; 상기 반도체 메모리 소자의 데이터 폭의 옵션을 제공하는 프리디코딩수단; 데이터 라이트 동작 시 상기 프리디코딩수단의 데이터 폭의 옵션에 응답하여 입력 데이터 중에서 상기 데이터 폭만큼의 데이터만을 선택하여 출력하기 위한 데이터 선택 수단; 및 상기 데이터 선택 수단으로부터 출력되는 데이터를 상기 글로벌 입출력 라인에 싣기 위한 구동 수단을 포함한다.The present invention provides a device for selectively driving a global input / output line in a semiconductor memory device, in which data input to a data input / output pin at the time of writing is preselected according to an option of a data width to drive a global input / output line. Data input means for; Pre-decoding means for providing an option of the data width of the semiconductor memory device; Data selecting means for selecting and outputting data of only the data width from among input data in response to an option of a data width of the pre-decoding means in a data write operation; And driving means for loading data output from the data selecting means onto the global input / output line.
Description
본 발명은 반도체 메모리 소자에 관한 것으로서, 특히 차세대 설계 기술인DDR(double data rate) SDRAM(synchronous DRAM)에서 데이터 폭(data width)의 옵션(×4 또는 ×8)에 따라 글로벌 입출력 라인(global IO line, 이하 gio 라인이라 함)을 선택적으로 구동하기 위한 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device, and in particular, a global IO line according to an option (× 4 or × 8) of data width in a double data rate (DDR) synchronous DRAM (DDR). And a gio line hereinafter).
잘 알려진 바와 같이, 반도체 메모리 소자 중 DRAM은 동작 속도 향상을 위하여 외부의 시스템 클럭에 동기되어 동작하는 싱크로너스 DRAM(이하 SDRAM이라 함)이 널리 사용되고 있다. 한편, 통상의 SDRAM이 클럭의 라이징(rising) 에지(edge)만을 사용하는 소자인데 반하여, DDR SDRAM은 클럭 라이징 및 폴링(falling) 에지를 모두 사용하기 때문에 더 빠른 동작 속도를 구현할 수 있어 차세대 DRAM으로서 크게 각광받고 있다.As is well known, a synchronous DRAM (hereinafter referred to as SDRAM), which operates in synchronization with an external system clock, is widely used as a DRAM of semiconductor memory devices to improve operation speed. On the other hand, while conventional SDRAM uses only the rising edge of the clock, DDR SDRAM uses both the clock rising and falling edges, so that the faster operation speed can be realized. It is in great spotlight.
16비트의 데이터 입출력(DQ0 - DQ15)을 가지는 DDR SDRAM에서 옵션에 따라 ×4 또는 ×8의 데이터 폭으로 라이트(write) 동작을 수행할 때, 종래에는 일단 16비트의 입력된 데이터(이하, din이라 함)를 모든 gio 라인에 실어놓고, 뱅크(bank)에 가서 실제 셀의 데이터 라인에 실을 때 옵션(×4 또는 ×8)에 따라 선택적으로 라이트하도록 하였다. 그러나, 이러한 종래의 방식은 실제 라이트하지 않는 데이터로 인해 관련된 뱅크까지 불필요하게 구동하기 때문에 쓸데없는 전력 낭비를 초래하게 되는 문제가 있다.When performing a write operation with a data width of × 4 or × 8 according to an option in a DDR SDRAM having 16 bits of data input / output (DQ0 to DQ15), conventionally, once 16-bit input data (hereinafter, din The gio line is loaded on every gio line and selectively written according to an option (x4 or x8) when going to a bank and loading it on a data line of an actual cell. However, this conventional method has a problem of causing unnecessary power waste because it unnecessarily drives even the associated bank due to the data which is not actually written.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 라이트 시 데이터 입출력 핀으로 입력되는 데이터를 데이터 폭의 옵션에 따라 미리 선택하여 글로벌 입출력 라인으로 구동하는, 반도체 메모리 소자에서 글로벌 입출력 라인을 선택적으로 구동하기 위한 장치를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and selectively selects a global input / output line in a semiconductor memory device in which data input to the data input / output pin at the time of writing is pre-selected according to an option of a data width and driven as a global input / output line. The object is to provide a device for driving.
도 1은 본 발명에 따른 글로벌 입출력 라인을 선택적으로 구동하기 위한 장치의 일실시 블록도.1 is an embodiment block diagram of an apparatus for selectively driving a global input / output line in accordance with the present invention.
* 도면의 주요 부분에 대한 설명* Description of the main parts of the drawing
100 : ×4의 데이터 폭을 위한 프리디코딩부100: predecoding section for data width of × 4
120 : ×8의 데이터 폭을 위한 프리디코딩부120: precoding section for data width of x8
140 : 데이터 입력부140: data input unit
160 : 데이터 선택부160: data selection unit
상기 목적을 달성하기 위한 본 발명은 반도체 메모리 소자에서 글로벌 입출력 라인을 선택적으로 구동하기 위한 장치에 있어서, 데이터를 입력받기 위한 데이터 입력수단; 상기 반도체 메모리 소자의 데이터 폭의 옵션을 제공하는 프리디코딩수단; 데이터 라이트 동작 시 상기 프리디코딩수단의 데이터 폭의 옵션에 응답하여 입력 데이터 중에서 상기 데이터 폭만큼의 데이터만을 선택하여 출력하기 위한 데이터 선택 수단; 및 상기 데이터 선택 수단으로부터 출력되는 데이터를 상기 글로벌 입출력 라인에 싣기 위한 구동 수단을 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided an apparatus for selectively driving a global input / output line in a semiconductor memory device, the apparatus comprising: data input means for receiving data; Pre-decoding means for providing an option of the data width of the semiconductor memory device; Data selecting means for selecting and outputting data of only the data width from among input data in response to an option of a data width of the pre-decoding means in a data write operation; And driving means for loading data output from the data selecting means onto the global input / output line.
바람직하게는, 상기 프리디코딩수단은, 소정의 데이터 폭에 대한 제1 데이터 폭 옵션 신호에 응답하여 상기 라이트 동작 시 임의의 데이터 폭을 지원하기 위한 제1 및 제2 어드레스 신호를 프리디코딩하기 위한 제1 프리디코딩 수단; 및 또다른 소정의 데이터 폭에 대한 제2 데이터 폭 옵션 신호에 응답하여 상기 라이트 동작 시 상기 제1 및 제2 어드레스 신호를 프리디코딩하기 위한 제2 프리디코딩 수단을 포함하는 것을 특징으로 한다.Advantageously, the predecoding means is further configured to predecode first and second address signals for supporting an arbitrary data width during the write operation in response to a first data width option signal for a predetermined data width. 1 pre-decoding means; And second predecoding means for predecoding the first and second address signals during the write operation in response to a second data width option signal for another predetermined data width.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.
본 발명의 글로벌 입출력 라인 구동 장치는 라이트 시 데이터 폭 옵션(×4또는 ×8)에 관한 9번 및 11번 어드레스(gy9, gyA)에 응답하여 din을 선택한 후 gio 라인에 실어줌으로써 데이터 폭의 옵션에 따른 gio 라인의 선택적 구동이 가능하다.The global input / output line driving device of the present invention selects din in response to the 9th and 11th addresses (gy9, gyA) regarding the data width option (x4 or x8) at the time of writing, and places the din line on the gio line. The selective driving of the gio line is possible.
도 1은 본 발명에 따른 글로벌 입출력 라인을 선택적으로 구동하기 위한 장치의 일실시 블록도이다.1 is a block diagram of an embodiment of an apparatus for selectively driving a global input / output line according to the present invention.
도면에 도시된 바와 같이 본 발명은, ×4의 데이터 폭을 지원하기 위해 라이트 시 적절히 타이밍 조절된 9번 어드레스 신호인 gy9_wt, 11번 어드레스 신호인 gyA_wt 및 ×4의 데이터 폭 옵션 신호인 ×4를 입력받아 프리디코딩하는 ×4를 위한 프리디코딩부(100)와, ×8의 데이터 폭을 지원하기 위해 11번 어드레스 신호인 gyA_wt 및 ×8의 데이터 폭 옵션 신호인 ×8을 입력받아 프리디코딩하는 ×8을 위한 프리디코딩부(120)와, 16비트의 데이터(din)를 입력받기 위한 데이터 입력부(140)와, 데이터 입력부(140)로부터의 16비트 데이터를 프리디코딩부(100, 120)로부터 각각 출력되는 프리디코딩된 신호에 응답하여 데이터 폭 옵션에 맞게 선택하여 출력하는 데이터 선택부(160)로 이루어진다.As shown in the figure, the present invention provides the gy9_wt address signal 9, gyA_wt address 11, and the data width option signal x4, which are appropriately adjusted at the time of writing to support the data width of × 4. Pre-decoding unit 100 for × 4 to receive and pre-decode, and × 8 to receive and pre-decode the 8-address signal gyA_wt and × 8 data width option signals to support the data width of × 8 The pre-decoding unit 120 for 8, the data input unit 140 for receiving 16-bit data din, and the 16-bit data from the data input unit 140 from the pre-decoding units 100 and 120, respectively. The data selector 160 selects and outputs a data width option in response to the output predecoded signal.
여기서, 프리디코딩부(100, 120)는 다수의 부정논리곱 게이트(NAND) 및 인버터(inverter)로 이루어진 통상의 프리디코더 회로로 구성되며, 데이터 선택부(160) 역시 프리디코딩부(100, 120)로부터의 프리디코딩된 신호를 스위칭 제어 신호로 각각 입력받아 16비트 입력 데이터(din)에서 데이터 폭만큼의 데이터만을 선택하여 출력하는 다수의 패스 게이트로 이루어진 기존의 선택 회로와 동일한 구성을 가진다.Here, the predecoding units 100 and 120 are constituted by a conventional predecoder circuit including a plurality of negative logic gates (NAND) and an inverter, and the data selector 160 is also a predecoder 100, 120. It has the same configuration as the conventional selection circuit which consists of a plurality of pass gates which receive the pre-decoded signals from the circuits as a switching control signal and select and output only data as much as the data width from the 16-bit input data din.
상기한 바와 같은 구성을 갖는 본 발명에서의 라이트 동작을 다음에 설명한다.The write operation in the present invention having the above configuration will be described next.
먼저, 라이트 명령이 들어오는 경우 데이터 폭 옵션 신호인 ×4, ×8과 어드레스 gy9_wt, gyA_wt를 각각 입력받아 프리디코딩부(100, 120)에서 프리디코딩을 수행한다.First, when a write command is received, the predecoding units 100 and 120 perform predecoding by receiving data width option signals x4 and x8, and addresses gy9_wt and gyA_wt, respectively.
이때 ×4의 데이터 폭 옵션을 가지는 경우, ×4를 위한 프리디코딩부(100)에서 어드레스 gy9_wt, gyA_wt에 대해 프리디코딩 동작을 수행하여 4개의 프리디코딩된 신호를 만들고, 데이터 선택부(160)에서 이 프리디코딩된 신호를 스위칭 신호로 사용하여 데이터 입력부(140)로부터 출력되는 16비트의 데이터 중 4비트의 데이터를 선택하여 gio 라인에 싣는다.In this case, if the data width option of × 4, the predecoding unit 100 for × 4 performs predecoding operations on the addresses gy9_wt and gyA_wt to generate four predecoded signals, and the data selection unit 160 Using this predecoded signal as a switching signal, 4 bits of data among 16 bits of data output from the data input unit 140 are selected and loaded on the gio line.
다음으로, ×8의 데이터 폭 옵션을 가지는 경우, ×8을 위한 프리디코딩부(120)에서 어드레스 gyA_wt에 대해 프리디코딩 동작을 수행하여 2개의 프리디코딩된 신호를 만들고, 데이터 선택부(160)에서 이 프리디코딩된 신호를 스위칭 신호로 사용하여 데이터 입력부(140)로부터 출력되는 16비트의 데이터 중 8비트의 데이터를 선택하여 gio 라인에 싣는다.Next, when the data width option of × 8, the predecoding unit 120 for × 8 performs a predecoding operation on the address gyA_wt to generate two predecoded signals, and the data selection unit 160 Using this predecoded signal as a switching signal, 8 bits of data among 16 bits of data output from the data input unit 140 are selected and loaded on the gio line.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
상기와 같이 이루어지는 본 발명은, 라이트 시 데이터 폭 옵션(×4 또는 ×8)에 따라 미리 din을 선택하여 gio 라인에 실어줌으로써 gio 라인으로 데이터 폭의 옵션에 대응하는 데이터만을 구동하여 ×4 옵션 시 3/4, ×8 옵션 시 1/2 정도의 전력 감소의 효과가 있다.According to the present invention made as described above, by selecting din in advance according to the data width option (x4 or x8) at the time of writing, the gio line drives only the data corresponding to the data width option by the gio line. The 3/4, × 8 option has a power savings of about 1/2.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980058578A KR100326266B1 (en) | 1998-12-24 | 1998-12-24 | Apparatus for driving global input/output line optionally in semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980058578A KR100326266B1 (en) | 1998-12-24 | 1998-12-24 | Apparatus for driving global input/output line optionally in semiconductor memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000042413A KR20000042413A (en) | 2000-07-15 |
| KR100326266B1 true KR100326266B1 (en) | 2002-05-09 |
Family
ID=19565660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980058578A KR100326266B1 (en) | 1998-12-24 | 1998-12-24 | Apparatus for driving global input/output line optionally in semiconductor memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100326266B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100582411B1 (en) * | 2003-10-31 | 2006-05-22 | 주식회사 하이닉스반도체 | Semicondutcor memory device for preventing skew and timing error of output -data |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100713064B1 (en) * | 2000-10-26 | 2007-05-02 | 주식회사 하이닉스반도체 | A device for controlling data width of semiconductor memory |
| KR100630675B1 (en) * | 2001-03-17 | 2006-10-02 | 삼성전자주식회사 | Data Output Circuit of Semiconductor Memory Device |
| KR100840540B1 (en) * | 2002-01-24 | 2008-06-23 | 매그나칩 반도체 유한회사 | Embedded Memory for System On a Chip |
| KR100550643B1 (en) * | 2004-09-06 | 2006-02-09 | 주식회사 하이닉스반도체 | Semiconductor memory device |
-
1998
- 1998-12-24 KR KR1019980058578A patent/KR100326266B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100582411B1 (en) * | 2003-10-31 | 2006-05-22 | 주식회사 하이닉스반도체 | Semicondutcor memory device for preventing skew and timing error of output -data |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000042413A (en) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6473360B2 (en) | Synchronous semiconductor memory device capable of high speed reading and writing | |
| KR100376599B1 (en) | Semiconductor memory having a redundancy judgment circuit | |
| US7327613B2 (en) | Input circuit for a memory device | |
| KR100543915B1 (en) | Data input circuit in memory device | |
| KR100711100B1 (en) | Memory module and memory system including the same | |
| KR19990039998A (en) | System device with secondary cache and synchronous memory device | |
| KR950024220A (en) | Redundant circuit device | |
| JP2001052479A (en) | Memory device | |
| JP2000357398A (en) | Synchronizing dram having test mode which can perform automatic refresh operation by external address, and automatic refresh method | |
| KR100230415B1 (en) | Column select line control circuit and method for synchronous semiconductor memory device | |
| KR19990006364A (en) | Semiconductor Memory Row-Accessed to Selected Column Blocks | |
| KR100753099B1 (en) | Semiconductor memory device | |
| JP2012109021A (en) | Memory device with identification information | |
| JP2003233987A (en) | Semiconductor memory device | |
| KR100326266B1 (en) | Apparatus for driving global input/output line optionally in semiconductor memory device | |
| KR100431331B1 (en) | Input/output sense amplifier control circuit and control method for driving input/output sense amplifier in semiconductor memory device thereof | |
| KR100596434B1 (en) | Semiconductor memory device for reducing lay-out area | |
| US7154316B2 (en) | Circuit for controlling pulse width | |
| US6411563B1 (en) | Semiconductor integrated circuit device provided with a logic circuit and a memory circuit and being capable of efficient interface between the same | |
| KR100438779B1 (en) | Synchronous semiconductor memory device comprising multi-bank scheme | |
| JP3953681B2 (en) | Column decoder | |
| KR100518597B1 (en) | Semiconductor memory device for consuming low power capable of changing input output data width selectively and data input/output method of the same | |
| KR100228424B1 (en) | X-decoder circuit of semiconductor memory device | |
| KR100413102B1 (en) | Circuit for protecting multi-wordline's selection in a memory bank | |
| KR100640786B1 (en) | Word line enable circuit in semiconductor memory device and its method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |