KR100315689B1 - 시분할 다중화 버스 공유장치 - Google Patents

시분할 다중화 버스 공유장치 Download PDF

Info

Publication number
KR100315689B1
KR100315689B1 KR1019990037476A KR19990037476A KR100315689B1 KR 100315689 B1 KR100315689 B1 KR 100315689B1 KR 1019990037476 A KR1019990037476 A KR 1019990037476A KR 19990037476 A KR19990037476 A KR 19990037476A KR 100315689 B1 KR100315689 B1 KR 100315689B1
Authority
KR
South Korea
Prior art keywords
bus
ports
division multiplexing
tdm
time division
Prior art date
Application number
KR1019990037476A
Other languages
English (en)
Other versions
KR20010026252A (ko
Inventor
김춘호
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990037476A priority Critical patent/KR100315689B1/ko
Publication of KR20010026252A publication Critical patent/KR20010026252A/ko
Application granted granted Critical
Publication of KR100315689B1 publication Critical patent/KR100315689B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1694—Allocation of channels in TDM/TDMA networks, e.g. distributed multiplexers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40013—Details regarding a bus controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

본 발명은, 동일 셀프내에서 시분할 다중화 버스를 공유하기 위한 장치에 있어서, 상기 셀프내 백플랜에 구비되며 N개(N은 자연수)의 버스 포트들을 가지는 시분할 다중화 버스와, 상기 셀프내에 실장되는 보드들에 대한 관리 및 시분할 다중화 버스 포트 관리를 수행하는 망 관리 장치와, 상기 시분할 다중화 버스의 마스터 기능을 수행하고, 상기 망 관리 장치의 관리에 의거하여 각각이 상기 시분할 다중화 버스의 N개의 버스 포트들 중 J개의 버스 포트들과 배타적 선택 연결하여 데이터 송수신하는 K개의 마스터 보드들(여기서, J*K=N)과, 상기 시분할 다중화 버스의 슬레이브 기능을 수행하고, 상기 망 관리 장치의 관리에 의거하여 각각이 상기 시분할 다중화 버스의 N개의 버스 포트들 중 L개의 버스 포트들과 배타적 선택 연결하여 데이터 송수신하는 M개의 마스터 보드들(여기서, L*M=N)로 구성한다.

Description

시분할 다중화 버스 공유 장치{TDM-BUS SHARING APPARATUS}
본 발명은 시분할 다중화(Time Division Multiplexing: 이하 'TDM'이라 칭함)버스 구조를 수용하는 장치에 관한 것으로, 특히 동일한 셀프에서 사용하는 TDM버스에 실장되는 TDM버스 마스터 보드 및 TDM버스 슬레이브 보드는 임의의 슬롯에 실장되어 사용할 수 있도록 하기 위한 장치에 관한 것이다.
일반적으로 TDM버스 구조는 TDM버스 마스터(master)에 따라 동일한셀프(shelf)내에 별도의 TDM버스를 독립적으로 구성하고 있다. 도 1은 종래 기술에 따른 TDM버스의 구조를 보여주고 있다. 도 1을 참조하면, TDM버스 마스터#1(2)은 TDM버스 슬레이브(slave)#1,#2(4,6)를 연결하는 제1 TDM버스(8)내 각 버스 포트로만 데이터를 송수신할 수 있고, TDM버스 마스터#2(10)는 TDM버스 슬레이브#3,#4(12,14)를 연결하는 제2 TDM버스(16)내 각 버스 포트로만 데이터를 송수신한다. TDM버스를 제어하기 위한 TDM클록신호 및 프레임 동기신호의 제어신호라인은 각 TDM마스터(2,1O)별로 각각 구비된다. 도 1의 TDM버스 마스터들(2,10) 및 TDM버스 슬레이브(4,6,12,14)들은 각각은 통상 보드(board)형태이다. 도 1에 도시된 NMS(Network Management System)(18)는 IPC(Inter Processor Communication)신호선을 이용해 보드들에 대한 관리(예컨대, TDM버스에서 TDM슬레이브들 각각이 점유하고 있는 버스포트 정보 등)를 수행한다.
도 2는 도 1의 TDM버스 구조에서의 타이밍도로서, TDM 클록신호 TDM_CLK, 프레임 동기신호 TDM_SYNC, 송신데이터 TXD, 수신데이터 RXD로 이루어져 있다. TDM 클록신호 TDM_CLK는 시리얼 송수신데이터 TXD, RXD를 인식하기 위한 2.048MHz의 클럭신호이고, 프레임 동기신호 TDM_SYNC는 32타임슬롯(time slot)으로 구성되는 프레임을 인식하기 위한 동기신호이다. 송신데이터 TXD는 송신측에서 송신하는 데이터이고, 수신데이터 RXD는 수신측에서 수신하는 데이터이다.
도 1 및 도 2의 구성에 따른 동작의 일 예로, TDM마스터#1(2)은 TDM버스 슬레이브#1,#2(4,6)를 연결하는 제1 TDM버스(8)내 각 버스 포트를 통해 도 2에 도시된 바와 같은 송신데이터 TXD를 전송하는데, 이때 프레임 동기신호 TDM_SYNC에 의해 프레임 동기되며 TDM 클럭신호에 의거하여 상기 송신데이터 TXD를 TDM버스 슬레이브#1(4) 또는 슬레이브#2(6)로 전송한다.
이러한 TDM버스 구조를 가진 장치는 각 TDM버스 마스터에 따라 TDM버스 슬레이브가 종속되어 있어 셀프내에 실장되는 슬롯의 위치가 고정되어 있다. 그래서 TDM버스 마스터는 자기에게 종속된 TDM버스 슬레이브에게만 데이터를 송수신할 수 있고 다른 TDM버스 슬레이브에게는 데이터 송수신이 불가능하다. 그 결과 TDM버스 마스터/슬레이브의 슬롯 및 포트 구성 수가 고정되어 있어 변경이 불가능하다. 그리고 시스템 구성 시 원활한 보드 실장이 불가능하다.
따라서 본 발명의 목적은 동일한 셀프에서 사용하는 TDM버스에 실장되는 TDM버스 마스터 보드 및 TDM버스 슬레이브 보드는 임의의 슬롯에 실장되어 사용할 수 있도록 하기 위한 장치를 제공하는데 있다.
본 발명의 다른 목적은 각각의 TDM버스 마스터 보드 및 TDM버스 슬레이브 보드는 자신의 필요한 TDM버스의 포트만을 사용하고, 사용하지 않는 포트는 다른 보드에서 사용할 수 있도록 하기 위한 장치를 제공하는데 있다.
상기한 목적에 따라, 본 발명은, 본 발명은, 동일 셀프내에서 시분할 다중화 버스를 공유하기 위한 장치에 있어서, 상기 셀프내 백플랜에 구비되며 N개(N은 자연수)의 버스 포트들을 가지는 시분할 다중화 버스와, 상기 셀프내에 실장되는 보드들에 대한 관리 및 시분할 다중화 버스 포트 관리를 수행하는 망 관리 장치와,상기 시분할 다중화 버스의 마스터 기능을 수행하고, 상기 망 관리 장치의 관리에 의거하여 각각이 상기 시분할 다중화 버스의 N개의 버스 포트들 중 J개의 버스 포트들과 배타적 선택 연결하여 데이터 송수신하는 K개의 마스터 보드들(여기서, J*K=N)과, 상기 시분할 다중화 버스의 슬레이브 기능을 수행하고, 상기 망 관리 장치의 관리에 의거하여 각각이 상기 시분할 다중화 버스의 N개의 버스 포트들 중 L개의 버스 포트들과 배타적 선택 연결하여 데이터 송수신하는 M개의 마스터 보드들(여기서, L*M=N)로 구성함을 특징으로 한다.
도 1은 종래 기술에 따른 TDM버스의 구조도
도 2는 도 1의 TDM버스 구조에서의 타이밍도
도 3은 본 발명의 실시 예에 따른 TDM버스의 구조도
도 4는 도 3의 TDM버스 구조에서의 타이밍도
도 5는 도 3의 TDM버스 마스터 보드 구성도
도 6은 도 3의 TDM버스 슬레이브 보드 구성도
이하 본 발명의 바람직한 실시 예들을 첨부한 도면을 참조하여 상세히 설명한다. 도면들 중 동일한 구성요소들은 가능한 한 어느 곳에서든지 동일한 부호들로 나타내고 있음에 유의해야 한다. 또한 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
도 3은 본 발명의 실시 예에 따른 TDM버스의 구조도이다. 본 발명의 실시예에 따른 TDM버스 구조의 장치는, 도 3에 도시된 바와 같이, 동일한 셀프내에서 TDM버스 및 제어신호라인(16)을 가진 백 플랜(backplane)보드, TDM버스 마스터 기능을 가진 다수 개((K개)의 마스터 보드들(20-1,..,20-K)과 TDM버스 슬레이브 기능을 가진 다수 개(M개)의 슬레이브 보드들(24-1,..,24-M)을 셀프내 임의의 슬롯에 실장하여 구성할 수 있도록 되어 있다,
백 플랜 보드의 TDM버스 및 제어신호라인(16)중, TDM버스에는 N개의 버스포트들을 수용할 수 있게, N개의 송신데이터라인 및 수신데이터 라인이 각각 구비되어 있으며, 제어신호라인에는 프레임동기신호라인, TDM클럭신호 라인, 마스터 보드들(20-1,..,20-K)내에 구비되는 타임 스위치용 4MHz 클럭신호 라인이 구비되어 있다. 상기 TDM버스 및 제어라인(16)은 일정한 전압레벨을 유지하기 위해 전원단자 Vcc와 접지단자에 의해 형성된 라인상에 있는 노드에 연결되어 있으며, 상기 라인상에는 종단저항 R들이 구비되어 있다. TDM버스 마스터 보드(20-1,..,20-K) 각각은 N개의 버스포트를 통해 TDM버스의 각 버스포트(송수신데이터) 라인에 병렬 연결되어 있다.
한편 TDM버스의 마스터 및 슬레이브 기능을 가진 보드들(20-1,..20-K),(24-1,..,24-M)는 IPC신호라인을 통하여 NMS(26)와 연결되며, NMS(26)에 의해서 관리 및 제어된다.
도 4는 도 3의 TDM버스 구조에서의 타이밍도로서, TDM 클록신호 TDM_CLK, 프레임 동기신호 TDM_SYNC, 송신데이터 TXD, 수신데이터 RXD 및 4MHz 클록신호 4M_CLK로 이루어져 있다. TDM 클록신호 TDM_CLK는 시리얼 송수신데이터 TXD, RXD를 인식하기 위한 2.048MHz의 클럭신호이고, 프레임 동기신호 TDM_SYNC는 32타임슬롯(time slot)으로 구성되는 프레임을 인식하기 위한 동기신호이다. 송신데이터 TXD는 송신측에서 송신하는 데이터이고, 수신데이터 RXD는 수신측에서 수신하는 데이터이다. 4MHz 클록신호 4M_CLK는 TDM버스의 마스터 보드(20-1,..,20-K)에 내장된 타임스위치(후술될 도 5의 32)에 공급하기 위한 4.096MHz 클럭신호이다.
도 3에 도시된 TDM버스 마스터 보드(20-1,..,20-K) 각각의 상세 블록 구성은도 5와 같다. 도 5를 참조하면, TDM버스 마스터 보드(20-1,..,20-K)는 TDM버스의 N개의 버스포트에서 해당 마스터 보드가 사용할 특정 포트들(J개)을 선택하기 위한 포트 선택부(30), 포트 선택부(30)에서 선택된 J개의 버스포트와 E1프레이머(34)의 J개의 포트간에 송수신되는 PCM(Pulse Code Modulation)데이터를 스위칭하기 위한 타임스위치(32), J개의 E1 라인 인터페이스를 위한 E1프레이머(framer)(34), TDM버스 및 제어신호라인(22)에서 프레임 동기신호 TDM_SYNC 및 클록신호 TDM_CLK, 클럭신호 4M_CLK를 받아서 타임스위치(32) 및 E1프레이머(34)에 공급하는 TDM버스 제어신호 수신부(36), E1프레이머(34)에서 제공하는 수신복구 클록에서 TDM클록신호 TDM_CLK, 프레임동기신호 TDM_SYNC, 클럭신호 4M_CLK를 생성하여 TDM버스 및 제어신호 라인(22)에 제공하는 TDM버스 제어신호 생성부(38)로 구성한다.
도 3에 도시된TDM버스 슬레이브 보드(24-1,..,24-M) 각각의 상세 블록 구성은 도 6과 같다. 도 6을 참조하면, TDM버스 슬레이브 보드(20-1,..,20-M) 각각은, TDM버스의 N개의 버스포트들 중에서 슬레이브 보드 당 사용할 L개의 포트를 선택하기 위한 포트선택정보를 가지고 있는 포트선택정보 레지스터(40), 포트선택정보 레지스터(40)의 포트선택정보에 따라 TDM버스에서 L개의 TDM 포트를 선택하기 위한 TDM버스 포트 선택부(42), TDM버스 포트 선택부(42)에서 선택된 L개의 TDM 포트에서 수신된 PCM데이터를 처리하고 상기 TDM버스 포트 선택부(42)로 출력하는 PCM데이터 처리부(44), TDM버스 및 제어신호라인(22)에서 프레임 동기신호 TDM_SYNC 및 클록신호 TDM_CLK, 클럭신호 4M_CLK를 받아서 PCM데이터 처리부(44)에 공급하는 TDM버스 제어신호 수신부(46)로 구성된다.
도 5에서 각 TDM버스 마스터 보드(20-1,..,20-K)가 선택하는 특정 포트 수 J개는 하나의 TDM버스 마스터 보드가 제어하는 버스 포트 수이고, 도 6에서 각 TDM버스 슬레이브 보드(24-1,..,24-M)가 선택하는 특정 포트 수 L개는 하나의 TDM버스 슬레이브 보드가 제어하는 버스 포트 수이다.
상기한 TDM버스의 포트 구성 관계를 정리하면 하기와 같다.
N = J * K = L * M
여기서,
N개: TDM버스의 전체 버스 포트 수
J개: TDM버스 마스터 보드(20-1,..,20-K) 각각이 제어하는 버스 포트 수
K개: TDM버스에 실장되는 TDM버스 마스터 보드(20-1,..,20-K)의 수
L개: TDM버스 슬레이브 보드(24-1,..,24-M) 각각이 제어하는 버스 포트 수
M개: TDM버스에 실장되는 슬레이브 보드(24-1,..,24-M)의 수
이하 도 3 내지 도 6을 참조하여 본 발명의 실시 예에 따른 동작을 상세히 설명한다. TDM버스 구조에서는 8KHz의 프레임 동기신호 TDM_SYNC에 따라서 8비트 * 32타임슬롯의 프레임을 TDM버스를 통해 2.048MHz의 TDM버스 클록신호 TDM_CLK의 속도로 송수신한다. 송신측은 TDM버스 클록신호 TDM_CLK의 상승 에지에서 송신데이터 TXD를 보내고 수신측은 상기 클록신호 TDM_CLK의 하강 에지에서 수신데이터 RXD를 수신한다. 이렇게 함으로써 데이터의 셋업시간(setup time)이 충분하게 된다. 상기 데이터의 셋업시간은 TDM버스 특정 포트 선택에 대응된 라인 구동을 위한 게이트 지연과 TDM버스 신호라인의 전달지연 시간이 고려되어도 충분하다. 그리고 전원전압 Vcc와 접지전압간의 라인에 구비된 종단저항 R은 TDM버스 마스터 보드(20-1,..,20-K) 및 TDM 슬레이브 보드(24-1,..,24-M)에서 TDM버스의 해당 송수신 데이터라인을 구동하지 않을 경우에는 해당 송수신 데이터라인에 일정한 신호 레벨을 유지시켜 주는 역할을 하여, 결국 데이터 천이 시간을 줄여준다. 또한 모든 신호라인에 대해서는 반사 노이즈를 감쇄 시켜 주는 역할도 한다. TDM버스 마스터보드(20-1,..,20-K)와 슬레이브 보드(24-1,..,24-M)는 TDM버스의 선택된 특정 포트에 대해서는 1:1 통신을 하며 데이터를 주고 받는다.
본 발명의 실시 예에 따라 NMS(26)는 기존과 같은 보드 관리뿐만 아니라 TDM버스 마스터 보드들(20-1,..,20-K) 및 TDM버스 슬레이브 보드들(24-1,..,24-M) 각각이 선택할 버스 포트 정보들 즉 버스 포트 구성정보를 관리한다. 또한 다수(K개)의 TDM버스 마스터 보드들(20-1,..,20-K)중 TDM버스 클록신호 TDM_CLK, 프레임 동기신호 TDM_SYNC, 4M클록신호 4M_CLK를 포함하는 제어신호를 발생하는 한 개의 TDM버스 마스터 보드가 어느 것인지에 정보(이하 '제어신호 생성 마스터 보드 정보'라 칭함)도 관리한다.
NMS(26)에서는 초기구성 제어를 수행하는데 이때 버스 포트 구성정보 및 제어신호 생성 마스터 보드 정보를 IPC신호라인을 통해 각 TDM버스 마스터 보드들(20-1,..,20-K) 및 각 TDM버스 슬레이브 보드들(24-1,..,24-M)에 제공한다.
하기에서는 본 발명의 실시 예에 따른 이해를 돕기 위해, TDM버스가 24개의 버스포트를 가지고 있으며(N=24), 선택된 8개의 포트를 가진 TDM버스 마스터 보드 3개를 상기 TDM버스에 실장하고(J=8,K=3), 선택된 4개의 포트를 가진 TDM버스 마스터 보드 6개를 상기 TDM버스에 실장한(L=4,M=6) 일 예의 경우를 들어 본 발명의 실시예의 동작을 상세히 설명한다.
NMS(26)의 초기구성 제어에 따라 상기 NMS(26)에서 버스 포트 구성정보 및 제어신호 생성 마스터 보드 정보가 3장의 TDM버스 마스터 보드들(20-1,..,20-3)에 제공되면, 3장의 TDM버스 마스터 보드들(20-1,..,20-3)의 각 TDM버스 포트 선택부(30)에서는 상기 버스 포트 구성정보를 이용하여 24개의 TDM버스 포트들 중에서 선택된 8개(J=8)의 TDM버스 포트를 타임스위치(32)에 연결한다. 그래서 자신의 TDM버스 마스터 보드에서 선택된 8개의 TDM버스 포트를 사용하게 한다. 그리고 나머지 16개의 TDM버스 포트들은 삼상태(tri-state) 제어를 하이 임피던스(Hi-impedance)로 만들어 주어 다른 TDM버스 마스터들에서 사용할 수 있도록 한다. 예컨대, TDM버스 마스터 보드(20-1)는 24개의 TDM버스 포트들중에서 TDM버스 포트번호중 1 내지 8번 포트가 선택되어 타임스위치(32)에 연결되고, TDM버스 마스터 보드(20-2)는 24개의 TDM버스 포트들 중에서 TDM버스 포트번호중 9번 내지 16번 포트가 선택되어 타임스위치(32)에 연결되며, TDM버스 마스터 보드(20-3)는 24개의 TDM버스 포트들중에서 TDM버스 포트번호중 17번 내지 24번 포트가 선택되어 타임스위치(32)에 연결된다.
한편 3개의 TDM버스 마스터 보드들(20-1,..,20-3)의 TDM버스 제어신호 생성부(38)에서는 NMS(26)로부터 제공되는 제어신호 생성 마스터 보드 정보에 의거해, 3개의 TDM버스 마스터 보드들(20-1,..,20-3)의 각 TDM버스 제어신호 생성부(38)중 하나만이 동작을 하게 된다. 동작을 하게 되는 하나의 TDM버스 제어신호생성부(38)는 E1프레이머(34)에서 제공하는 수신복구 클록들을 기준클록으로 하여 내장된 DPLL(Digital Phase Locked Loop)을 구동시켜 도 4에 도시된 바와 같은 TDM클록신호 TDM_CLK, 프레임동기신호 TDM_SYNC, 클럭신호 4M_CLK를 생성하며, 이를 TDM버스 및 제어신호 라인(22)에 제공한다.
3개의 TDM버스 마스터 보드들(20-1,..,20-3)의 각 TDM버스 제어신호 수신부(36)는 TDM버스 및 제어신호 라인(22)을 통해 제공되는 TDM클록신호 TDM_CLK, 프레임동기신호 TDM_SYNC, 타임스위치용 클럭신호 4M_CLK을 받아서 타임스위치(32)에는 프레임동기신호 TDM_SYNC, 타임스위치용 클럭신호 4M_CLK을 공급하고, E1프레이머(34)에는 TDM클록신호 TDM_CLK, 프레임동기신호 TDM_SYNC를 공급한다.
6장의 TDM버스 슬레이브 보드(24-1,..,24-6)에 NMS(26)가 제공하는 버스 포트 구성정보가 인가되면, 6장의 TDM버스 슬레이브 보드(24-1,..,24-6)의 포트선택정보 레지스터(40)는 자신이 선택해야할 포트선택정보를 저장시킨다. 상기 포트선택정보는 24개의 버스포트 중에서 해당 TDM버스 슬레이브의 TDM버스 포트 선택부(42)가 PCM데이터 처리부(44)에 연결할 4개의 버스포트 번호이다. 6장의 TDM버스 슬레이브 보드들(24-1,..,24-6)의 각 TDM버스 포트 선택부(42)에서는 포트선택정보 레지스터(40)에 저장된 포트선택정보를 이용하여 24개의 TDM버스 포트들중에서 선택된 4개(L=4)의 TDM버스 포트를 PCM데이터 처리부(44)에 연결한다. 그래서 자신의 TDM버스 슬레이브 보드에서 그 TDM버스 포트를 사용하게 한다. 그리고 나머지 20개의 TDM버스 포트들은 삼상태(tri-state) 제어를 하이 임피던스(Hi-impedance)로 만들어 주어 다른 TDM버스 슬레이브들에서 사용할 수 있도록 한다. 예컨대, TDM버스 슬레이브 보드(24-1)는 24개의 TDM버스 포트들중에서 TDM버스 포트번호중 1번 내지 4번 포트가, TDM버스 슬레이브 보드(24-2)는 24개의 TDM버스 포트들중에서 TDM버스 포트번호중 5번 내지 8번 포트가, 등으로 해서, TDM버스 슬레이브 보드(24-6)는 24개의 TDM버스 포트들중에서 TDM버스 포트번호중 20번 내지 24번 포트가, 선택되어 PCM데이터처리부(44)에 연결된다.
6개의 TDM버스 슬레이브 보드들(24-1,..,24-6)의 각 TDM버스 제어신호 수신부(46)는 TDM버스 및 제어신호 라인(22)을 통해 제공되는 TDM클록신호 TDM_CLK, 프레임동기신호 TDM_SYNC, 타임스위치용 클럭신호 4M_CLK을 받아서 PCM데이터 처리부(44)에 프레임동기신호 TDM_SYNC, 타임스위치용 클럭신호 4M_CLK을 공급한다. 그래서 PCM데이터 처리부(44)가 프레임동기신호 TDM_SYNC, 타임스위치용 클럭신호 4M_CLK을 이용하여 송수신데이터를 PCM처리하도록 한다.
상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시할 수 있다. 따라서 본 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위의 균등한 것에 의해 정해 져야 한다.
상술한 바와 같이 본 발명은 셀프에 있는 TDM버스에 실장되는 TDM버스 마스터 보드 및 TDM버스 슬레이브 보드는 임의의 슬롯에 실장 되어 사용할 수 있다. 그리고 각 보드의 TDM버스의 TDM버스 포트 수는 필요에 따라 변경 가능토록 하므로 서로 다른 타입의 보드를 함께 실장할 수 있다. 또한 시스템 설치 시 TDM버스 보드를 필요한 레이아웃에 맞춰 다양하게 구성할 수 있다.

Claims (5)

  1. 동일 셀프내에서 시분할 다중화 버스를 공유하기 위한 장치에 있어서,
    상기 셀프내 백플랜에 구비되며 N개(N은 자연수)의 버스 포트들을 가지는 시분할 다중화 버스와,
    상기 셀프내에 실장되는 보드들에 대한 관리 및 시분할 다중화 버스 포트 관리를 수행하는 망 관리 장치와,
    상기 시분할 다중화 버스의 마스터 기능을 수행하고, 상기 망 관리 장치의 관리에 의거하여 각각이 상기 시분할 다중화 버스의 N개의 버스 포트들 중 J개의 버스 포트들과 배타적 선택 연결하여 데이터 송수신하는 K개의 마스터 보드들(여기서, J*K=N)과,
    상기 시분할 다중화 버스의 슬레이브 기능을 수행하고, 상기 망 관리 장치의 관리에 의거하여 각각이 상기 시분할 다중화 버스의 N개의 버스 포트들 중 L개의 버스 포트들과 배타적 선택 연결하여 데이터 송수신하는 M개의 마스터 보드들(여기서, L*M=N)로 구성함을 특징으로 하는 시분할 다중화 버스 공유장치.
  2. 제1항에 있어서, 상기 K개의 마스터 보드들 및 상기 M개의 슬레이브 보드들의 N개의 버스포트들 중에서 각 보드에서 선택 연결되지 않은 나머지 버스 포트들은 하이 임피던스 상태로 유지됨을 특징으로 하는 시분할 다중화 버스 공유장치.
  3. 상기 제1항에 있어서, 상기 K개의 마스터 보드들 각각은
    상기 시분할 다중화 버스의 N개의 버스포트에서 자신의 마스터 보드가 사용할 J개 포트들을 선택하기 위한 포트 선택부와,
    J개의 국선라인 인터페이스를 위한 국선 인터페이스부와,
    상기 선택된 J개의 포트와 상기 J개의 국선라인을 통해 송수신되는 펄스부호변조 데이터를 스위칭하기 위한 타임스위치와,
    상기 국선 인터페이스에서 제공하는 수신복구 클록에서 시분할 다중화 버스 제어를 위한 제어신호를 생성하는 시분할 다중화버스 제어신호 생성부와,
    상기 제어신호 생성부에서 생성된 제어신호를 수신하여 상기 타임스위치 및 상기 인터페이스부가 필요로 하는 제어신호를 상기 타임스위치 및 상기 인터페이스부에 공급하는 제어신호 수신부로 구성함을 특징으로 하는 시분할 다중화 버스 공유장치.
  4. 상기 제1항에 있어서, 상기 M개의 슬레이브 보드들 각각은
    상기 망 관리 장치에 의해서 제공된 슬레이브 보드 당 사용할 L개의 포트를 선택하기 위한 포트선택정보를 저장하고 있는 포트선택정보 저장부와,
    상기 포트선택정보에 의거해 상기 시분할 다중화 버스의 N개의 버스포트에서자신의 슬레이브 보드가 사용할 L개 포트들을 선택하기 위한 포트 선택부와,
    상기 선택된 L개의 포트들을 통해 수신되는 펄스부호변조 데이터를 처리하여 상기 포트 선택부로 출력하는 펄스부호변조 데이터 처리부와,
    K개의 마스터 보드들 중 임의의 보드에서 제공하는 시분할 다중화 버스 제어용 제어신호를 수신하여 상기 펄스부호변조 데이터 처리부가 필요로 하는 제어신호로 상기 펄스부호변조 데이터 처리부에 공급하는 제어신호 수신부로 구성함을 특징으로 하는 시분할 다중화 버스 공유장치.
  5. 상기 제3항에 있어서, 상기 망 관리 장치는 상기 K개의 마스터 보드들중 하나의 마스터 보드의 상기 제어신호 생성부에서 상기 제어신호를 생성하게 제어함을 특징으로 하는 시분할 다중화 버스 공유장치.
KR1019990037476A 1999-09-03 1999-09-03 시분할 다중화 버스 공유장치 KR100315689B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990037476A KR100315689B1 (ko) 1999-09-03 1999-09-03 시분할 다중화 버스 공유장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990037476A KR100315689B1 (ko) 1999-09-03 1999-09-03 시분할 다중화 버스 공유장치

Publications (2)

Publication Number Publication Date
KR20010026252A KR20010026252A (ko) 2001-04-06
KR100315689B1 true KR100315689B1 (ko) 2001-12-20

Family

ID=19610090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990037476A KR100315689B1 (ko) 1999-09-03 1999-09-03 시분할 다중화 버스 공유장치

Country Status (1)

Country Link
KR (1) KR100315689B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456976B1 (ko) * 2001-11-16 2004-11-10 엘지전자 주식회사 시분할 다중화 버스를 이용한 데이터 송수신 시스템 및 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4201890A (en) * 1978-03-17 1980-05-06 International Telephone And Telegraph Multiport digital switching element
JPH0738587A (ja) * 1993-07-23 1995-02-07 Toshiba Corp 時分割多重化通信システム
JPH0774764A (ja) * 1993-06-16 1995-03-17 Nec Corp ローカルエリアネットワーク集線装置
JPH09149055A (ja) * 1995-11-17 1997-06-06 Hitachi Ltd バス接続伝送装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4201890A (en) * 1978-03-17 1980-05-06 International Telephone And Telegraph Multiport digital switching element
JPH0774764A (ja) * 1993-06-16 1995-03-17 Nec Corp ローカルエリアネットワーク集線装置
JPH0738587A (ja) * 1993-07-23 1995-02-07 Toshiba Corp 時分割多重化通信システム
JPH09149055A (ja) * 1995-11-17 1997-06-06 Hitachi Ltd バス接続伝送装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456976B1 (ko) * 2001-11-16 2004-11-10 엘지전자 주식회사 시분할 다중화 버스를 이용한 데이터 송수신 시스템 및 방법

Also Published As

Publication number Publication date
KR20010026252A (ko) 2001-04-06

Similar Documents

Publication Publication Date Title
US5757806A (en) Data multiplexing system having at least one low-speed interface circuit connected to a bus
KR860001259B1 (ko) 단일 모선에서의 전송정보의 동기화장치
CN101364861A (zh) 一种MicroTCA***、时钟卡及提供时钟的方法
JPH08265283A (ja) 架間転送制御方式
GB2220327A (en) Telephone exchange synchronized with digital network
KR100315689B1 (ko) 시분할 다중화 버스 공유장치
EP0186912B1 (en) System for controlling a change of sequence order of channel data
JPH0356519B2 (ko)
US5706287A (en) Communication system
KR970028966A (ko) 향상된 타이머 성능을 가진 집적 회로 입력/출력 프로세서
GB2213024A (en) Data transmission system
KR100295440B1 (ko) 유럽 방식과 북미 방식의 국간 접속을 동시에 구현하기 위한회로
EP1493233A1 (en) Selectable clocking architecture
JPH10243045A (ja) マルチプロトコルインタフェース回路
KR100208227B1 (ko) 프로세서와 디바이스간의 타임 슬롯 스위치
KR100439148B1 (ko) 다중 시스템의 프레임 동기신호 출력 장치 및 방법
EP1576484A1 (en) Method for reducing the bus load in a synchronous data bus system
KR100645518B1 (ko) Ｍａｃ과 ｐｈｙ 디바이스간의 인터페이스 변환 시스템 및그 방법
KR900002476B1 (ko) 시분할 다중통신 시스템에 있어서 동기신호 발생 및 자국 및 타국 데이타의 결합회로
KR100456976B1 (ko) 시분할 다중화 버스를 이용한 데이터 송수신 시스템 및 방법
KR100217939B1 (ko) 트렁크 지정기능으로 군지연 특성을 개선한 가입자 보드
KR100544676B1 (ko) 다중 물리장치 접속을 위한 네트워크 프로세서 기반의패킷 포워딩 장치 및 그 방법
KR100197438B1 (ko) 프로세서와 텔레포니 디바이스간의 클럭 선택 장치
EP1074119B1 (en) Method and arrangement related to synchronous switching
KR920005107B1 (ko) 데이타 링크 인터페이스 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061018

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee