KR100314672B1 - Apparatus for bitleak controlling of AU3 and AU4 signal - Google Patents

Abstract

본 발명은 AU3 및 AU4 신호의 비트리킹 제어장치를 제공하기 위한 것으로, 이러한 본 발명은 디코딩된 데이터를 입력받아 저장하는 제1 버퍼와; 상기 제1 버퍼에서 출력되는 버퍼의 레벨을 받아서 현재 기억하고 있는 리크해야할 데이터의 개수를 가감하여 새로운 버퍼 레벨로 만들어서 출력하는 비트리킹부와; 상기 제1 버퍼의 데이터와 상기 비트리킹부의 새로운 버퍼 레벨을 입력받아 저장하고, 오실레이터에서 입력된 리드 인에이블 시그널에 따라 쓰여진 데이터를 읽어내는 제2 버퍼와; 상기 제2 버퍼에서 출력되는 새로운 버퍼 레벨을 입력받아 위상 차이를 추출하는 위상검출부와; 상기 위상검출부의 신호를 필터링하는 시퀀셜 필터와; 상기 시퀀셜 필터에서 입력되는 신호에서 고주파수를 제거하여 상기 제2 버퍼의 리드 인에이블 시그널을 만드는 오실레이터로 구성하여, 51M AU3 또는 155M AU4 신호에서 45M DS3 신호 또는 34M E3 신호로 추출시 발생되는 지터를 줄일 수 있게 되는 것이다.The present invention provides a bit leaking control device for the AU3 and AU4 signals, the present invention comprises: a first buffer for receiving and storing decoded data; A bit-leaking unit which receives the level of the buffer output from the first buffer and adds or subtracts the number of data to be stored currently to make a new buffer level and outputs the new buffer level; A second buffer configured to receive data of the first buffer and a new buffer level of the bit leaking unit, and read data written according to a read enable signal input from an oscillator; A phase detector which receives a new buffer level output from the second buffer and extracts a phase difference; A sequential filter for filtering the signal of the phase detector; It consists of an oscillator that removes high frequency from the signal input from the sequential filter to create a lead enable signal of the second buffer, thereby reducing jitter generated when extracting a 45M DS3 signal or a 34M E3 signal from a 51M AU3 or 155M AU4 signal. It will be possible.

Description

에이유3 및 에이유4 신호의 비트리킹 제어장치{Apparatus for bitleak controlling of AU3 and AU4 signal}Apparatus for bitleak controlling of AU3 and AU4 signal}

본 발명은 AU(3 및 AU4 신호의 비트리킹(Bitleaking) 제어장치에 관한 것으로, 특히 51M AU3 또는 155M AU4 신호에서 45M DS3(Digital Signal level 3) 신호 또는 34M E3 신호로 추출시 발생되는 지터(jitter)를 줄이기에 적당하도록 한 AU3 및 AU4 신호의 비트리킹 제어장치에 관한 것이다.The present invention relates to a bitleaking control device for AU (3 and AU4 signals, in particular, jitter generated when extracted from a 51M AU3 or 155M AU4 signal to a 45M Digital Signal level 3 (DS3) signal or a 34M E3 signal. The present invention relates to a bit leaking control device for AU3 and AU4 signals suitable for reducing jitter.

일반적으로 AU3은 87×9 바이트의 데이터와 포인터 3 바이트를 가진 SDH(Synchronous Digital Hierarchy, 동기식 디지털 계위)의 기본 데이터 포맷이고, AU4는 AU3 신호 3개가 모인 SDH 신호이다. 또한 DS3은 PDH(Pleisynchronous Digital Hierarchy, 유사동기 디지털 계위) 신호 중 44.735MHz의 속도를 갖는 신호로서 북미의 기존 디지털 계위에 기준한 속도 인터페이스이며, E3은 PDH 신호 중 34.368MHz의 속도를 갖는 유럽 계열의 신호이다.In general, AU3 is a basic data format of SDH (Synchronous Digital Hierarchy) having 87 × 9 bytes of data and 3 bytes of pointers, and AU4 is an SDH signal of three AU3 signals. In addition, DS3 is a speed interface based on the existing digital ranks in North America, which has a speed of 44.735 MHz among Pleisynchronous Digital Hierarchy (PDH) signals, and E3 is a European-based speed interface of 34.368 MHz among PDH signals. It is a signal.

그리고 리크(Leak)란 포인터로 인하여 예상보다 많거나 적은 데이터가 들어오면 그 차이를 포인터 간격에 분포되게 데이터를 띄엄띄엄 내보내는 것을 말한다.Leak means that if the data comes in more or less than expected due to the pointer, the data is spread out in such a way that the difference is distributed over the pointer spacing.

도1은 종래 AU3 신호의 비트리킹 제어장치의 블록구성도이다.1 is a block diagram of a conventional bit leaking control device for an AU3 signal.

이에 도시된 바와 같이, 입력되는 클럭과 데이터를 가지고 포인터를 해석하여 포인터가 발생하였는지를 알아내고 51M 시그널에서 45M 데이터를 추출할 수 있도록 데이터 인에이블 신호를 생성하여 버퍼(70)로 전송하는 디코딩부(10)와; 상기 디코딩부(10)에서 포인터가 발생했음을 통보받으면 자체의 카운터로 개수를 세어서 일정 개수에 도달할 때마다 한 비트를 더 읽을 지 덜 읽을 지를 결정하는 비트리킹제어부(20)와; 상기 비트리킹 제어부(20)의 제어신호에 따라 비트리크가 발생될 서브프레임이 어느 것인가를 결정하고 리크되어야 할 STS-1(Synchronous Transport Signal level 1, OC-n에 대응한 전기 인터페이스) 오버헤드 비트를 스프레드(Spread)시키는 재분배부(30)와; 상기 재분배부(30)에서 입력되는 두 신호의 위상차이를 추출하는 위상검출부(40)와; 상기 위상검출부(40)의 신호를 필터링하는 시퀀셜 필터(50)와; 상기 시퀀셜 필터(50)에서 입력되는 신호에서 고주파수를 제거하여 상기 버퍼(70)의 리드 인에이블 시그널(Read Enable Signal)을 만드는 오실레이터(60)와; 상기 디코딩부(10)에서 입력된 데이터를 갭피드 클럭(Gapped Clock)으로 라이트해서 저장하고, 상기 오실레이터(60)에서 입력된 리드 인에이블 시그널에 따라 쓰여진 데이터를 읽어내는 버퍼(70)로 구성된다.As shown in this figure, a decoder is used to determine whether a pointer is generated by interpreting the pointer with the input clock and data, and to generate and transmit a data enable signal to the buffer 70 to extract 45M data from the 51M signal ( 10); A bit-leaking control unit (20) which, when notified by the decoding unit (10) that the pointer is generated, counts the number with its own counter and decides whether to read one more bit or less each time a certain number is reached; According to the control signal of the bit-leaking control unit 20, which of the subframes is to generate a bit leak and determines which subframe is to be leaked (STS-1, electrical interface corresponding to OC-n). A redistribution unit 30 for spreading the bits; A phase detector 40 extracting a phase difference between the two signals input from the redistributor 30; A sequential filter (50) for filtering the signal of the phase detector (40); An oscillator (60) which removes high frequencies from the signal input from the sequential filter (50) to produce a read enable signal of the buffer (70); And a buffer 70 that writes and stores data input from the decoding unit 10 as a gap feed clock, and reads data written according to the read enable signal input from the oscillator 60. .

이와 같이 구성된 종래 장치의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.The operation of the conventional apparatus configured as described above will be described in detail with reference to the accompanying drawings.

먼저 도1에서, 디코딩부(10)에서 출력되는 Gapped Clock은 데이터를 포함하지 않은 클럭으로써 이전의 데이터 값을 계속 래치하는 클럭이고, 디코딩부(10)에서 출력되어 재분배부(30)로 입력되는 스터프(Stuff)는 데이터를 VC(Virtual Container, 가상 콘테이너)에 매칭시 주파수 차이 때문에 VC의 S 비트를 써서 S 비트에 데이터를 넣었다 뺏다 하는 것이다. 그래서 디코딩부(10)에서는 스터프 신호를 받으면 S 비트가 데이터인지를 확인하여, 데이터이면 빼내고 아니면 버리게 된다. 이때 S 비트가 데이터이면 스터프 신호가 발생하게 된다.First, in FIG. 1, the gapped clock output from the decoding unit 10 is a clock that does not include data and continuously latches a previous data value, and is output from the decoding unit 10 and input to the redistribution unit 30. When stuffing data to VC (Virtual Container, Virtual Container), because of frequency difference, it uses S bit of VC to put data in and out of S bit. Therefore, the decoding unit 10 checks whether the S bit is data when receiving the stuff signal, and if it is data, extracts it or discards it. At this time, if the S bit is data, a stuff signal is generated.

또한 비트리킹 제어부(20)에서 출력되는 'LEAK TIME'은 1 비트 리크할 시각을 지시하는 것이고, '+1'과 '-1'은 각각의 입력들을 720 또는 621에서 +/- 1 씩 가감하는 것이다. 이에 따라 결과적으로 기준 주파수의 변동이 생겨 오실레이터(60)의 출력이 변하게 된다.In addition, the 'LEAK TIME' output from the bit leaking control unit 20 indicates a time to leak 1 bit, and '+1' and '-1' decrement each input by +/- 1 in 720 or 621. It is. As a result, the reference frequency fluctuates and the output of the oscillator 60 changes.

더불어 버퍼(70)에서 출력되는 SMOOTH DATA는 오실레이터(60)를 거쳐서 GAPPED CLOCK이 없는 데이터를 말하는 것으로, 1 클럭에 데이터 하나가 존재한다.In addition, SMOOTH DATA output from the buffer 70 refers to data without GAPPED CLOCK through the oscillator 60, and one data exists in one clock.

그래서 포인터 해석을 수행하는 디코딩부(10)에서는 Positive Justification(PJ)나 Negative Justification(NJ)이 발생하였을 때 이것의 종류를 비트리킹 제어부(20)에 넘겨주고, 들어오는 51M 데이터에서 R, C, O 비트 등을 추출하고 S 비트를 해석하여 순수한 데이터의 위치에만 하이 신호가 발생하도록 한다. 즉, 오버헤드가 아닌 데이터 부분에만 하이 신호를 같은 위상으로 보내게 되고, 이 신호가 하이일 때만 데이터를 클럭으로 치면 순수한 데이터 만이 버퍼(70)로 입력된다.Therefore, in the decoding unit 10 that performs pointer analysis, when a positive justification (PJ) or negative justification (NJ) occurs, the type is passed to the bit leaking control unit 20, and R, C, Extract the O bit and interpret the S bit so that the high signal is generated only at the pure data position. That is, a high signal is sent in the same phase only to the data portion instead of the overhead, and when the data is clocked only when this signal is high, only pure data is input to the buffer 70.

여기서 VC의 경우 데이터 이외에도 여러가지 오버 헤드로 구성되는데, 이러한 오버 헤드 중 R 비트는 빈 자리를 채워주는 오버헤드이다. 그리고 C 비트는 한 서브프레임에는 5 비트가 존재하는데, S 비트가 데이터임을 알려주는 비트이다. 또한 O 비트는 사용자 채널로서, 아무 데이터나 첨가가 가능하다. 더불어 S 비트는 데이터가 들어갈 수 있는 자리이다. 그래서 VC에는 원래 데이터 자리 외에 매핑 클럭 차이를 극복하는 역할을 수행하는 S 비트 자리가 있다.In the case of VC, in addition to data, various overheads are included. Among these overheads, the R bit is an overhead for filling empty positions. The C bit has 5 bits in one subframe, and the bit indicates that the S bit is data. The O bit is also a user channel, and any data can be added. In addition, the S bit is a place to enter data. Thus, in addition to the original data placeholders, the VC has S-bit placeholders that serve to overcome mapping clock differences.

그리고 디코딩부(10)에서는 포인터를 해석한 신호와 데이터를 추출한 결과 발생하는 인디케이션 시그널(Indication Signal)들을 조합하여 스터프의 발생유무와 몇 비트의 데이터가 이번 서브프레임에 들어왔는지를 알 수 있게 된다.In addition, the decoding unit 10 combines a signal obtained by interpreting a pointer and an indication signal generated by extracting data to determine whether stuff is generated and how many bits of data are included in this subframe. .

또한 비트리킹 제어부(20)는 디코딩부(10)에서 받은 포인터와 스터프 신호들로 현재 리크되어야 할 비트의 개수를 계산하여 리크 인에이블 신호를 만들어준다. 그리고 재분배부(30)에서는 리크되어야 할 STS-1 오버헤드 비트를 스프레드 시키고, 비트 리크가 발생될 서브프레임이 어느 것인가를 결정한다.In addition, the bit leaking control unit 20 generates a leak enable signal by calculating the number of bits to be leaked currently using the pointers and the stuff signals received from the decoding unit 10. The redistribution unit 30 spreads the STS-1 overhead bits to be leaked and determines which subframe is to be leaked.

그러면 위상 검출부(40)에서는 입력으로 들어온 두 신호의 위상 차이가 얼마인지를 측정한다. 위상 검출부(40)에서 출력되는 신호들을 필터링하여 평균해서 그 DC 레벨만 오실레이터(60)로 넣어주면 오실레이터는 원래의 값보다 DC 레벨 만큼의 속도를 가감하여 리드 클럭을 발생시킨다.The phase detector 40 then measures how much the phase difference between the two signals coming into the input is. When the signals output from the phase detector 40 are filtered and averaged, and only the DC level is input to the oscillator 60, the oscillator generates a read clock by decelerating the DC level from the original value.

이에 따라 버퍼(70)에서는 라이트 클럭과 리드 클럭의 없애주게 되는데, 데이터를 리드 클럭이 오기 전까지 버퍼링하는 역할을 수행한다.Accordingly, in the buffer 70, the write clock and the read clock are eliminated, and the buffer 70 serves to buffer data until the read clock arrives.

이와 같이 종래에는 포인터나 스터핑이 발생하였을 때 발생된 포인터나 스터핑의 개수를 점검하면서 버퍼(70)의 레벨과 포인터의 흐름을 종합하여 그 서브프레임에서 1 비트를 더 읽을 지 덜 읽을 지를 결정하는 GAPPED CLOCK의 영향을 최소화하여 지터를 줄여주게 된다.As described above, in the past, GAPPED determines whether to read one bit or less in the subframe by combining the level of the buffer 70 and the flow of the pointer while checking the number of pointers or stuffings generated when a pointer or stuffing occurs. It minimizes the effects of clock to reduce jitter.

그러나 이러한 종래의 기술은 버퍼에서 데이터를 뽑아내는데 쓰이는 클럭 속도의 기준이 정해져 있지 않아 비트리킹 제어부에 의해서만 동작하도록 구성되었기 때문에, 인에이블 신호의 세세한 부분까지 자동으로 처리해야하므로 전체적으로 회로의 부피가 큰 단점이 있었다.However, since this conventional technique is configured to operate only by the bit-leaking control because the clock speed used to extract data from the buffer is not defined, the detailed circuit of the enable signal must be processed automatically, so that the overall volume of the circuit is increased. There was a big disadvantage.

또한 버스트 에러(Burst Error)도 하나의 신호로 보기 때문에 이에 대한 대비책은 리셋하는 것 이외에는 없는 문제점도 있었다.In addition, burst error (Burst Error) is viewed as a single signal, so there is a problem that the countermeasure except the reset.

더불어 신호들이 중계기를 거치면 각 해당 중계기 고유의 클럭에 맞추어서 신호들이 재배열되는데, 이 재배열은 포인터에 의존하게 되고, 이때 중계기의 신호가 원래 만들어진 신호의 클럭보다 훨씬 빠르거나 느리면 연속적인 포인터가 발생하고 이것이 연속적인 맨 마지막 단에서 디매핑시 연속적인 지터를 만들게 되어, 이러한 산발적인 지터를 줄일 수 없는 문제점이 있었다.In addition, when the signals go through the repeater, the signals are rearranged according to the unique clock of the corresponding repeater, and the rearrangement is dependent on the pointer, and when the signal of the repeater is much faster or slower than the clock of the original signal, successive pointers are generated. This makes continuous jitter during demapping in the last stage of the sequence, and there is a problem that such sporadic jitter cannot be reduced.

이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 51M AU3 또는 155M AU4 신호에서 45M DS3 신호 또는 34M E3 신호로 추출시 발생되는 지터를 줄일 수 있는 AU3 및 AU4 신호의 비트리킹 제어장치를 제공하는 데 있다.Therefore, the present invention has been proposed to solve the conventional problems as described above, an object of the present invention is to reduce the jitter generated when extracting from the 45M DS3 signal or 34M E3 signal from 51M AU3 or 155M AU4 signal and AU3 and The present invention provides a bit leaking control device for an AU4 signal.

상기와 같은 목적을 달성하기 위하여 본 발명에 의한 AU3 및 AU4 신호의 비트리킹 제어장치는,In order to achieve the above object, the bit leaking control device of the AU3 and AU4 signal according to the present invention,

디코딩된 데이터를 입력받아 저장하는 제1 버퍼와; 상기 제1 버퍼에서 출력되는 버퍼의 레벨을 받아서 현재 기억하고 있는 리크해야할 데이터의 개수를 가감하여 새로운 버퍼 레벨로 만들어서 출력하는 비트리킹부와; 상기 제1 버퍼의 데이터와 상기 비트리킹부의 새로운 버퍼 레벨을 입력받아 저장하고, 오실레이터에서 입력된 리드 인에이블 시그널에 따라 쓰여진 데이터를 읽어내는 제2 버퍼와; 상기 제2 버퍼에서 출력되는 새로운 버퍼 레벨을 입력받아 위상 차이를 추출하는 위상검출부와; 상기 위상검출부의 신호를 필터링하는 시퀀셜 필터와; 상기 시퀀셜 필터에서 입력되는 신호에서 고주파수를 제거하여 상기 제2 버퍼의 리드 인에이블 시그널을 만드는 오실레이터로 이루어짐을 그 기술적 구성상의 특징으로 한다.A first buffer for receiving and storing decoded data; A bit-leaking unit which receives the level of the buffer output from the first buffer and adds or subtracts the number of data to be stored currently to make a new buffer level and outputs the new buffer level; A second buffer configured to receive data of the first buffer and a new buffer level of the bit leaking unit, and read data written according to a read enable signal input from an oscillator; A phase detector which receives a new buffer level output from the second buffer and extracts a phase difference; A sequential filter for filtering the signal of the phase detector; The technical configuration is characterized in that the oscillator to remove the high frequency from the signal input from the sequential filter to create a read enable signal of the second buffer.

도1은 종래 AU3 신호의 비트리킹 제어장치의 블록구성도이고,1 is a block diagram of a conventional bit leaking control device for an AU3 signal;

도2는 본 발명의 일실시예에 의한 AU3 및 AU4 신호의 비트리킹 제어장치의 블록구성도이며,2 is a block diagram of an apparatus for controlling bit leaking of AU3 and AU4 signals according to an embodiment of the present invention;

도3은 도2에서 비트리킹부의 상세블록도이고,3 is a detailed block diagram of a bit leaking unit in FIG. 2;

도4는 도3에서 제어부의 상세블록도이며,4 is a detailed block diagram of the controller of FIG. 3;

도5는 도3에서 프레임 평균부의 상세블록도이고,5 is a detailed block diagram of a frame averaging unit in FIG. 3;

도6은 도3에서 출력보상부의 상세블록도이며,6 is a detailed block diagram of an output compensator in FIG. 3;

도7은 도2에 의한 비트리킹 결정을 보인 도면이다.7 is a diagram illustrating a bit leaking determination according to FIG. 2.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 제1 버퍼 200 : 비트리킹부100: first buffer 200: bit leaking unit

300 : 제2 버퍼 400 : 위상검출부300: second buffer 400: phase detection unit

500 : 시퀀셜 필터 600 : 오실레이터500: sequential filter 600: oscillator

이하, 상기와 같은 본 발명 AU3 및 AU4 신호의 비트리킹 제어장치의 기술적 사상에 따른 일실시예를 설명하면 다음과 같다.Hereinafter, an embodiment according to the technical idea of the bit leaking control apparatus of the present invention AU3 and AU4 signal as described above is as follows.

도2는 본 발명의 일실시예에 의한 AU3 및 AU4 신호의 비트리킹 제어장치의 블록구성도이다.Figure 2 is a block diagram of a bit leaking control device for the AU3 and AU4 signal according to an embodiment of the present invention.

이에 도시된 바와 같이, 디코딩된 데이터를 입력받아 저장하는 제1 버퍼(100)와; 상기 제1 버퍼(100)에서 출력되는 버퍼의 레벨을 받아서 현재 기억하고 있는 리크해야할 데이터의 개수를 가감하여 새로운 버퍼 레벨로 만들어서 출력하는 비트리킹부(200)와; 상기 제1 버퍼(100)의 데이터와 상기 비트리킹부(200)의 새로운 버퍼 레벨을 입력받아 저장하고, 오실레이터(600)에서 입력된 리드 인에이블 시그널에 따라 쓰여진 데이터를 읽어내는 제2 버퍼(300)와; 상기 제2 버퍼(300)에서 출력되는 새로운 버퍼 레벨을 입력받아 위상 차이를 추출하는 위상검출부(400)와; 상기 위상검출부(400)의 신호를 필터링하는 시퀀셜 필터(500)와; 상기 시퀀셜 필터(500)에서 입력되는 신호에서 고주파수를 제거하여 상기 제2 버퍼(300)의 리드 인에이블 시그널을 만드는 오실레이터(600)로 구성된다.As shown therein, a first buffer 100 for receiving and storing decoded data; A bit leaking unit (200) which receives the level of the buffer output from the first buffer (100), adds or subtracts the number of data to be leaked to make a new buffer level, and outputs the new buffer level; A second buffer 300 that receives and stores the data of the first buffer 100 and the new buffer level of the bit leaking unit 200, and reads data written according to the read enable signal input from the oscillator 600. )Wow; A phase detector 400 which receives a new buffer level output from the second buffer 300 and extracts a phase difference; A sequential filter 500 for filtering the signal of the phase detector 400; The oscillator 600 removes high frequencies from the signal input from the sequential filter 500 to generate a read enable signal of the second buffer 300.

도3은 도2에서 비트리킹부(200)의 상세블록도이다.3 is a detailed block diagram of the bit leaking unit 200 in FIG. 2.

이에 도시된 바와 같이, 상기 제1 버퍼(100)에서 입력되는 버퍼의 레벨을 래치하기 위한 제어신호들과 포인터 간의 간격들을 세기 위한 제어신호들과 버퍼의 레벨을 가감하기 위한 제어신호들을 발생시키는 제어부(210)와; 상기 제어부(210)의 제어에 따라 포인터가 발생할 때마다의 프레임 간격을 카운트하여 그 프레임들의 간격을 평균내어 리크 간격을 결정하는 프레임 평균부(220)와; 상기 제어부(210)의 제어를 받고, 상기 프레임 평균부(220)에서 발생한 간격에 따라 버퍼의 레벨을 보상하여 새로운 버퍼 레벨을 상기 제2 버퍼(300)로 입력하는 출력보상부(230)로 구성된다.As shown therein, a control unit for generating control signals for counting intervals between the pointers and the control signals for latching the level of the buffer input from the first buffer 100 and for generating control signals for adding or subtracting the level of the buffer. 210; A frame averaging unit 220 for counting frame intervals each time a pointer is generated under the control of the controller 210 and averaging the intervals of the frames to determine a leak interval; Under the control of the control unit 210, the output compensation unit 230 for compensating the level of the buffer according to the interval generated in the frame averaging unit 220 to input a new buffer level to the second buffer 300 do.

도4는 도3에서 제어부(210)의 상세블록도이다.4 is a detailed block diagram of the controller 210 of FIG. 3.

이에 도시된 바와 같이, 상기 제1 버퍼(100)에서 비트리킹 인에이블 신호를 입력받아 AU3 1프레임을 90×9 카운트하여 프레임 내의 위치를 결정하는 카운터(211)와; 상기 카운터(211)에서 카운트된 신호를 입력받아, 상기 제1 버퍼(100)에서 들어온 버퍼의 레벨을 1 서브프레임마다 래치하는 신호와, 들어온 신호로 포인터의 발생유무를 점검하는 신호와, 포인터 발생 때마다 리크 개수를 다시 계산할 때 사용되는 신호와, 프레임 카운터의 시작을 나타내는 신호와, 1 비트 리크 마다 리크 개수를 다시 계산할 때 사용되는 신호와, 버퍼의 레벨을 한 서브프레임 마다 보상할 때 사용되는 신호와, 한 서브프레임의 끝을 알리는 신호를 출력하는 제어신호 출력부(212)로 구성된다.As shown in the figure, a counter 211 receives a bit-leaking enable signal from the first buffer 100 and counts 90x9 one AU3 frame to determine a position within the frame; Receives a signal counted by the counter 211, a signal for latching the level of the buffer entered from the first buffer 100 for each subframe, a signal for checking whether the pointer is generated by the input signal, and the pointer generation The signal used to recalculate the number of leaks each time, the signal indicating the start of the frame counter, the signal used to recalculate the number of leaks per 1-bit leak, and the level of the buffer for each subframe. And a control signal output unit 212 for outputting a signal indicating the end of one subframe.

도5는 도3에서 프레임 평균부(220)의 상세블록도이다.FIG. 5 is a detailed block diagram of the frame averaging unit 220 in FIG. 3.

이에 도시된 바와 같이, 상기 제어부(210)에서 제어신호를 입력받아, 포인터가 발생한 후부터 다음 포인터가 발생하였을 때까지 흘러간 AU3 프레임의 개수를세고, 이 개수를 일정 횟수 만큼 평균하여 포인터의 평균을 부드럽게(smooth) 만드는 포인터 평균부(221)와; 상기 포인터 평균부(221)에서 출력된 평균을 가지고 입력으로 들어온 데이터를 보상된 리크해야될 비트 수로 나누어서 몇 프레임마다 1 비트를 리크해야할 지를 결정하는 리크 결정부(222)와; 상기 포인터 평균부(221)와 리크 결정부(222)의 출력을 입력받아, 일정 개수 만큼의 포인터 까지는 각각의 간격을 리크해야될 개수로 나눈 값을 출력으로 보내고, 그 이후는 상기 리크 결정부(222)에서 입력된 값을 출력하는 출력선택부(223)로 구성된다.As shown in the drawing, the control unit 210 receives a control signal, counts the number of AU3 frames that flowed from the time after the pointer was generated until the next pointer was generated, and averages this number by a predetermined number to smooth the average of the pointers. a pointer averaging unit 221 to make a smooth; A leak determination unit (222) for determining how many frames should be leaked by dividing the data inputted into the input with the average output from the pointer averaging unit (221) by the number of compensated bits to be leaked; The output of the pointer averaging unit 221 and the leak determining unit 222 is input, and a value obtained by dividing each interval by the number to be leaked up to a predetermined number of pointers is output as an output, after which the leak determining unit ( And an output selector 223 for outputting the value input at 222.

도6은 도3에서 출력보상부(230)의 상세블록도이다.FIG. 6 is a detailed block diagram of the output compensator 230 in FIG. 3.

이에 도시된 바와 같이, 상기 제어부(210)에서 제어신호를 입력받고, 상기 제1 버퍼(100)의 버퍼 레벨을 1서브프레임 마다 래치하여 바로 전 서브프레임과의 차이를 계산하여 출력하는 래치부(231)와; 상기 래치부(231)의 출력을 입력받고, 포인터 발생시 입력된 데이터 개수와 종류, 현재 리크하고 남은 포인터의 종류와 개수를 감안하여 다음 서브프레임부터 리크해야될 포인터의 종류와 개수를 구하는 포인터 결정부(232)와; 상기 래치부(231)로부터 입력받은 포인터의 개수가 이전의 서브프레임 보다 3 이상 차이가 나면 포인터 발생을 선언하고 그 값이 양이면 PJ(Positive Justification)를 선언하고, 그 값이 음이면 NJ(Negative Justification)를 선언하며, 연속적인 PJ와 NJ는 서로 상쇄시키는 포인터발생 선언부(233)와; 상기 포인터발생 선언부(233)의 출력을 입력받아 리크 인에이블 신호가 발생하였을 때마다 리크해야될 개수를 하나씩 감소시켜 0까지 감소시키는 리크 감소부(234)와; 상기 제1 버퍼(100)에서 입력된 데이터에 상기 리크 감소부(234)로부터 값을 가감하여 포인터의 발생에 의한 영향이 최소화된 버퍼의 레벨을 구하여 상기 제2 버퍼(300)로 출력하는 버퍼레벨 출력부(235)로 구성된다.As shown in the drawing, a control unit 210 receives a control signal, latches the buffer level of the first buffer 100 for each subframe, and calculates and outputs a difference from the previous subframe. 231); A pointer determination unit that receives the output of the latch unit 231 and obtains the type and number of pointers to be leaked from the next subframe in consideration of the number and type of data input when a pointer is generated, and the type and number of pointers that are currently leaked. 232; If the number of pointers input from the latch unit 231 is 3 or more different from the previous subframe, the pointer is declared. If the value is positive, the pointer is declared PJ (Positive Justification), and if the value is negative, NJ (Negative). Justification), and the consecutive PJ and NJ pointer generation declaration unit 233 to cancel each other; A leakage reduction unit 234 for reducing the number to be leaked one by one by receiving the output of the pointer generation declaration unit 233 and generating a leakage enable signal; A buffer level obtained by subtracting a value from the leak reducer 234 to the data input from the first buffer 100 to obtain a level of a buffer having a minimum effect due to the generation of a pointer, and outputting the buffer level to the second buffer 300. It consists of an output unit 235.

이와 같이 구성된 본 발명에 의한 AU3 및 AU4 신호의 비트리킹 제어장치의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.Operation of the bit leaking control device for the AU3 and AU4 signals according to the present invention configured as described above will be described in detail with reference to the accompanying drawings.

먼저 본 발명은 PDH 신호와 SDH 신호를 사용하는 모든 분야에 적용된다.First, the present invention is applied to all fields using the PDH signal and the SDH signal.

비트리킹 기법은 SDH 신호의 프레임 구조에서 PDH 신호를 추출하는데 필연적으로 발생하는 지터를 줄이기 위한 기법이다. 지터는 SDH 신호의 클럭 주파수와 PDH 신호의 클럭 주파수가 다를 경우에 발생하는데, 현실적으로 완전히 없애는 것은 불가능하다. 보통 PDH 신호를 SDH 신호로 매핑시 주파수 차이를 줄이기 위하여 스터핑(Stuffing)과 포인터 기법을 사용하는데, 디매핑 방향에서 주로 SDH 신호의 원거리 전송을 위한 포인터에 의한 지터가 데이터 첨삭에 큰 영향을 준다. 즉, 매핑시 S 비트에 데이터가 실릴 확률은 평균 1/3이 되는데, VC에서 데이터를 뽑을 때 S 비트 자리에서 데이터의 첨삭이 이루어져 디매핑 방향에 의한 영향이 발생하게 된다.The bit-leaking technique is a technique for reducing jitter inevitably occurring in extracting the PDH signal from the frame structure of the SDH signal. Jitter occurs when the clock frequency of the SDH signal and the clock frequency of the PDH signal are different, but in reality it is impossible to completely eliminate it. Normally, stuffing and pointer techniques are used to reduce the frequency difference when mapping PDH signals to SDH signals. In the demapping direction, jitter by pointers for long-distance transmission of SDH signals has a significant effect on data correction. That is, the probability that data is loaded in the S bit at the time of mapping is an average of 1/3. When the data is extracted from the VC, the data is added at the S bit position and the influence of the demapping direction occurs.

그래서 본 발명의 일실시예에 의한 비트 리킹부(200)에서는 앞단의 제1 버퍼(100)에서 보내준 버퍼의 레벨을 받아서 현재 기억하고 있는 리크해야될 데이터의 개수를 가감하여서, 새로운 버퍼 레벨로 만들어서 보내주게 되는데, 지금이 1 비트를 리크해야될 프레임이라면 기억하고 있는 값보다 1 만큼 가감하여서 버퍼 레벨을 만들게 된다.Thus, the bit leaking unit 200 according to an embodiment of the present invention receives the level of the buffer sent from the first buffer 100 at the front end and subtracts or decrements the number of data to be leaked to make a new buffer level. If this is a frame that needs to leak 1 bit, the buffer level is made by adding or subtracting 1 from the value it remembers.

이에 따라 비트 리킹부(200) 내의 제어부에서는 들어오는 버퍼의 제1 버퍼(100)에서 입력되는 버퍼의 레벨을 래치하기 위한 제어신호들과 포인터 간의 간격들을 세기 위한 제어신호들과 버퍼의 레벨을 가감하기 위한 제어신호들을 발생시킨다.Accordingly, the controller in the bit leaking unit 200 adds or subtracts the level of the buffer and the control signals for counting the intervals between the pointers and the control signals for latching the level of the buffer input from the first buffer 100 of the incoming buffer. To generate the control signals.

그리고 프레임 평균부(220)에서는 포인터가 발생할 때마다의 프레임 간격을 카운트하여 그 프레임들의 간격을 평균내어 리크 간격을 결정한다. 출력보상부(230)에서 발생한 리크해야될 데이터의 개수를 프레임 평균으로 나누면 몇 프레임 마다 데이터를 1 비트씩 리크해야될 지가 결정된다.The frame averaging unit 220 counts frame intervals each time a pointer is generated and averages the intervals of the frames to determine the leak interval. By dividing the number of data to be leaked by the output compensator 230 by the frame average, it is determined how many frames to leak data by 1 bit.

또한 출력보상부(230)에서는 프레임 평균부(220)에서 발생한 간격에 따라 버퍼의 레벨을 보상한다. 여기서 PJ는 보통때보다 1 프레임당 0, 1, 5, 8 비트의 데이터가 덜 들어오는 것을 말하고, NJ는 보통때보다 1 프레임당 0, 1, 5, 8 비트의 데이터가 더 들어오는 것을 말한다. 그래서 현재 남은 값이 NJ 방향으로 10 이고, 들어온 버퍼의 값이 74라고 하면, 보상된 값은 64 이고, 이때 리크 인에이블 신호가 발생하였다면 '74-10-1=63'이 보상된 값이 된다. PJ의 경우는 이와 반대로 현재 남은 값이 PJ 방향으로 10이고 들어온 버퍼의 값이 74이면 보상된 값은 84이고, 이때 리크 인에이블 신호가 발생하였다면 '74+10+1=85'가 보상된 값이 된다. 즉, 현재 버퍼 레벨은 74이나 이 중에서 가지고 있어야 할 비트는 10개이다. 그래서 10개를 가지고 있으면서 버퍼에는 지금 레벨이 64라고 속이면 버퍼에 충격이 덜 가해지는데, 지금이 리크해야될 시기라면 10을 9로 만들어서 버퍼 레벨이 64로 계산되게 하면 1 비트 리크가 가능해진다.In addition, the output compensator 230 compensates for the buffer level according to the interval generated by the frame averaging unit 220. Here, PJ means that 0, 1, 5, 8 bits of data are received per frame less than usual, and NJ means that 0, 1, 5, 8 bits of data are received per frame more than usual. Thus, if the current value is 10 in the NJ direction and the value of the incoming buffer is 74, the compensated value is 64. If the leak enable signal is generated, '74 -10-1 = 63 'becomes the compensated value. . In the case of PJ, on the contrary, if the current remaining value is 10 in the PJ direction and the value of the incoming buffer is 74, the compensated value is 84. If the leak enable signal is generated, '74 + 10 + 1 = 85 'is compensated. Becomes That is, the current buffer level is 74, of which 10 bits are required. So if you have 10 and the buffer is now level 64, the buffer is less impacted. If it is time to leak now, you can get 10 bit to 9 so that the buffer level is calculated to be 64 bit leaks.

한편 도4 내지 도7을 참조하여 본 발명의 일실시예에 의한 동작을 좀더 상세히 설명하면 다음과 같다.Meanwhile, the operation according to an embodiment of the present invention will be described in more detail with reference to FIGS. 4 to 7.

먼저 제어부(210)는 카운터(211)와 제어신호 출력부(212)로 구성된다. 그래서 카운터는 제1 버퍼(100)에서 비트리킹 인에이블 신호를 입력받아 AU3 1프레임을 90×9 카운트하여 프레임 내의 위치를 결정한다. 즉, 90 바이트의 신호가 연속으로 한 줄로 9번 들어오면 한 프레임이 되고, 프레임 내의 위치를 결정하게 된다.First, the controller 210 includes a counter 211 and a control signal output unit 212. Thus, the counter receives the bit-leaking enable signal from the first buffer 100 to count 90 × 9 one AU3 frame to determine a position within the frame. In other words, if a 90-byte signal enters a row 9 times in a row, it becomes a frame and determines a position within the frame.

그리고 제어신호 출력부(212)에서는 제1 버퍼(100)에서 들어온 버퍼의 레벨을 1 서브프레임마다 래치하는 buffmon 신호와, 들어온 신호로 포인터의 발생유무를 점검하는 latch 신호와, 포인터 발생 때마다 리크 개수를 다시 계산할 때 사용되는 comen 신호와, 프레임 카운터의 시작을 나타내는 enavgval 신호와, 1 비트 리크 마다 리크 개수를 다시 계산할 때 사용되는 loadcom과 leaklch 신호와, 버퍼의 레벨을 한 서브프레임 마다 보상할 때 사용되는 vallch 신호와, 한 서브프레임의 끝을 알리는 frmend 신호 등을 출력한다.In the control signal output unit 212, a buffer signal for latching the level of the buffer input from the first buffer 100 for each subframe, a latch signal for checking whether a pointer is generated by the input signal, and a leak every time the pointer is generated. When compensating the comen signal used to recalculate the count, the enavgval signal indicating the start of the frame counter, the loadcom and leaklch signals used to recalculate the leak count per 1-bit leak, and the buffer level per subframe A vallch signal used and a frmend signal indicating the end of one subframe are output.

그리고 프레임 평균부(220) 내의 포인터 평균부(221)는 포인터가 발생한 후부터 다음 포인터가 발생하였을 때까지 흘러간 AU3 프레임의 개수를 센다. 이 개수를 일정 횟수(예를 들어 4번) 만큼 평균하여 포인터의 평균을 부드럽게(smooth) 만든다. 그러면 리크 결정부(222)에서는 4번 평균된 값을 가지고 입력으로 들어온 데이터를 보상된 리크해야될 비트 수로 나누어서 몇 프레임마다 1 비트를 리크해야할 지를 결정한다. 또한 출력선택부(223)는 4개의 포인터가 발생하지 전의 리크 간격은 신뢰도가 떨어지기 때문에 이때 발생하는 에러를 막기 위하여 만든 스위칭 회로로써, 4개의 포인터 까지는 각각의 간격을 리크해야될 개수로 나눈 값을 출력으로 보내고, 그 이후는 리크 결정부(222)에서 입력된 값을 출력한다.In addition, the pointer averaging unit 221 in the frame averaging unit 220 counts the number of AU3 frames that flow from the pointer generation until the next pointer generation. This number is averaged a certain number of times (for example, four times) to smooth the pointer's mean. Then, the leak determiner 222 divides the data, which has been averaged four times, into the input by the compensated number of bits to be leaked, and determines how many bits should be leaked every frame. In addition, the output selector 223 is a switching circuit made to prevent an error occurring at this time because the leak interval before the four pointers are not generated is low. The value divided by the number of the intervals to be leaked up to four pointers is required. Is sent to the output, and after that, the value input from the leak determiner 222 is output.

즉, 포인터 평균부(221)로 입력되는 신호를 포인터가 발생하였다는 신호인데, 이 신호는 AU3 한 서브프레임에 걸쳐서 유지된다. 각 서브프레임마다 포인터의 발생 유무를 발견하여 그 프레임의 카운트 값을 0으로 본다.(1 프레임 = 9 서브프레임) 다음 포인터 발생까지는 지나간 프레임을 센다. 그리고 각각의 프레임 값을 더하여 4로 나눈값과 각 프레임의 값을 출력으로 보낸다. 그래서 프레임 값을 네 번 받아서 평균한 값과 지금 센 프레임 값 두 가지를 출력으로 보낸다. 이에 따라 리크 결정부(222)는 나누기 회로로서, 포인터 평균부(221)에서 들어온 평균 신호를 외부에서 받은 리크 안되고 남은 비트 수로 나누는 역할을 수행한다. 출력 선택부(223)는 포인터 평균부(221)에서 직접 받은 프레임 신호와 리크 결정부(222)에서 받은 평균 중에서 하나를 고르게 되는데, 4번의 포인터가 발생하기 전까지는 직접받은 카운트를 사용하며, 그 이상에서는 평균하여 얻은 값을 리크 평균으로 간주하여 출력한다.That is, a signal input to the pointer averaging unit 221 indicates that a pointer has been generated, and this signal is maintained over one subframe of AU3. Each subframe detects whether a pointer has occurred and counts the count value of that frame as 0 (1 frame = 9 subframes). Each frame value is added, divided by 4, and the value of each frame is sent to the output. So it takes four frame values and sends them to the output, the average and the current frame value. Accordingly, the leak determiner 222 divides the average signal from the pointer averaging unit 221 into the number of remaining bits without leakage from the outside. The output selector 223 selects one of a frame signal directly received from the pointer averaging unit 221 and an average received from the leak determining unit 222. The output selection unit 223 uses the directly received count until four pointers are generated. In the above, the value obtained by averaging is regarded as a leak average and output.

또한 출력보상부(230)에서 래치부(231)는 버퍼의 값을 래치하는 블록으로, 제1 버퍼(100)의 버퍼 레벨을 1서브프레임 마다 래치하여 바로 전 서브프레임과의 차이를 계산하여 출력한다. 즉, 버퍼의 값을 래치하여 포인터 발생 유무를 결정하게 되는데, 그 전번 래치 시와 지금 래치와의 차이를 내보낸다.In the output compensator 230, the latch unit 231 is a block latching a buffer value. The buffer level of the first buffer 100 is latched for each subframe to calculate a difference from the previous subframe and output. do. In other words, by latching the value of the buffer to determine whether the pointer is generated, the difference between the previous latch and now latch.

더불어 포인터 결정부(232)는 포인터가 발생할 때마다 작동하는 블록으로서, 포인터 발생시 입력된 데이터 개수와 종류, 현재 리크하고 남은 포인터의 종류와개수를 감안하여 다음 서브프레임부터 리크해야될 포인터의 종류와 개수를 구한다. 그래서 포인터 결정부(232)의 입력으로는 래치부(231)에서 받는 버퍼의 증감 값, 포인터 발생 선언부(233)에서 받는 이번 포인터의 종류, 리크 감소부(234)에서 받는 그전 프레임에서 리크하지 못하고 남은 포인터의 종류와 개수 등이다. 이 세 가지를 종합하여 어떤 종류의 포인터를 몇 개 리크해야 할 지를 결정하게 된다.In addition, the pointer determiner 232 is a block that operates whenever a pointer is generated. The pointer determiner 232 is a block that operates when the pointer is generated. Find the number. Therefore, input to the pointer determiner 232 does not leak in the previous frame received by the leakage reduction unit 234, the increase / decrease value of the buffer received by the latch unit 231, the type of the current pointer received by the pointer occurrence declaration unit 233, and the leak reducer 234. The type and number of pointers left unused. Putting these three together, you decide what kind of pointers should be leaked and how many.

나아가 포인터발생 선언부(233)에서는 래치부(231)로부터 입력받은 포인터의 개수가 이전의 서브프레임 보다 3 이상 차이가 나면 포인터 발생을 선언하고 그 값이 양이면 PJ를 선언하고, 그 값이 음이면 NJ를 선언한다. 또한 연속적인 PJ와 NJ는 서로 상쇄시킨다. 즉, 들어온 버퍼 개수 차이를 근거로 그 값이 3이상이면 포인터 발생을 선언하고 그 증감된 개수를 래치하게 된다. 버퍼는 평소에는 최대 2 이하의 값의 변화를 일으킨다. 이는 포인터가 발생할 때마다 리크를 한다면 회로가 포인터 발생시마다 동작해야 하기 때문에 이와 같이 수행되도록 하는 것이다. 가장 이상적인 동작법은 어느 정도까지는 버퍼가 데이터를 잡아두어서 리크를 방지하는 것이다.Furthermore, the pointer generation declaration unit 233 declares pointer generation when the number of pointers input from the latch unit 231 is three or more different from the previous subframe, and declares PJ if the value is positive, and the value is negative. , Declares an NJ. Also, consecutive PJs and NJs cancel each other out. That is, based on the difference in the number of buffers, if the value is 3 or more, the pointer is declared and latched. The buffer usually causes a change of up to two values. This is done if the leak occurs every time the pointer occurs, because the circuit must operate each time the pointer occurs. Ideally, to some extent, the buffer will hold the data to prevent leaks.

그리고 리크 감소부(234)는 리크 인에이블 신호가 발생하였을 때마다 리크해야될 개수를 하나씩 감소시켜 0까지 감소시킨다. 즉, 평균 리크 프레임 값을 받아서 리크할 프레임을 결정해주게 된다. 리크 감소부(234)에서 출력되는 리크 인에이블 신호에 따라서 리크가 결정되는데, PJ, NJ 또는 NJ와 PJ가 연속으로 발생할 시는 리크 인에이블 신호가 0으로 유지된다. 비록 프레임 평균에 의해서 그 프레임에서 리크해야될 시기에도 리크의 개수에는 변함이 없다. 또한 리크해야될 프레임에서라도 리크해야될 개수가 0이면 리크 인에이블 신호가 발생하지 않는다. 리크해야될 개수가 0이 되면, 그 다음부터는 순수하게 버퍼의 레벨로만 데이터를 디매핑한다.The leak reducer 234 decreases the number to be leaked by one each time a leak enable signal is generated and decreases it to zero. That is, the frame to be leaked is determined by receiving the average leak frame value. The leak is determined according to the leak enable signal output from the leak reducer 234. When PJ, NJ, or NJ and PJ occur continuously, the leak enable signal is maintained at zero. The number of leaks does not change, even when the frame average should leak in the frame. Also, even in a frame to be leaked, if the number to be leaked is 0, the leak enable signal does not occur. When the number to leak is zero, the data is then demapped only purely to the buffer level.

또한 버퍼레벨 출력부(235)에서는 제1 버퍼(100)에서 입력된 데이터에 리크 감소부(234)로부터 값을 가감하여 포인터의 발생에 의한 영향이 최소화된 버퍼의 레벨을 구한다. 즉, 들어온 버퍼의 레벨을 보상하게 되는데, 들어온 버퍼의 레벨에다가 리크해야될 개수를 가감하여 버퍼 레벨이 최대한 변동하지 않도록 해준다.In addition, the buffer level output unit 235 calculates the level of the buffer in which the influence of the pointer is minimized by adding or subtracting a value from the leak reducer 234 to the data input from the first buffer 100. In other words, it compensates for the level of the incoming buffer, so that the buffer level does not fluctuate as much as possible by adding or subtracting the number of leaks to the level of the incoming buffer.

이러한 비트리킹부(200) 내의 제어부(210)와 프레임 평균부(220)와 출력보상부(230)의 기능을 종합하여 비트리킹 동작을 설명하면 다음과 같다.The bit leaking operation will be described by combining the functions of the controller 210, the frame averaging unit 220, and the output compensator 230 in the bit leaking unit 200 as follows.

비트 리킹의 목적은 포인터로 인한 오실레이터(600)의 디매핑 클럭의 오동작을 방지하기 위한 것이다. 오실레이터(600)는 SDH 신호에서 PDH 신호를 추출하는 클럭 소스(Clock Source)이다. 이 오실레이터의 빠르기를 조절하는 신호는 버퍼의 레벨에 영향을 받는다. 버퍼의 레벨이 적정 수준인 데이터가 128인 경우 그 중간 수준인 63에서 64이면 오실레이터는 아주 작은 지터를 가지는 데이터를 추출하는 클럭원이 된다. 그러나 버퍼 레벨이 커졌다 작아졌다하면 이것에 따라서 오실레이터의 빠르기가 느려졌다 빨라졌다 하기 때문에 데이터의 크기가 변하고 결과적으로 큰 지터가 발생된다.The purpose of bit leaking is to prevent a malfunction of the demapping clock of the oscillator 600 due to the pointer. The oscillator 600 is a clock source that extracts the PDH signal from the SDH signal. The signal that controls this oscillator's speed is affected by the buffer's level. If the buffer level is 128 and the intermediate level is 63 to 64, the oscillator is a clock source for extracting data with very small jitter. However, if the buffer level increases and decreases, the oscillator slows down and accelerates accordingly, causing the data to change in size, resulting in large jitter.

그러므로 버퍼의 레벨이 일정한 수준에서 유지되게 만드는 것만이 지터를 줄이는 길이고, 지터는 포인터에 영향을 가장 크게 받기 때문에, 결국은 포인터로 인하여 변하게 되는 데이터의 개수를 일정 기간 동안 계속 가감하면서 천천히 빼주면데이터가 128인 경우 버퍼의 레벨을 63에서 64 사이에서 유지하면서도 오실레이터(600)의 영향을 미미하게 해줄 수 있게 된다.Therefore, only keeping the buffer level at a constant level reduces jitter, and since jitter is most affected by the pointer, eventually subtracting and slowly subtracting the number of data changed by the pointer over a period of time. Is 128, while maintaining the buffer level between 63 and 64, the influence of the oscillator 600 can be minimized.

이를 위해서 버퍼의 레벨을 한 서브프레임 마다 래치하는 래치부(231)를 만든다. 포인터의 발생 유무는 외부 포인터에서 온 신호로도 알 수 있으나, Tu3 신호의 Tu 포인터의 경우에는 한 서브프레임에 포인터로 인한 데이터의 변환가 최대 16 비트까지 올 수 있으므로, 그리고 두 개의 포인터가 같은 서브프레임에서 발생할 수도 있기 때문에 들어온 버퍼의 레벨을 래치하여 레벨 변화가 3 이상인 경우에만 포인터가 발생하였다고 본다.To this end, a latch unit 231 for latching the level of the buffer every subframe is made. The presence or absence of a pointer can also be determined by a signal from an external pointer. However, in the case of a Tu pointer of a Tu3 signal, data conversion due to a pointer can be up to 16 bits in one subframe, and two pointers are the same subframe. Because it may occur at, it is assumed that the pointer is generated only when the level change is 3 or more by latching the level of the incoming buffer.

그리고 이 레벨 변화는 다음 포인터가 발생하기 전까지 천천히 소모되어져야 하는데, 이 소모되는 시기를 결정하는 것은 세 가지 요소로 결정된다. 즉, 전번 포인터 발생시부터 지금까지 소모되고 남은 포인터로 인한 데이터 변환의 종류와 개수(이를 '(1)번 경우'라 칭한다), 이번 포인터로 인한 소모되어야 할 데이터의 종류와 개수(이를 '(2)번 경우'라 칭한다), 그리고 전번 포인터 발생부터 지금 포인터 발생까지의 프레임 개수를 4번 평균낸 값(이를 '(3)번 경우'라 칭한다)들인데, 이 세 가지 값들로 리크해야될 시기를 결정하는 방법은 도7에 도시한 바와 같은 형식으로 한다.This level change must be consumed slowly until the next pointer occurs, which determines three factors. That is, the type and number of data conversions due to the remaining pointers since the last pointer occurrence (referred to as' (1) '), and the type and number of data to be consumed by this pointer (this means' (2 The number of frames from the previous pointer occurrence to the current pointer occurrence (these are called '(3)'), and when these three values should be leaked The method of determining is in the form as shown in FIG.

도7은 도2에 의한 비트리킹 결정을 보인 도면이다.7 is a diagram illustrating a bit leaking determination according to FIG. 2.

그래서 (1)번의 경우 PJ로 A개이고, (2)번의 경우 PJ로 B개이며, (3)번의 경우 C개라고 하면, 리크 시기는 PJ로 C/(A+B) 간격마다 수행한다. 그리고 (1)번의 경우 PJ로 A개이고, (2)번의 경우 NJ로 B개이며, (3)번의 경우 C개라고 하면, 리크시기는 A>=B 일 경우에는 PJ로 C/(A-B) 간격으로 하여 리크를 수행하고, 아니면 NJ로 C/(B-A) 간격으로 리크를 수행한다. 또한 (1)번의 경우 NJ로 A개이고, (2)번의 경우 PJ로 B개이며, (3)번의 경우 C개라고 하면, 리크 시기는 A>=일 경우 NJ로 C/(A-B) 간격마다, 아니면 PJ로 C/(B-A) 간격마다 리크를 수행한다. 더불어 (1)번의 경우 NJ로 A개이고, (2)번의 경우 NJ로 B개이며, (3)번의 경우 C개라고 하면, 리크 시기는 NJ로 C/(A+B) 간격마다 리크를 수행한다.Therefore, in case of (1), A is P in case of (2), B in PJ in case of (2), and in case of (3), leak time is performed every C / (A + B) interval in PJ. In case of (1), A is P, in case of (2), NJ is B, and in case of (3) C, the leakage period is C / (AB) in PJ when A> = B. Leak is performed with or, and NJ is performed at C / (BA) interval. Also, in case of (1), A is N, in case of (2), B is PJ, and in case of (3), C, the leak time is NJ when A> =, and every C / (AB) interval, Otherwise, PJ leaks at every C / (BA) interval. In addition, in case of (1), A is N, B in (2) is NJ, and in case of (3), C is leaking, and the leak time is NJ at every C / (A + B) interval. .

이 간격마다 한 비트씩 리크하는데, 리크한다는 것은 실제 데이터를 내보낸다는 것이 아니고 버퍼의 레벨을 높이거나 낮추는 역할을 하여 보상된 값으로 조절한다는 것을 의미한다. 예를 들어, 그전 서브프레임까지는 버퍼 레벨이 63이었는데, 지금 NJ가 발생하여 레벨이 71이 되었다면, 이 71이라는 값을 그대로 버퍼로 보내면 오실레이터(600)는 오동작을 하게 될 것이다. 그러나 이 값에서 포인터의 영향으로 더 들어온 8 비트를 빼면 버퍼 레벨은 전 서브프레임과 같은 빠르기를 유지하면서 작동할 것이다.Leaking one bit at each interval, leaking does not mean sending out actual data, but rather means raising or lowering the level of the buffer and adjusting it to the compensated value. For example, if the buffer level was 63 until the previous subframe, but now the NJ has occurred and the level is 71, the oscillator 600 will malfunction if the value 71 is sent to the buffer as it is. However, subtracting 8 more bits from this value under the influence of the pointer, the buffer level will operate at the same speed as the previous subframe.

모든 버퍼에서 들어온 버퍼 레벨은 비트리킹부(200)를 거치면서 이렇게 보상된 값을 가지게 되고, 이 비트리킹부(200)에 의해 지터가 줄어들게 된다. 또한 리크 인에이블 신호가 발생하면 그 전까지는 각 서브프레임 때마다 8을 빼주던 것을 이제부터는 7씩 빼준다. 이는 리크해야할 시기마다 1 비트씩 데이터를 더 내보내야하기 때문에 7씩 빼준 다음 1씩 감소시킨다.The buffer level from all the buffers has a value compensated for this through the bit leaking unit 200, and jitter is reduced by the bit leaking unit 200. In addition, when the leak enable signal is generated, the subtracting number 8 from each subframe until now is subtracted by 7 from now on. This is subtracted by 7 and then decremented by 1 because each bit needs to be exported one more bit each time it needs to leak.

이와 같이 수행하면 리크 인에이블 신호가 뜰 때마다 1씩 빼는 수를 감소시키면 결국에는 빼주는 값이 0이 되어 결과적으로 포인터의 영향을 모두 버퍼가 소화한 것이 된다. 포인터는 데이터가 버퍼에서 고르게 나가는 것을 방해하는데, 비트리킹을 이용하면 데이터가 버퍼에서 고르게 나가게 되는 것이다.In this manner, if the leak enable signal is displayed, the number of subtractions is decreased by 1, and eventually the subtraction value is 0. As a result, the buffer effects all of the pointers. Pointers prevent data from leaving the buffer evenly, and with bit leaking, data is evenly drawn from the buffer.

이처럼 본 발명은 51M AU3 또는 155M AU4 신호에서 45M DS3 신호 또는 34M E3 신호로 추출시 발생되는 지터를 줄이게 되는 것이다.As such, the present invention reduces jitter generated when extracting the 45M DS3 signal or the 34M E3 signal from the 51M AU3 or 155M AU4 signal.

이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.Although the preferred embodiment of the present invention has been described above, the present invention may use various changes, modifications, and equivalents. It is clear that the present invention can be applied in the same manner by appropriately modifying the above embodiments. Accordingly, the above description does not limit the scope of the invention as defined by the limitations of the following claims.

이상에서 살펴본 바와 같이, 본 발명에 의한 AU3 및 AU4 신호의 비트리킹 제어장치는 AU3의 지터뿐 아니라 AU4의 지터의 영향을 처리할 수 있으며, 순전히 버퍼의 레벨만 가지고 포인터의 발생 유무를 판단하기 때문에 AU3/AU4/TU3의 구분 없이 포인터의 영향에서 벗어나게 되며, 여러 개의 포인터 발생 간격을 평균하였기 때문에 산발적인 지터도 줄일 수 있는 효과가 있게 된다.As described above, the bit leaking control apparatus of the AU3 and AU4 signals according to the present invention can handle the influence of the jitter of the AU4 as well as the jitter of the AU3, and determine whether the pointer is generated only by the buffer level. Therefore, the AU3 / AU4 / TU3 is separated from the influence of the pointer, and the average spacing between the pointers is averaged to reduce the sporadic jitter.

또한 본 발명은 바이트 클럭에 맞춰서 비트 리킹 동작이 수행되도록 하기 때문에 종래 장치에 비해 회로의 열 발생이 적은 효과도 있게 된다.In addition, since the present invention allows the bit leaking operation to be performed in accordance with the byte clock, the circuit generates less heat than the conventional apparatus.

더불어 본 발명은 외부에서 들어오는 포인터 발생 신호없이 자체적인 판단으로 포인터의 발생 유무를 알 수 있는 효과가 있게 된다.In addition, the present invention has the effect that it is possible to know whether the pointer is generated by its own determination without a pointer generation signal coming from the outside.

Claims (5)

디코딩된 데이터를 입력받아 저장하는 제1 버퍼와;A first buffer for receiving and storing decoded data; 상기 제1 버퍼에서 출력되는 버퍼의 레벨을 받아서 현재 기억하고 있는 리크해야할 데이터의 개수를 가감하여 새로운 버퍼 레벨로 만들어서 출력하는 비트리킹부와;A bit-leaking unit which receives the level of the buffer output from the first buffer and adds or subtracts the number of data to be stored currently to make a new buffer level and outputs the new buffer level; 상기 제1 버퍼의 데이터와 상기 비트리킹부의 새로운 버퍼 레벨을 입력받아 저장하고, 오실레이터에서 입력된 리드 인에이블 시그널에 따라 쓰여진 데이터를 읽어내는 제2 버퍼와;A second buffer configured to receive data of the first buffer and a new buffer level of the bit leaking unit, and read data written according to a read enable signal input from an oscillator; 상기 제2 버퍼에서 출력되는 새로운 버퍼 레벨을 입력받아 위상 차이를 추출하는 위상검출부와;A phase detector which receives a new buffer level output from the second buffer and extracts a phase difference; 상기 위상검출부의 신호를 필터링하는 시퀀셜 필터와;A sequential filter for filtering the signal of the phase detector; 상기 시퀀셜 필터에서 입력되는 신호에서 고주파수를 제거하여 상기 제2 버퍼의 리드 인에이블 시그널을 만드는 오실레이터로 구성된 것을 특징으로 하는 AU3 및 AU4 신호의 비트리킹 제어장치.And an oscillator configured to remove a high frequency signal from the signal input from the sequential filter to generate a read enable signal of the second buffer. 제1항에 있어서, 상기 비트리킹부는,The method of claim 1, wherein the bit leaking unit, 상기 제1 버퍼에서 입력되는 버퍼의 레벨을 래치하기 위한 제어신호들과 포인터 간의 간격들을 세기 위한 제어신호들과 버퍼의 레벨을 가감하기 위한 제어신호들을 발생시키는 제어부와;A control unit for generating control signals for counting intervals between the pointers and the control signals for latching the level of the buffer input from the first buffer and control signals for increasing or decreasing the level of the buffer; 상기 제어부의 제어에 따라 포인터가 발생할 때마다의 프레임 간격을 카운트하여 그 프레임들의 간격을 평균내어 리크 간격을 결정하는 프레임 평균부와;A frame averaging unit for counting frame intervals each time a pointer is generated under the control of the controller and averaging the intervals of the frames to determine a leak interval; 상기 제어부의 제어를 받고, 상기 프레임 평균부에서 발생한 간격에 따라 버퍼의 레벨을 보상하여 새로운 버퍼 레벨을 상기 제2 버퍼로 입력하는 출력보상부로 구성된 것을 특징으로 하는 AU3 및 AU4 신호의 비트리킹 제어장치.The bit compensating control of the AU3 and AU4 signals under control of the controller, the output compensator for compensating the buffer level according to the interval generated in the frame averaging unit and inputting a new buffer level to the second buffer. Device. 제2항에 있어서, 상기 제어부는,The method of claim 2, wherein the control unit, 상기 제1 버퍼에서 비트리킹 인에이블 신호를 입력받아 AU3 1프레임을 90×9 카운트하여 프레임 내의 위치를 결정하는 카운터와;A counter for receiving a bit-leaking enable signal from the first buffer and counting 90x9 one AU3 frame to determine a position within the frame; 상기 카운터에서 카운트된 신호를 입력받아, 상기 제1 버퍼에서 들어온 버퍼의 레벨을 1 서브프레임마다 래치하는 신호와, 들어온 신호로 포인터의 발생유무를 점검하는 신호와, 포인터 발생 때마다 리크 개수를 다시 계산할 때 사용되는 신호와, 프레임 카운터의 시작을 나타내는 신호와, 1 비트 리크 마다 리크 개수를 다시 계산할 때 사용되는 신호와, 버퍼의 레벨을 한 서브프레임 마다 보상할 때 사용되는 신호와, 한 서브프레임의 끝을 알리는 신호를 출력하는 제어신호 출력부로 구성된 것을 특징으로 하는 AU3 및 AU4 신호의 비트리킹 제어장치.The signal counted by the counter is input, a signal for latching the level of the buffer entered from the first buffer every one subframe, a signal for checking whether a pointer is generated by the input signal, and the number of leaks each time the pointer is generated. A signal used for the calculation, a signal indicating the start of the frame counter, a signal used to recalculate the number of leaks for each bit leak, a signal used to compensate the buffer level for each subframe, and one subframe Bit-leak control device of the AU3 and AU4 signal, characterized in that consisting of a control signal output unit for outputting a signal indicating the end of the. 제2항에 있어서, 상기 프레임 평균부는,The method of claim 2, wherein the frame average unit, 상기 제어부에서 제어신호를 입력받아, 포인터가 발생한 후부터 다음 포인터가 발생하였을 때까지 흘러간 AU3 프레임의 개수를 세고, 이 개수를 일정 횟수 만큼 평균하여 포인터의 평균을 부드럽게 만드는 포인터 평균부와;A pointer averaging unit for receiving a control signal from the control unit, counting the number of AU3 frames that have flowed since the pointer was generated and then generating the next pointer, and averaging the number by a predetermined number to smooth the average of the pointers; 상기 포인터 평균부에서 출력된 평균을 가지고 입력으로 들어온 데이터를 보상된 리크해야될 비트 수로 나누어서 몇 프레임마다 1 비트를 리크해야할 지를 결정하는 리크 결정부와;A leak determination unit for determining how many frames should be leaked by dividing the data inputted into the input with the average outputted from the pointer averaging by the number of compensated bits to be leaked; 상기 포인터 평균부와 리크 결정부의 출력을 입력받아, 일정 개수 만큼의 포인터 까지는 각각의 간격을 리크해야될 개수로 나눈 값을 출력으로 보내고, 그 이후는 상기 리크 결정부에서 입력된 값을 출력하는 출력선택부로 구성된 것을 특징으로 하는 AU3 및 AU4 신호의 비트리킹 제어장치.Outputs the output of the pointer averaging unit and the leak determination unit, and outputs a value obtained by dividing each interval by the number to leak to a predetermined number of pointers, and then outputs the value input from the leak determination unit. Bit leaking control device for the AU3 and AU4 signal, characterized in that consisting of a selection unit. 제2항에 있어서, 상기 출력보상부는,The method of claim 2, wherein the output compensation unit, 상기 제어부에서 제어신호를 입력받고, 상기 제1 버퍼의 버퍼 레벨을 1서브프레임 마다 래치하여 바로 전 서브프레임과의 차이를 계산하여 출력하는 래치부와;A latch unit for receiving a control signal from the control unit, latching the buffer level of the first buffer every subframe, and calculating and outputting a difference from the previous subframe; 상기 래치부의 출력을 입력받고, 포인터 발생시 입력된 데이터 개수와 종류, 현재 리크하고 남은 포인터의 종류와 개수를 감안하여 다음 서브프레임부터 리크해야될 포인터의 종류와 개수를 구하는 포인터 결정부와;A pointer determination unit which receives the output of the latch unit and obtains the type and number of pointers to be leaked from the next subframe in consideration of the number and type of data input when the pointer is generated, and the type and number of pointers that are currently leaked; 상기 래치부로부터 입력받은 포인터의 개수가 이전의 서브프레임 보다 3 이상 차이가 나면 포인터 발생을 선언하고 그 값이 양이면 PJ를 선언하고, 그 값이 음이면 NJ를 선언하며, 연속적인 PJ와 NJ는 서로 상쇄시키는 포인터발생 선언부와;If the number of pointers input from the latch unit is more than three different from the previous subframe, the pointer is declared. If the value is positive, PJ is declared. If the value is negative, NJ is declared, and consecutive PJ and NJ are declared. Is a pointer generation declaration unit canceling each other; 상기 포인터발생 선언부의 출력을 입력받아 리크 인에이블 신호가 발생하였을 때마다 리크해야될 개수를 하나씩 감소시켜 0까지 감소시키는 리크 감소부와;A leakage reduction unit which receives the output of the pointer generation declaration unit and decreases the number to be leaked by one each time a leak enable signal is generated, and decreases the number to be zero; 상기 제1 버퍼에서 입력된 데이터에 상기 리크 감소부로부터 값을 가감하여 포인터의 발생에 의한 영향이 최소화된 버퍼의 레벨을 구하여 상기 제2 버퍼로 출력하는 버퍼레벨 출력부로 구성된 것을 특징으로 하는 AU3 및 AU4 신호의 비트리킹 제어장치.An AU3, comprising: a buffer level output unit configured to subtract a value from the leak reduction unit to data input from the first buffer to obtain a level of a buffer having a minimum effect due to the generation of a pointer, and output the buffer level to the second buffer; Bit leaking control of AU4 signal.