KR100313539B1 - Trimming circuit using gm-cell - Google Patents
Trimming circuit using gm-cell Download PDFInfo
- Publication number
- KR100313539B1 KR100313539B1 KR1019990062010A KR19990062010A KR100313539B1 KR 100313539 B1 KR100313539 B1 KR 100313539B1 KR 1019990062010 A KR1019990062010 A KR 1019990062010A KR 19990062010 A KR19990062010 A KR 19990062010A KR 100313539 B1 KR100313539 B1 KR 100313539B1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- input terminal
- negative
- positive
- cell
- Prior art date
Links
- 238000009966 trimming Methods 0.000 title claims abstract description 25
- 239000003990 capacitor Substances 0.000 claims abstract description 27
- 230000010354 integration Effects 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 230000007423 decrease Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 238000001914 filtration Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
- 230000037452 priming Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0433—Two integrator loop filters
Landscapes
- Networks Using Active Elements (AREA)
Abstract
본 발명은 지엠셀을 이용한 트리밍 회로에 관한 것으로, 종래 기술에 있어서 지엠씨(Gm-C)구조를 이용한 저역통과필터의 출력에 발생하는 DC 오프셋(offset) 성분을 트리밍(trimming)하기 위해 별도의 트리밍회로를 추가할 경우 칩 부피가 증가함으로써, 칩 레이아웃시 트리밍회로의 구성에 의해 집적도가 떨어짐은 물론 칩의 제작 비용이 상승하는 문제점이 있었다. 따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 지엠씨구조를 이용한 저역통과필터의 출력에 발생하는 DC 오프셋 성분을 제거하는 트리밍 회로에 있어서, 일측이 상기 저역통과필터에서 출력된 제1포지티브출력에 접속하는 제1커패시터와; 일측이 상기 저역통과필터에서 출력된 제1네거티브출력에 접속하는 제2커패시터와; 정입력단이 상기 제1커패시터에 접속하고 부입력단이 상기 제2커패시터에 접속하며, 부출력단이 정입력단으로 궤환하고 정출력단이 부입력단으로 궤환하는 제1지엠셀과; 정입력단이 상기 제1지엠셀의 부출력단에 접속하고 부입력단이 상기 제1지엠셀의 정출력단에 접속하며, 부출력단이 부입력단으로 궤환하고 정출력단이 정입력단으로 궤환하는 제2지엠셀로 구성하는 회로를 제공하여, 지엠씨 구조를 이용한 저역통과필터의 출력에 발생하는 DC 오프셋 성분을 온칩(on-chip)화 할 수 있는 지엠셀과 커패시터를 이용하여 제거함으로써, 칩 레이아웃 설계시의 집적도를 향상함과 아울러 칩 제작비용을 절감하는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a trimming circuit using a GM cell. In the prior art, a separate trimming is performed to trim a DC offset component generated at an output of a low pass filter using a Gm-C structure. When the circuit is added, the chip volume is increased, resulting in a decrease in the degree of integration due to the configuration of the trimming circuit during chip layout as well as an increase in the manufacturing cost of the chip. Accordingly, the present invention has been made to solve the above-mentioned conventional problems, and in a trimming circuit for removing the DC offset component generated in the output of the low pass filter using the MC structure, one side is output from the low pass filter A first capacitor connected to the first positive output; A second capacitor having one side connected to a first negative output output from the low pass filter; A first GM cell having a positive input terminal connected to the first capacitor, a negative input terminal connected to the second capacitor, a negative output terminal fed back to the positive input terminal, and a positive output terminal fed back to the negative input terminal; The positive input terminal is connected to the negative output terminal of the first GM cell, the negative input terminal is connected to the positive output terminal of the first GM cell, the negative output terminal is fed back to the negative input terminal, and the positive output terminal is fed back to the positive input terminal. By providing a circuit to be constructed, the DC offset component generated at the output of the low pass filter using the MC structure can be removed using a GM cell and a capacitor capable of on-chip, thereby reducing the integration density in the chip layout design. In addition, the chip manufacturing cost is reduced.
Description
본 발명은 트리밍(trimming) 회로에 관한 것으로, 특히 지엠씨(Gm-C)구조를 이용한 저역통과필터의 출력에 발생하는 DC 오프셋(offset) 성분을 지엠셀(Gm)과 커패시터를 이용하여 제거하는 지엠셀을 이용한 트리밍 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a trimming circuit. In particular, a GM offset (Gm) and a capacitor are used to remove DC offset components generated at the output of a low pass filter using a Gm-C structure. A trimming circuit using a cell.
일반적으로, 시스템을 설계할 때 특정한 주파수이하의 대역만을 사용하고자 할 경우 저역통과필터(Lowpass filter)를 사용한다.In general, when designing a system, if you want to use a band below a certain frequency, use a lowpass filter.
이때, R,L,C의 수동소자로만 구성된 회로를 실제 회로로 구현하기 위하여 이들을 지엠씨(Gm-C)구조로 변환하여 저역통과필터로 사용하는데, 여기서 지엠씨 구조란 입력된 전압에 대해 전류를 출력으로 갖는 소자, 즉 상호컨덕턴스(transconduc tance)로 표현가능한 회로 구조의 출력단에 커패시터를 연결한 구조를 말하는데, 일예로 모스(MOS) 트랜지스터와 같은 소자를 들 수 있다.At this time, in order to implement a circuit consisting of passive elements of R, L, and C as a real circuit, they are converted into a GMC structure and used as a low pass filter, where the MC structure outputs current with respect to an input voltage. A device in which a capacitor is connected to an output terminal of a circuit structure that can be expressed as transconductance, for example, may be a device such as a MOS transistor.
도1은 종래 지엠씨 구조를 이용한 저역통과필터의 직류 성분 오프셋 제거장치의 구성을 보인 블록도로서, 이에 도시된 바와 같이 입력신호(INPUT)에서 저역의 주파수만을 필터링하는 저역통과필터(2)와; 외부클럭(CLK) 및 데이터(Data)에 의해 제어되어 상기 저역통과필터(2)의 출력신호(OUTPUT)의 DC 오프셋(offset) 성분을 트리밍(trimming)하는 트리밍부(1)로 구성되며, 이와 같이 구성된 종래 장치의 동작을 설명한다.1 is a block diagram showing a configuration of a DC component offset removing device of a low pass filter using a conventional MC structure, and a low pass filter 2 for filtering only a low frequency frequency from an input signal INPUT as shown therein; And a trimming unit 1 controlled by an external clock CLK and data to trim the DC offset component of the output signal OUTPUT of the low pass filter 2. The operation of the conventional device configured as described will be described.
소정의 주파수를 갖는 입력신호(INPUT)가 인가되면 저역통과필터(2)는 도2의 (a)와같이 필터 마스크(filter mask)를 갖으면서 저역의 주파수만을 필터링한 다음, 그 결과로 출력신호(OUTPUT)를 출력한다.When an input signal INPUT having a predetermined frequency is applied, the low pass filter 2 filters only the low frequency while having a filter mask as shown in FIG. Output (OUTPUT).
이때, 상기 저역통과필터(2)는 입력신호(INPUT)의 DC성분은 필터링하지 못하고 그대로 DC성분의 오프셋(offset)을 갖는 출력신호(OUTPUT)를 출력하는데, 이는 출력신호(OUTPUT)를 입력으로 사용하는 회로(미도시)의 오동작의 원인이 된다.In this case, the low pass filter 2 does not filter the DC component of the input signal INPUT and outputs an output signal OUTPUT having an offset of the DC component as it is, which outputs the output signal OUTPUT as an input. It may cause malfunction of a circuit (not shown) to be used.
그래서, 트리밍부(1)를 두어 상기 출력신호(OUTPUT)의 DC 오프셋(offset) 성분을 을 트리밍(trimming)하는데, 상기 트리밍부(1)는 외부클럭(CLK) 및 데이터(Data)에 의해 제어되어 출력신호(OUTPUT)의 DC 오프셋(offset)성분을 트리밍(trimming)하게 된다.Thus, the trimmer 1 is trimmed to trim the DC offset component of the output signal OUTPUT, which is controlled by an external clock CLK and data. As a result, the DC offset component of the output signal OUTPUT is trimmed.
그러면, 도2의 (b)와 같이 점선의 파형으로 발생하는 출력신호(OUTPUT)의 오프셋 성분이 실선의 파형으로 조정되어 출력된다.Then, as shown in Fig. 2B, the offset component of the output signal OUTPUT generated in the dotted line waveform is adjusted to the solid line waveform and output.
그러나, 상기에서와 같이 종래의 기술에 있어서 지엠씨(Gm-C)구조를 이용한 저역통과필터의 출력에 발생하는 DC 오프셋(offset) 성분을 트리밍(trimming)하기 위해 별도의 트리밍회로를 추가할 경우 칩 부피가 증가함으로써, 칩 레이아웃시 트리밍회로의 구성에 의해 집적도가 떨어짐은 물론 칩의 제작 비용이 상승하는 문제점이 있었다.However, as described above, when a separate trimming circuit is added to trim the DC offset component generated at the output of the low pass filter using the Gm-C structure in the conventional technology, the chip Increasing the volume, there is a problem that not only the degree of integration decreases but also the manufacturing cost of the chip due to the configuration of the trimming circuit in the chip layout.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 지엠씨 구조를 이용한 저역통과필터의 출력에 발생하는 DC 오프셋 성분을 지엠셀과 커패시터를 이용하여 제거하도록 하는 지엠셀을 이용한 트리밍 회로를 제공함에 그목적이 있다.Therefore, the present invention has been created to solve the above-described problems, trimming using a GM cell to remove the DC offset component generated in the output of the low pass filter using the GM structure using a GM cell and a capacitor. The purpose is to provide a circuit.
도1은 종래 지엠씨 구조를 이용한 저역통과필터의 직류 성분 오프셋 제거장치의 구성을 보인 블록도.1 is a block diagram showing the configuration of a DC component offset removing device of a low pass filter using a conventional MC structure.
도2는 도1에서 저역통과필터의 필터 마스크 및 그의 출력을 보인 파형도.FIG. 2 is a waveform diagram showing a filter mask of the low pass filter and its output in FIG. 1; FIG.
도3은 본 발명 지엠셀을 이용한 트리밍 회로의 구성을 보인 블록도.Figure 3 is a block diagram showing the configuration of a trimming circuit using the GM cell of the present invention.
도4는 도3에서, 트리밍부의 회로도.4 is a circuit diagram of a trimming section in FIG.
도5는 도4에서, 트리밍부의 필터 마스크 및 그의 출력을 보인 파형도.FIG. 5 is a waveform diagram showing the filter mask of the trimming section and its output in FIG. 4; FIG.
***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***
10 : 저역통과필터 20 : 트리밍부10: low pass filter 20: trimming unit
21,22 : 지엠셀(Gm) C1,C2 : 커패시터21,22 GM Cell (Gm) C1, C2: Capacitor
이와 같은 목적을 달성하기 위한 본 발명은 지엠씨구조를 이용한 저역통과필터의 출력에 발생하는 DC 오프셋 성분을 제거하는 트리밍 회로에 있어서, 일측이 상기 저역통과필터에서 출력된 제1포지티브출력에 접속하는 제1커패시터와; 일측이 상기 저역통과필터에서 출력된 제1네거티브출력에 접속하는 제2커패시터와; 정입력단이 상기 제1커패시터에 접속하고 부입력단이 상기 제2커패시터에 접속하며, 부출력단이 정입력단으로 궤환하고 정출력단이 부입력단으로 궤환하는 제1지엠셀과; 정입력단이 상기 제1지엠셀의 부출력단에 접속하고 부입력단이 상기 제1지엠셀의 정출력단에 접속하며, 부출력단이 부입력단으로 궤환하고 정출력단이 정입력단으로 궤환하는 제2지엠셀로 구성하여 된 것을 특징으로 한다.In order to achieve the above object, the present invention provides a trimming circuit for removing a DC offset component generated at an output of a low pass filter using a GM structure, wherein one side is connected to a first positive output output from the low pass filter. 1 capacitor; A second capacitor having one side connected to a first negative output output from the low pass filter; A first GM cell having a positive input terminal connected to the first capacitor, a negative input terminal connected to the second capacitor, a negative output terminal fed back to the positive input terminal, and a positive output terminal fed back to the negative input terminal; The positive input terminal is connected to the negative output terminal of the first GM cell, the negative input terminal is connected to the positive output terminal of the first GM cell, the negative output terminal is fed back to the negative input terminal, and the positive output terminal is fed back to the positive input terminal. It is characterized by the configuration.
이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, an embodiment according to the present invention will be described in detail with reference to the accompanying drawings.
도3은 본 발명 지엠셀을 이용한 트리밍 회로의 구성을 보인 블록도로서, 이에 도시한 바와 같이 입력신호(INPUT)에서 저역의 주파수만을 필터링하는 저역통과 필터(10)와; 상기 저역통과필터(10)에서 출력된 제1포지티브(positive)출력(0P1) 및 제1네거티브(negative)출력(ON1)의 DC 오프셋(offset) 성분을 트리밍(trimming)하는 트리밍부(20)로 구성한다.3 is a block diagram showing the configuration of a trimming circuit using the GM cell of the present invention, and a low pass filter 10 for filtering only low frequencies in the input signal INPUT as shown in the figure; To a trimmer 20 for trimming the DC offset components of the first positive output 0P1 and the first negative output ON1 output from the low pass filter 10. Configure.
여기서, 상기 트리밍부(20)는, 도4에 도시한 바와 같이 일측이 저역통과필터(10)에서 출력된 제1포지티브출력(OP1)에 접속하는 제1커패시터(C1)와; 일측이 저역통과필터(10)에서 출력된 제1네거티브출력(ON1)에 접속하는 제2커패시터(C2)와; 정입력단(+)이 상기 제1커패시터(C1)에 접속하고 부입력단(-)이 상기 제2커패시터(C2)에 접속하며, 부출력단(-)이 정입력단(+)으로 궤환하고 정출력단(+)이 부입력단(-)으로 궤환하는 제1지엠셀(Gm)(21)과; 정입력단(+)이 상기 제1지엠셀(Gm)(21)의 부출력단(-)에 접속하고 부입력단(-)이 상기 제1지엠셀(Gm)(21)의 정출력단(+)에 접속하며, 부출력단(-)이 부입력단(-)으로 궤환하고 정출력단(+)이 정입력단(+)으로 궤환하는 제2지엠셀(Gm)(22)로 구성하며, 이와 같이 구성한 본 발명에 따른 일실시예의 동작 및 작용을 상세히 설명한다.Here, the trimming unit 20 includes a first capacitor C1 having one side connected to the first positive output OP1 output from the low pass filter 10; A second capacitor C2 having one side connected to the first negative output ON1 output from the low pass filter 10; The positive input terminal (+) is connected to the first capacitor (C1), the negative input terminal (-) is connected to the second capacitor (C2), the negative output terminal (-) is fed back to the positive input terminal (+) and the positive output terminal ( A first GM cell (Gm) 21 having +) fed back to the negative input terminal (-); The positive input terminal (+) is connected to the negative output terminal (-) of the first GM cell (Gm) 21 and the negative input terminal (-) is connected to the positive output terminal (+) of the first GM cell (Gm) 21. And a second GM cell (Gm) 22 in which the negative output terminal (-) is fed back to the negative input terminal (-) and the positive output terminal (+) is fed back to the positive input terminal (+). The operation and operation of one embodiment according to the present invention will be described in detail.
소정의 주파수를 갖는 입력신호(INPUT)가 인가되면 저역통과필터(10)는 저역의 주파수만을 필터링한 다음, 그 결과로 제1포지티브(positive)출력(OP1) 및 제1네거티브(negative)출력(ON1)을 프리밍부(20)로 출력한다.When an input signal INPUT having a predetermined frequency is applied, the low pass filter 10 filters only low frequencies, and as a result, the first positive output OP1 and the first negative output ( ON1) is output to the priming unit 20.
그러면, 상기 트리밍부(20)는 상기 저역통과필터(10)의 제1포지티브출력(OP1) 및 제1네거티브출력(ON1)의 DC 오프셋(offset) 성분을 트리밍(trimming)한다.Then, the trimming unit 20 trims the DC offset components of the first positive output OP1 and the first negative output ON1 of the low pass filter 10.
즉, 제1지엠셀(Gm)(21)은 정입력단(+)이 상기 제1커패시터(C1)에 접속하고 부입력단(-)이 상기 제2커패시터(C2)에 접속하며, 부출력단(-)이 정입력단(+)으로 궤환하고 정출력단(+)이 부입력단(-)으로 궤환하도록 하여 양(+)의 저항이 되고, 제2지엠셀(Gm)(22)은 정입력단(+)이 상기 제1지엠셀(Gm)(21)의 부출력단(-)에 접속하고 부입력단(-)이 상기 제1지엠셀(Gm)(21)의 정출력단(+)에 접속하며, 부출력단(-)이 부입력단(-)으로 궤환하고 정출력단(+)이 정입력단(+)으로 궤환하여 부(-)의 저항이 되어, 결국 지엠셀(Gm)(21,22)의 총 저항 성분은 낮아지게 된다.That is, the first GM cell Gm 21 has a positive input terminal (+) connected to the first capacitor C1, a negative input terminal (−) connected to the second capacitor C2, and a negative output terminal (−). ) Returns to positive input terminal (+) and positive output terminal (+) returns to negative input terminal (-) to become a positive resistance, and the second GM cell (Gm) 22 is positive input terminal (+). The negative output terminal (-) of the first GM cell (Gm) 21 is connected to the negative input terminal (-) to the positive output terminal (+) of the first GM cell (Gm) 21, and the negative output terminal (-) Returns to negative input terminal (-) and positive output terminal (+) returns to positive input terminal (+) to become negative (-) resistance, resulting in total resistance component of GM cells (Gm) (21, 22) Will be lowered.
그리고, 저역통과필터(10)에서 출력된 제1포지티브출력(OP1)은 제1커패시터(C1)를 통해 상기 제1지엠셀(Gm)(21)의 양입력단(+)에 인가되고, 상기 저역통과필터(10)에서 출력된 제1네거티브출력(ON1)은 제2커패시터(C2)를 통해 상기 제1지엠셀(Gm) (21)의 부입력단(-)에 인가되는데, 그러면 상기 커패시터(C1,C2) 및 지엠셀(Gm) (21,22)이 일종의 고역통과필터의 역할을 하여 DC 오프셋 성분을 트리밍한다.In addition, the first positive output OP1 output from the low pass filter 10 is applied to both input terminals (+) of the first GM cell Gm 21 through the first capacitor C1, and the low pass. The first negative output ON1 output from the pass filter 10 is applied to the negative input terminal (−) of the first GM cell Gm 21 through the second capacitor C2, and then the capacitor C1. , C2) and GM cells (21, 22) serve as a kind of high pass filter to trim the DC offset component.
여기서, 상기 트리밍부(20)는 도5의 (a)와 같이 소정의 저주파 성분을 제거하는 필터 마스크(filter mask)를 갖는데, 이에 따라 저역통과필터(10)의 DC 오프셋 성분을 트리밍하여 도5의 (b)와 같이 DC 레벨이 일정한 제2포지티브출력(OP2) 및 제2네거티브출력(ON2)을 출력한다.Here, the trimming unit 20 has a filter mask for removing a predetermined low frequency component as shown in FIG. 5 (a). As a result, the trimming unit 20 trims the DC offset component of the low pass filter 10. As shown in (b), the second positive output OP2 and the second negative output ON2 having a constant DC level are output.
이상에서 설명한 바와 같이 본 발명은 지엠씨 구조를 이용한 저역통과필터의 출력에 발생하는 DC 오프셋 성분을 온칩(on-chip)화 할 수 있는 지엠셀과 커패시터를 이용하여 제거함으로써, 칩 레이아웃 설계시의 집적도를 향상함과 아울러 칩 제작비용을 절감하는 효과가 있다.As described above, according to the present invention, the DC offset component generated at the output of the low pass filter using the MC structure is removed using a GM cell and a capacitor that can be on-chip, so that the integration degree at the time of the chip layout design is reduced. In addition to improving the chip manufacturing cost is effective.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990062010A KR100313539B1 (en) | 1999-12-24 | 1999-12-24 | Trimming circuit using gm-cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990062010A KR100313539B1 (en) | 1999-12-24 | 1999-12-24 | Trimming circuit using gm-cell |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010063906A KR20010063906A (en) | 2001-07-09 |
| KR100313539B1 true KR100313539B1 (en) | 2001-11-07 |
Family
ID=19629568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990062010A KR100313539B1 (en) | 1999-12-24 | 1999-12-24 | Trimming circuit using gm-cell |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100313539B1 (en) |
-
1999
- 1999-12-24 KR KR1019990062010A patent/KR100313539B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010063906A (en) | 2001-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19990010039A (en) | Low frequency filter | |
| CA1194945A (en) | Switched capacitor filter having a reduced capacitance | |
| US5764100A (en) | Filter | |
| Tangsrirat et al. | Electronically tunable current-mode universal filter employing only plus-type current-controlled conveyors and grounded capacitors | |
| JPH045289B2 (en) | ||
| US5434535A (en) | RC filter for low and very low frequency applications | |
| Omeni et al. | A micropower CMOS continuous-time filter with on-chip automatic tuning | |
| KR100313539B1 (en) | Trimming circuit using gm-cell | |
| US20080204129A1 (en) | Simplified Sallen-Key Low-Pass Filter Circuit | |
| Quinn et al. | A 10.7-MHz CMOS SC radio IF filter using orthogonal hardware modulation | |
| US4920325A (en) | Integrated active electronic switched capacitor filter having extremely low sensitivity to variations of the components | |
| JPS6333007A (en) | Second kind filter circuit | |
| SE9602824D0 (en) | A method and device for continuous-time filtering in digital cmos process | |
| US5929698A (en) | Filter circuit arrangement | |
| KR100298881B1 (en) | High-frequency filter having variable elimination band function | |
| JPS63244922A (en) | Capacitance circuit | |
| US5952877A (en) | Integrated resistor for continuous time signal processing applications | |
| Tangsrirat et al. | Cascadable multiple-input single-output current-mode universal filter based on current differencing buffered amplifiers | |
| Yoo et al. | A 15 MHz, 2.6 mW, sixth-order bandpass Gm-C filter in CMOS | |
| JPH0246011A (en) | High frequency/high output mixing integrated circuit | |
| JP2002016439A (en) | Piezoelectric oscillator | |
| RU2236082C2 (en) | Active piezoelectric rejection filter | |
| JPH0575382A (en) | Band pass filter | |
| JPH01265710A (en) | Switched capacitor type automatic variable resistor circuit | |
| JPS59115610A (en) | Semiconductor filter circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050923 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |