KR100312413B1 - 룩-업테이블방식을이용한디지털파형정형필터링장치 - Google Patents

룩-업테이블방식을이용한디지털파형정형필터링장치 Download PDF

Info

Publication number
KR100312413B1
KR100312413B1 KR1019980049109A KR19980049109A KR100312413B1 KR 100312413 B1 KR100312413 B1 KR 100312413B1 KR 1019980049109 A KR1019980049109 A KR 1019980049109A KR 19980049109 A KR19980049109 A KR 19980049109A KR 100312413 B1 KR100312413 B1 KR 100312413B1
Authority
KR
South Korea
Prior art keywords
tap coefficients
phase
multiplexing
orthogonal
look
Prior art date
Application number
KR1019980049109A
Other languages
English (en)
Other versions
KR20000032604A (ko
Inventor
이정진
이훈
유태환
Original Assignee
오길록
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오길록, 한국전자통신연구원 filed Critical 오길록
Priority to KR1019980049109A priority Critical patent/KR100312413B1/ko
Publication of KR20000032604A publication Critical patent/KR20000032604A/ko
Application granted granted Critical
Publication of KR100312413B1 publication Critical patent/KR100312413B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0225—Measures concerning the multipliers
    • H03H17/0226—Measures concerning the multipliers comprising look-up tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0227—Measures concerning the coefficients
    • H03H17/0229—Measures concerning the coefficients reducing the number of taps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0227—Measures concerning the coefficients
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0238—Measures concerning the arithmetic used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0012—Digital adaptive filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 룩-업 테이블 방식을 이용한 디지털 파형정형 필터링 장치에 관한 것임.
2. 발명이 해결하고자하는 과제
본 발명은 디지털 파형정형 필터를 구현함에 있어, 탭(Tap) 계수들을 승산하지 않고 룩-업 테이블화하여 메모리에 저장시켜 필터링시 이용하므로써, 칩의 면적을 현저하게 줄일 수 있는 디지털 파형정형 필터링 장치를 제공하는데 그 목적이 있다.
3. 발명의 해결방법의 요지
본 발명은, 외부로부터 입력되는 동위상 심볼에 따라 소정의 탭(Tap) 계수들을 선택한 후, 선택한 탭 계수들을 다중화하여 다중화한 신호들을 가산하여 출력하는 동위상 필터링수단; 외부로부터 입력되는 직교 심볼에 따라 상기 소정의 탭(Tap) 계수들을 선택한 후, 선택한 탭 계수들을 다중화하여 다중화한 신호들을 가산하여 출력하는 직교 필터링수단; 및 상기 동위상 필터링수단에 의해 필터링된 신호와 상기 직교 필터링수단에 의해 필터링된 신호를 가산하여 출력하는 제 1 가산수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 고속 전송 시스템 등에서 간섭을 제거하는데 이용됨.

Description

룩-업 테이블 방식을 이용한 디지털 파형정형 필터링 장치{Look-up table based digital pulse shaping filter}
본 발명은 고속 전송 시스템 등에서 간섭을 제거하는데 이용되는 디지털 파형정형 필터링 장치에 관한 것으로서, 특히 룩-업(look-up) 테이블 방식을 이용한 디지털 파형정형 필터링 장치에 관한 것이다.
일반적으로, 유무선 통신용 송수신기(모뎀) 구현시 전송매체의 영향을 적게 받도록 하기 위해 파형정형 필터가 널리 사용되며, 일반적으로 구현이 용이한 횡단선(transversal) 필터 구조를 이용하여 구현한다.
그러나, 이와 같은 경우 필터의 각 탭마다 입력과 탭계수와의 곱셈이 필수적이며, 이는 탭수 및 탭계수와 입력의 어장(wordlength)에 비례하는 하드웨어가 필요하며, 또한 곱셈기 사용으로 발생하는 시간지연으로 인해 고속 동작에 부적절한 문제점이 있었다.
그리고, 형 정형 필터는 고속 전송 시스템에서 전송선로상의 간섭을 최소화 하고 경우에 따라 전송 주파수 대역을 할당하기 위해 송신할 데이터의 형태를 특정한 형태로 바꾸어 주는 역할을 수행한다.
또한, 종래의 파형 정형 디지털 필터는 단위 지연 소자(즉, D-플립플롭임), 곱셈기, 그리고 덧셈기로 구성되어 있으며 입력 데이터와 필터 내부의 tap계수와의 곱들의 전체 합이 필터의 출력 값이 된다.
그러나, 종래의 파형 정형 디지털 필터의 경우, 상기한 바와 같은 연산기들에 의한 연산 동작을 수행함에 있어 곱셈기의 갯는 집적 회로 구현시 면적이 너무커지고, 또한 전력을 지나치게 많이 소모하는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 디지털 파형정형 필터를 구현함에 있어, 탭(Tap) 계수들을 승산하지 않고 룩-업 테이블화하여 메모리에 저장시켜 필터링시 이용하므로써, 칩의 면적을 현저하게 줄일 수 있는 디지털 파형정형 필터링 장치를 제공하는데 그 목적이 있다.
도 1은 본 발명에 따른 룩-업 테이블 방식을 이용한 디지털 파형정형 필터링 장치의 일실시예 구성도.
도 2는 일반적인 파형정형 펄스로 사용되는 상승-코사인(raised-cosine) 나이키스트(Nyquist) 펄스를 나타내는 특성도.
도 3은 도 1의 동위상 필터에 입력되는 탭 계수들을 저장하는 메모리의 구조도.
도 4는 도 1의 직교 필터에 입력되는 탭 계수들을 저장하는 메모리의 구조도.
* 도면의 주요 부분에 대한 부호의 설명 *
110: 동위상 필터 120: 직교 필터
130: 가산기
이와 같은 목적을 달성하기 위한 본 발명은, 디지털 필터링 장치에 있어서, 외부로부터 입력되는 동위상 심볼에 따라 소정의 탭(Tap) 계수들을 선택한 후, 선택한 탭 계수들을 다중화하여 다중화한 신호들을 가산하여 출력하는 동위상 필터링수단; 외부로부터 입력되는 직교 심볼에 따라 상기 소정의 탭(Tap) 계수들을 선택한 후, 선택한 탭 계수들을 다중화하여 다중화한 신호들을 가산하여 출력하는 직교 필터링수단; 및 상기 동위상 필터링수단에 의해 필터링된 신호와 상기 직교 필터링수단에 의해 필터링된 신호를 가산하여 출력하는 제 1 가산수단을 포함한다.
그리고, 횡단선(transversal) 필터의 입력이 특정한 값으로 제한된 경우, 곱셈기를 사용하지 않고 미리 입력과 필터의 탭계수를 곱한 결과를 룩-업 테이블에 저장한 후 필터 입력을 다중화기의 선택신호로 하여 룩-업 테이블의 데이터를 출력하도록 할 경우 곱셈기 대신 다중화기를 사용함으로써, 고속 동작이 가능하며 하드웨어를 줄일 수 있다.
특히, 파형정형에 사용되는 기저대역 나이키스(Nyquist) 펄스가 우함수이며, 통과대역 나이키스트 펄스의 동위상 및 직교 펄스 역시 각각 우함수와 기함수임을 감안할 때, 룩-업 테이블의 크기를 절반 이하로 줄일 수 있다.
따라서, 본 발명은 룩-업 테이블 방식의 디지털 필터 구현시 필터 입력과 탭계수를 미리 곱한 값을 저장하기 위해 필요한 메모리를 "탭수/(탭수/2 + 1)"로 줄일 수 있도록 한 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
도 1은 본 발명에 따른 룩-업 테이블 방식을 이용한 디지털 파형정형 필터링 장치의 일실시예 구성도이다.
도 1에 도시된 바와 같이, 본 발명의 디지털 파형정형 필터링 장치는, 외부로부터 입력되는 동위상(in-phase) 심볼에 따라 소정의 탭(Tap) 계수들을 선택한 후, 선택한 탭 계수들을 다중화하여 다중화한 신호들을 가산하여 출력하는 동위상 필터(100)와, 외부로부터 입력되는 직교(quadrature) 심볼에 따라 소정의 탭(Tap) 계수들을 선택한 후, 선택한 탭 계수들을 다중화하여 다중화한 신호들을 가산하여 출력하는 직교 필터(200)와, 동위상 필터(100)에 의해 필터링된 신호와 직교 필터(120)에 의해 필터링된 신호를 가산하여 출력하는 가산기(300)를 구비한다.
여기서, 상기 동위상 심볼 및 상기 직교 심볼은 각각, -3, -1, +1, +3 값을 갖는다.
동위상 필터(100)는, 외부로부터 입력되는 클럭에 따라, 상기 동위상 심볼을 지연하기 위한 지연부(110)와, 지연부(110)를 통해 지연되어 전달되는 동위상 심볼에 따라, 메모리(도시되지 않았음)에 미리 저장된 탭 계수(-3C, -C, +C, +3C)들을 선택적으로 전달하는 선택부(120, 130, 140, 150)들과, 외부로부터 입력되는 다중화신호에 따라, 선택부(120, 130, 140, 150)들의 각 출력신호들을 다중화하기 위한 다중화기(161 내지 164)들과, 다중화부(161 내지 164)들의 출력신호를 가산하기 위한 가산기(170)를 구비한다.
지연부(110)는, 상기 클럭에 따라 상기 동위상 심볼을 지연하기 위한 D-플립플롭(111)과, 상기 클럭에 따라 D-플립플롭(111)를 통해 지연된 동위상 심볼을 지연하기 위한 D-플립플롭(112)과, 상기 클럭에 따라 D-플립플롭(112)을 통해 지연된 동위상 심볼을 지연하기 위한 D-플립플롭(113)으로 이루어진다.
선택부(120)는, 상기 동위상 심볼에 따라, 상기 메모리에 저장된 탭 계수(-3C, -C, +C, +3C)들을 다중화기(161)로 선택적으로 전달하는 선택기(121 내지 124)들과, 상기 D-플립플롭(111)을 통해 전달된 동위상 심볼에 따라, 상기 메모리에 저장된 탭 계수(-3C, -C, +C, +3C)들을 다중화기(162)로 선택적으로 전달하는 선택기(125 내지 128)들과, 상기 D-플립플롭(112)을 통해 전달된 동위상 심볼에 따라, 상기 메모리에 저장된 탭 계수(-3C, -C, +C, +3C)들을 다중화기(163)로 선택적으로 전달하는 선택기(129 내지 132)들과, 상기 D-플립플롭(113)을 통해 전달된 동위상 심볼에 따라, 상기 메모리에 저장된 탭 계수(-3C, -C, +C, +3C)들을 다중화기(164)로 선택적으로 전달하는 선택기(133 내지 136)들로 구성된다.
직교 필터(200)는, 외부로부터 입력되는 클럭에 따라, 상기 직교 심볼을 지연하기 위한 지연부(210)와, 지연부(210)를 통해 지연되어 전달되는 동위상 심볼에 따라, 메모리에 저장된 탭 계수(-3C, -C, +C, +3C)들을 선택적으로 전달하는 선택부(220, 230, 240, 250)들과, 외부로부터 입력되는 다중화신호에 따라, 선택부(220, 230, 240, 250)들의 각 출력신호들을 다중화하기 위한 다중화기(261 내지 264)들과, 다중화부(261 내지 264)들의 출력신호를 가산하기 위한 가산기(270)를 구비한다.
지연부(210)는, 상기 클럭에 따라 상기 직교 심볼을 지연하기 위한 D-플립플롭(211)과, 상기 클럭에 따라 D-플립플롭(211)를 통해 지연된 직교 심볼을 지연하기 위한 D-플립플롭(212)과, 상기 클럭에 따라 D-플립플롭(212)을 통해 지연된 직교 심볼을 지연하기 위한 D-플립플롭(213)으로 이루어진다.
선택부(220)는, 상기 직교 심볼에 따라, 상기 메모리에 저장된 탭 계수(-3C, -C, +C, +3C)들을 다중화기(261)로 선택적으로 전달하는 선택기(221 내지 224)들과, 상기 D-플립플롭(211)을 통해 전달된 직교 심볼에 따라, 상기 메모리에 저장된 탭 계수(-3C, -C, +C, +3C)들을 다중화기(162)로 선택적으로 전달하는 선택기(225 내지 228)들과, 상기 D-플립플롭(212)을 통해 전달된 직교 심볼에 따라, 상기 메모리에 저장된 탭 계수(-3C, -C, +C, +3C)들을 다중화기(263)로 선택적으로 전달하는 선택기(229 내지 232)들과, 상기 D-플립플롭(113)을 통해 전달된 직교 심볼에 따라, 상기 메모리에 저장된 탭 계수(-3C, -C, +C, +3C)들을 다중화기(264)로 선택적으로 전달하는 선택기(233 내지 236)들로 구성된다.
상기한 바와 같은 구조를 갖는 본 발명의 룩-업 테이블 방식을 이용한 디지털 파형정형 필터링 장치의 동작에 대하여 설명하면 다음과 같다.
동위상 필터(100)는 상기 메모리에 저장된 탭 계수들을 이용하여, 상기 동위상 심볼을 필터링하여 가산기(300)로 전달한다.
그리고, 직교 필터(200)는 상기 메모리에 저장된 탭 계수들을 이용하여 상기 직교 심볼을 필터링하여 가산기(300)로 전달한다.
이렇게, 필터링된 동위상 심볼 및 직교 심볼은 가산기(300)의해 가산되어 외부로 전달된다.
도 2는 일반적인 파형정형 펄스로 사용되는 상승-코사인(raised-cosine) 나이키스트(Nyquist) 펄스를 나타내는 특성도이다.
도 2를 참조하면, 추가 대역폭은 0.2이며, 동위상 펄스는 기저대역 펄스에 코사인 값을 곱한 결과이고, 직교(quadrature) 펄스는 기저대역 펄스에 사인(sine) 값을 곱한 결과이다.
도면에서 볼 수 있듯이 동위상 펄스는 우함수, 직교 펄스는 기함수이며, 통과대역 디지털 파형정형 필터의 경우 입력과 각 펄스의 샘플 값을 곱한 결과의 합이 최종 출력이 된다.
먼저, 동위상 펄스를 살펴보면, 입력 심볼(즉, +3, +1, -1, -3임)과 펄스의 샘플링 값을 곱한 결과가 출력되며, 룩-업 테이블은 샘플의 개수, 입력 심볼 수 및 샘플 값을 표현하기 위해 필요한 비트수를 승산한 승산값에 해당하는 메모리를 필요로 한다.
이때, 동위상 펄스가 우함수인 점을 감안하면, 펄스의 좌반부와 우반부의 샘플 값이 동일하므로, 동일한 샘플 값 중 하나만 취해서 사용하면 룩-업 테이블은 샘플의 갯수를 2로 나누어 1을 더한값, 입력 심볼 수 및 샘플 값을 표현하기 위해 필요한 비트수를 승산한 승산값에 해당하는 메모리만을 필요로 한다.
예를 들어, 33탭 횡단선(transversal) 필터를 사용하며, 각 탭은 20비트로 표현되고, 입력 심볼이 +3, +1, -1, -3인 경우 일반적인 구조의 경우 모두 2640비트의 메모리를 필요로 하나, 본 발명에서 개발한 구조를 사용하면 1360 비트 메모리만 있으면 된다.
물론, 직교 펄스도 동위상 펄스와 동일하게 메모리를 줄일 수 있다.
다만, 직교 펄스가 기함수이므로, 즉, 좌반부와 우반부가 서로 크기는 같고 부호가 다르므로, 좌반부의 샘플 값에 양수 입력을 곱한 값이 우반부 샘플 값에 음수 입력을 곱한 값과 같은 것만이 다르다.
도 3은 도 1의 동위상 필터에 입력되는 탭 계수들을 저장하는 메모리의 구조도이다.
도 4는 도 1의 직교 필터에 입력되는 탭 계수들을 저장하는 메모리의 구조도이다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이 본 발명은 다음과 같은 효과가 있다.
첫째,탭(Tap) 계수들을 룩-업 테이블화하여 메모리에 저장하는 과정에서 필터가 가지는 대칭 특성을 이용하여 메모리의 양을 현저하게 줄임으로써, 칩의 면적을 대폭적으로 감소시킬 수 있다. 둘째, 룩업 테이블 방식을 이용하여 곱셈기를 사용하지 않음으로써 칩의 면적을 대폭적으로 감소시킬 수 있다. 셋째, 각 탭계수들이 필터를 심볼 속도의 4배로 샘플링 한 점을 이용하여 하나의 필터 입력에 대해 4개의 필터 값을 룩업 테이블로부터 추출하여 이를 하나의 덧셈기를 이용하여 4번 축적하도록 함으로써 덧셈기의 양을 획기적으로 줄일 수 있다. 넷째, 외부 인터페이스를 이용하여 메모리에 저장되어 있는 적은 수의 탭계수 값을 변경, 저장, 읽기가 가능하도록 함으로써 사용 용도에 따라서 탭계수 값이 바뀌어야만 하는 통신용 파형정형필터에 범용으로 사용이 가능하다.

Claims (4)

  1. 디지털 필터링 장치에 있어서,
    외부로부터 입력되는 동위상 심볼에 따라 소정의 탭(Tap) 계수들을 선택한 후, 선택한 탭 계수들을 다중화하여 다중화한 신호들을 가산하여 출력하기 위한 동위상 필터링수단;
    외부로부터 입력되는 직교 심볼에 따라 상기 소정의 탭(Tap) 계수들을 선택한 후, 선택한 탭 계수들을 다중화하여 다중화한 신호들을 가산하여 출력하기 위한 직교 필터링수단; 및
    상기 동위상 필터링수단에 의해 필터링된 신호와 상기 직교 필터링수단에 의해 필터링된 신호를 가산하여 출력하기 위한 제 1 가산수단
    을 포함하는 룩-업 테이블 방식을 이용한 디지털 파형정형 필터링 장치.
  2. 제 1 항에 있어서,
    상기 동위상 필터링수단은,
    외부로부터 입력되는 클럭에 따라, 상기 동위상 심볼을 순차적으로 지연하기 위한 다수의 지연수단;
    상기 다수의 지연수단을 통해 전달되는 각 동위상 심볼에 따라, 상기 소정의 탭(Tap) 계수들을 선택적으로 전달하기 위한 다수의 선택수단;
    외부로부터 입력되는 다중화 신호에 따라, 상기 다수의 선택수단에 의해 선택된 탭 계수들을 다중화하기 위한 다수의 다중화수단; 및
    상기 다수의 다중화수단의 출력신호를 가산하여 상기 제 1 가산수단으로 출력하는 제 2 가산수단
    을 포함하는 룩-업 테이블 방식을 이용한 디지털 파형정형 필터링 장치.
  3. 제 1 항에 있어서,
    상기 직교 필터링수단은,
    외부로부터 입력되는 클럭에 따라, 상기 직교 심볼을 순차적으로 지연하기 위한 다수의 지연수단;
    상기 다수의 지연수단을 통해 전달되는 각 직교 심볼에 따라, 상기 소정의 탭(Tap) 계수들을 선택적으로 전달하는 다수의 선택수단;
    외부로부터 입력되는 다중화신호에 따라, 상기 다수의 선택수단에 의해 선택된 탭 계수들을 다중화하기 위한 다수의 다중화수단; 및
    상기 다수의 다중화수단의 출력신호를 가산하여 상기 제 1 가산수단으로 출력하는 제 2 가산수단
    을 포함하는 룩-업 테이블 방식을 이용한 디지털 파형정형 필터링 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 동위상 심볼 및 상기 직교 심볼은 각각,
    -3, -1, +1, +3 값을 갖는 것을 특징으로 하는 룩-업 테이블 방식을 이용한 디지털 파형정형 필터링 장치.
KR1019980049109A 1998-11-16 1998-11-16 룩-업테이블방식을이용한디지털파형정형필터링장치 KR100312413B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980049109A KR100312413B1 (ko) 1998-11-16 1998-11-16 룩-업테이블방식을이용한디지털파형정형필터링장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980049109A KR100312413B1 (ko) 1998-11-16 1998-11-16 룩-업테이블방식을이용한디지털파형정형필터링장치

Publications (2)

Publication Number Publication Date
KR20000032604A KR20000032604A (ko) 2000-06-15
KR100312413B1 true KR100312413B1 (ko) 2001-12-12

Family

ID=19558539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980049109A KR100312413B1 (ko) 1998-11-16 1998-11-16 룩-업테이블방식을이용한디지털파형정형필터링장치

Country Status (1)

Country Link
KR (1) KR100312413B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100573277B1 (ko) * 2000-11-24 2006-04-24 한국전자통신연구원 다기능 파형정형필터

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100370218B1 (ko) * 2000-10-31 2003-01-29 삼성전자 주식회사 비디오/오디오 처리용 집적회로에 적합한 제어 신호 전송및 수신방법 및 이에 적합한 장치들
KR100425418B1 (ko) * 2001-09-07 2004-03-30 삼성탈레스 주식회사 룩업 테이블을 이용한 블록 보간 필터 구조

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100573277B1 (ko) * 2000-11-24 2006-04-24 한국전자통신연구원 다기능 파형정형필터

Also Published As

Publication number Publication date
KR20000032604A (ko) 2000-06-15

Similar Documents

Publication Publication Date Title
US3522383A (en) Block precoding for multiple speed data transmission
KR100188692B1 (ko) 디지탈필터
US5200978A (en) Process for actuation of multi-level digital modulation by a digital signal processor
JPH04239245A (ja) 直交変調回路
JPH0828649B2 (ja) ディジタルフィルタ
KR100459519B1 (ko) 부동소수점디지털지연선필터
US7346125B2 (en) Method and device for pulse shaping QPSK signals
US5828707A (en) Differential detecting apparatus for detecting phase difference of phase-modulated signal
KR100312413B1 (ko) 룩-업테이블방식을이용한디지털파형정형필터링장치
CN101331479A (zh) 循环快速傅里叶变换
US6278731B1 (en) Digital transmitter employing digital signal generator utilizing stored waveforms
KR100260279B1 (ko) 계수 사전결합을 사용한 효율적인 디지탈 필터 및 그 방법
JPH0846657A (ja) 遅延検波方法および装置
CN110247642B (zh) 一种fir滤波方法及滤波器
CN105048997A (zh) 匹配滤波器复用装置和方法、数字通信接收机
Ramon et al. Efficient parallelization of polyphase arbitrary resampling FIR filters for high-speed applications
CN204733137U (zh) 匹配滤波器复用装置及数字通信接收机
KR100573277B1 (ko) 다기능 파형정형필터
AU2002252711B2 (en) Method and device for pulse shaping QPSK signals
KR20030010143A (ko) 고속 클럭 활용을 위한 에프아이알 필터의 곱셈 장치 및그 방법
CN107454030B (zh) 一种电力线宽带载波半并行发射机及其实现方法
KR100333337B1 (ko) 이동통신 시스템에서 디지털 필터 장치 및 필터링 방법
KR100283693B1 (ko) 보간기법을이용한효율적인필터
CN117596118A (zh) 基于查找表的任意符号速率oqpsk调制信号生成装置
KR19990051733A (ko) 메모리를 이용한 직교 주파수 분할 다중 방식 송신기의 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070919

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee