KR100311978B1 - method for fabricating multi-layer metal thin film of semiconductor device - Google Patents
method for fabricating multi-layer metal thin film of semiconductor device Download PDFInfo
- Publication number
- KR100311978B1 KR100311978B1 KR1019990029740A KR19990029740A KR100311978B1 KR 100311978 B1 KR100311978 B1 KR 100311978B1 KR 1019990029740 A KR1019990029740 A KR 1019990029740A KR 19990029740 A KR19990029740 A KR 19990029740A KR 100311978 B1 KR100311978 B1 KR 100311978B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- metal thin
- photoresist
- multilayer metal
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 81
- 239000002184 metal Substances 0.000 title claims abstract description 73
- 239000010409 thin film Substances 0.000 title claims abstract description 62
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 56
- 239000010408 film Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000151 deposition Methods 0.000 claims abstract description 11
- 238000003848 UV Light-Curing Methods 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 4
- MVPPADPHJFYWMZ-UHFFFAOYSA-N chlorobenzene Chemical compound ClC1=CC=CC=C1 MVPPADPHJFYWMZ-UHFFFAOYSA-N 0.000 abstract description 18
- 230000008021 deposition Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000000427 thin-film deposition Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 239000004952 Polyamide Substances 0.000 description 3
- 239000000155 melt Substances 0.000 description 3
- 229920002647 polyamide Polymers 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
포토레지스트를 마스크막으로 하는 리프트 오프 공정 기술을 적용한 다층 금속박막 형성시, ① 상기 금속박막을 2㎛ 이상의 두꺼운 두께로 가져가더라도 포토레지스트 패턴이 기 구현된 형상의 변함없이 고온에서 충분히 견딜 수 있도록 하여, 고온에서의 다층 금속박막 증착이 가능하도록 하고, ② 클로로벤젠 처리없이도 소망하는 형상의 다층 금속박막을 형성할 수 있도록 하여 공정 단가를 절감할 수 있도록 한 반도체 소자의 다층 금속박막 형성방법이 개시된다.When forming a multi-layer metal thin film applying a lift-off process technology using a photoresist as a mask film, ① Even if the metal thin film is thicker than 2 μm, the photoresist pattern can be sufficiently endured at a high temperature without changing the shape previously implemented. Thus, a method for forming a multilayer metal thin film of a semiconductor device, which enables deposition of a multilayer metal thin film at a high temperature, and enables to form a multilayer metal thin film of a desired shape without chlorobenzene treatment, thereby reducing the process cost. do.
이를 구현하기 위하여 본 발명에서는, 반도체 기판 상에 포토레지스트막을 형성하는 단계와, 120 ~ 140℃의 온도에서 소프트 베이킹을 실시하는 단계와, 다층 금속박막이 형성될 부분의 상기 기판 표면이 노출되도록 상기 포토레지스트막을 소정 부분 식각하여 포토레지스트 패턴을 형성하는 단계와, 50 ~ 70℃의 온도에서 UV-경화를 실시하는 단계와, 150 ~ 200℃의 온도에서 진공 베이킹을 실시하는 단계와, 상기 진공을 깨지 않고, 상기 결과물 상으로 다층 금속박막을 증착하는 단계 및, 리프트 오프 공정을 적용하여 상기 포토레지스트 패턴을 제거하는 단계로 이루어진 반도체 소자의 다층 금속박막 형성방법이 제공된다.In order to achieve this, in the present invention, forming a photoresist film on a semiconductor substrate, performing a soft baking at a temperature of 120 ~ 140 ℃, the substrate surface of the portion where the multilayer metal thin film is to be formed is exposed Etching a predetermined portion of the photoresist film to form a photoresist pattern, performing UV-curing at a temperature of 50 to 70 ° C, performing vacuum baking at a temperature of 150 to 200 ° C, and performing the vacuum Without breaking, a method of forming a multilayer metal thin film of a semiconductor device, comprising the step of depositing a multilayer metal thin film on the resultant, and removing the photoresist pattern by applying a lift-off process.
Description
본 발명은 반도체 소자 제조방법에 관한 것으로, 보다 상세하게는 리프트 오프 공정(lift off) 기술을 적용한 반도체 소자의 다층 금속박막 형성방법에 관한것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a multilayer metal thin film of a semiconductor device using a lift off technique.
실리콘 웨이퍼를 이용한 반도체 제조 공정에서 습식식각법으로 다층 금속박막을 패터닝(patterning)하고자 할 경우에는 각각의 금속막에 따른 적합한 식각액(etchant)의 선택이 요구될 뿐 아니라 식각 속도 제어의 어려움으로 인해 재현성있는 공정 구현이 어려웠었다. 이러한 공정 진행상의 어려움을 해소하기 위하여 현재는 다층 금속박막 제조시 리프트 오프 공정 기술을 많이 사용하고 있다.In the semiconductor manufacturing process using a silicon wafer, in order to pattern the multi-layered metal thin film by wet etching, it is not only required to select an appropriate etchant for each metal film but also reproducibility due to the difficulty of controlling the etching rate. The process was difficult to implement. In order to solve such a process progression, the lift-off process technology is widely used in the manufacture of multilayer metal thin films.
리프트 오프 공정 기술이란, 마스크막이 형성되어 있는 기판 상에 다층 금속박막을 증착한 후, 마스크막을 제거함으로서 원하는 금속막박의 패턴을 얻는 기술로서, 마스크막으로는 주로 포토레지스트나 광반응 폴리미드(photosensitive polymide)가 사용된다.Lift-off process technology is a technique of obtaining a desired metal film pattern by depositing a multilayer metal thin film on a substrate on which a mask film is formed, and then removing the mask film. The mask film is mainly a photoresist or photoreactive polyamide (photosensitive). polymide) is used.
도 1에는 종래 일반적으로 사용되어 오던 리프트 오프 공정을 적용한 반도체 소자의 다층 금속박막 형성방법을 도시한 공정블럭도가 제시되어 있고, 도 2a 내지 도 2e에는 도 1의 공정블럭도에 의거한 금속박막 형성방법을 도시한 공정단면도가 제시되어 있다. 이를 참조하여 그 제조방법을 제 7 단계로 구분하여 설명하면 다음과 같다. 여기서는, 본 발명과 직접적으로 관련된 포토레지스트를 마스크막으로 사용하여 리프트 오프 공정을 진행한 경우에 대하여 살펴본다.FIG. 1 shows a process block diagram showing a method of forming a multilayer metal thin film of a semiconductor device using a conventional lift-off process, and FIGS. 2A to 2E show a metal thin film based on the process block diagram of FIG. 1. A process cross section is shown showing the formation method. Referring to this, the manufacturing method is described by dividing into seven steps. Here, a case in which the lift-off process is performed using a photoresist directly related to the present invention as a mask film will be described.
제 1 단계(10)로서, 도 2a에 도시된 바와 같이 반도체 기판(100) 상에 소정 두께의 포토레지스트막(102)을 형성한다.As a first step 10, as shown in FIG. 2A, a photoresist film 102 having a predetermined thickness is formed on the semiconductor substrate 100.
제 2 단계(12)로서, 상기 레지스트(102) 내의 솔벤트 성분을 제거하기 위하여 약 70 ~ 90℃의 온도에서 소프트 베이킹(soft baking)을 실시한다. 이와 같이,소프트 베이킹 작업을 통해 솔벤트 성분을 제거해 준 것은 포토레지스트막(102)의 안정화를 꾀하여 프로세스의 재현성있는 구현이 가능하도록 하기 위함이다.As a second step 12, soft baking is performed at a temperature of about 70-90 ° C. to remove the solvent component in the resist 102. As such, the removal of the solvent component through the soft baking operation is to stabilize the photoresist film 102 so as to enable a reproducible implementation of the process.
제 3 단계(14)로서, 도 2b에 도시된 바와 같이 상기 기판(100)의 상측부에 금속배선 형성부를 한정하는 크롬 패턴(104a)이 설계되어져 있는 마스크(104)를 위치 정렬한 후, 노광 공정을 실시하여 다층 금속배선이 형성되어질 부분의 포토레지스트막(102)을 감광시킨다.As the third step 14, after aligning the mask 104 in which the chrome pattern 104a is defined which defines the metal wiring forming portion on the upper side of the substrate 100, as shown in FIG. The process is performed to photosensitive the photoresist film 102 of the portion where the multilayer metal wiring is to be formed.
제 4 단계(16)로서, 클로로벤젠(chlorobenzene) 처리를 실시하여 상기 포토레지스트막(102)의 표면쪽을 소정 두께(도 2b에서 참조부호 t로 표시된 정도의 두께를 나타낸 것으로, 통상 1000 ~ 2000Å 정도에 해당되는 두께가 경화된다고 보면 된다) 경화시킨다. 이와 같이, 클로로벤젠 처리를 통하여 상기 레지스트막(102)의 일부만을 경화시켜 준 것은 후속 공정(예컨대, 포토레지스트막(102)의 현상 공정) 진행시, 경화가 이루어진 부분과 그렇지 않은 부분 간에 현상 속도의 차이가 벌어지도록 하여 현상 공정 이후에 만들어지는 포토레지스트 패턴이 오버 행(overhang) 구조를 가지도록 하기 위함이다.In the fourth step (16), a chlorobenzene treatment is performed to show the thickness of the surface of the photoresist film 102 at a predetermined thickness (represented by the reference numeral t in FIG. It can be said that the thickness corresponding to the degree is cured). As such, only a part of the resist film 102 is cured through chlorobenzene treatment, and the development speed between the part where the curing is performed and the part that is not during the subsequent process (for example, the developing process of the photoresist film 102) is performed. This is to make the difference between the photoresist pattern and the photoresist pattern produced after the developing process have an overhang structure.
제 5 단계(18)로서, 도 2c에 도시된 바와 같이 현상 공정을 통해 노광이 이루어진 부분의 포토레지스트막(102)을 식각하여 포토레지스트 패턴(102a)을 형성하고, 이를 베이킹한다. 이때, 상기 포토레지스트 패턴(102a)은 오버행 구조를 가지도록 형성되는데, 이는 상기에 언급된 이유에서 비롯된다.As a fifth step 18, as shown in FIG. 2C, the photoresist film 102 of the exposed portion is etched through a developing process to form a photoresist pattern 102 a and baked. In this case, the photoresist pattern 102a is formed to have an overhang structure, which is caused by the above-mentioned reason.
제 6 단계(20)로서, 도 2d에 도시된 바와 같이 포토레지스트 패턴(102a)이 형성되어 있는 기판(100) 상으로 다층의 금속박막(104)을 증착한다. 이 경우, 기형성된 포토레지스트 패턴(102a)이 오버행 구조를 가지므로, 금속박막 증착시 상기 레지스트 패턴(102a)이 형성되어 있는 부분과 그렇지 않은 부분에서의 금속막 연속성은 발생되지 않는다.As a sixth step 20, a multilayer metal thin film 104 is deposited onto the substrate 100 on which the photoresist pattern 102a is formed, as shown in FIG. 2D. In this case, since the pre-formed photoresist pattern 102a has an overhang structure, metal film continuity is not generated at portions where the resist pattern 102a is formed and portions where the resist pattern 102a is not formed during metal thin film deposition.
제 7 단계(22)로서, 도 2e에 도시된 바와 같이 리프트 오프 공정을 적용하여 포토레지스트 패턴(102a)을 제거해 주므로써, 본 공정 진행을 완료한다. 이 과정에서, 포토레지스트 패턴(102a) 상의 금속박막(104)도 한꺼번에 제거되므로, 공정 진행이 완료되면 포토레지스트 패턴(102a)이 형성되지 않았던 부분의 기판(100) 상에만 다층 금속박막(104)이 남아있게 된다.As a seventh step 22, the photoresist pattern 102a is removed by applying a lift-off process as shown in FIG. 2E, thereby completing the process. In this process, since the metal thin film 104 on the photoresist pattern 102a is also removed all at once, when the process is completed, the multilayer metal thin film 104 is formed only on the substrate 100 where the photoresist pattern 102a is not formed. Will remain.
이때, 상기 공정은 마스크 정렬 및 노광 공정이 진행된 이후에 클로로벤젠 처리가 이루어지지 않고, 소프트 베이킹 작업후 클로로벤젠 처리가 완료된 상태하에서 마스크 정렬 및 노광 공정이 이루어지도록 공정을 진행해 주어도 무방하다. 그러나, 상기에 언급된 공정을 적용하여 다층 금속박막을 형성할 경우에는 소자 제조시 다음과 같은 몇가지의 문제가 발생된다.In this case, the chlorobenzene treatment may not be performed after the mask alignment and exposure process is performed, and the process may be performed so that the mask alignment and exposure process may be performed after the soft baking operation is completed. However, in the case of forming the multilayer metal thin film by applying the above-mentioned process, several problems occur in manufacturing the device.
첫째, 포토레지스트를 이용한 리프트 오프 공정 진행시에는 통상, 오버행 구조를 구현하기 위하여 포토레지스트를 100℃ 이하의 낮은 온도 예컨대, 70 ~ 90℃의 환경에서 베이킹 처리하고 있기 때문에, 포토레지스트 패턴(102a)의 오버행 구조를 리프트 오프 공정 전까지 계속 유지하기 위해서는 다층 금속박막의 증착 환경도 100℃ 이하로 유지시켜 주어야 한다. 이는, 그 이상의 온도에서 금속박막의 증착이 이루어질 경우, 포토레지스트 패턴(102a)이 박막 증착 과정에서 녹아 흘러내리게 되어 오버행 구조가 무너지기 때문이다. 따라서, 수천 Å의 얇은 금속박막을증착하는 경우에는 상기 공정 기술의 적용이 적합하나, 2㎛ 이상의 두꺼운 다층 금속박막 증착시에는 증착 공정 중에 발생되는 고온(예컨대, 200 ~ 300℃)의 반응열로 인해 포토레지스트 패턴이 흘러내리게 되므로 그 적용이 불가능하게 된다.First, during the lift off process using the photoresist, since the photoresist is usually baked at a low temperature of 100 ° C. or lower, for example, 70 ° C. to 90 ° C., in order to implement an overhang structure, the photoresist pattern 102a In order to maintain the overhang structure before the lift-off process, the deposition environment of the multilayer metal thin film should also be maintained at 100 ° C or lower. This is because when the deposition of the metal thin film is performed at a temperature higher than that, the photoresist pattern 102a melts and flows down during the thin film deposition process and thus the overhang structure collapses. Therefore, in the case of depositing thousands of thin metal thin films, the above process technology is suitable. However, when depositing a thick multilayer metal thin film having a thickness of 2 μm or more, photoresist is generated due to high heat (eg, 200 to 300 ° C.) generated during the deposition process. Since the resist pattern flows down, its application becomes impossible.
이러한 단점을 해결하기 위하여, 최근에는 고온(약 200℃ 이상)에서도 충분히 작업이 가능한 광반응 폴리미드를 이용한 리프트 오프 공정 기술이 소개된 바 있다. 하지만, 상기 공정의 경우 리프트 오프시 폴리미드의 제거가 어렵다는 문제가 발생되고, 별도의 폴리미드 코팅 장비가 추가적으로 요구되므로 이로 인한 경제적인 부담이 뒤따라 그 적용에 제약이 가해지고 있는 상태이다.In order to solve this disadvantage, recently, a lift-off process technology using a photoreaction polyamide capable of sufficiently working even at high temperature (about 200 ° C. or more) has been introduced. However, in the case of the process is a problem that it is difficult to remove the polyamide during the lift off, and a separate polyimide coating equipment is additionally required, the economic burden due to this is being applied to the constraints.
둘째, 소자 제조시 클로로벤젠 처리가 요구되므로, 상기 처리 작업을 실시하기 위한 별도의 장치가 필요하게 되고, 그 결과 공정 단가가 높아지는 문제가 발생하게 된다.Second, since the chlorobenzene treatment is required when manufacturing the device, a separate device for performing the treatment operation is required, resulting in a problem that the process cost increases.
이에 본 발명의 목적은, 마스크막으로 포토레지스트를 이용하는 리프트 오프 공정 기술을 적용한 다층 금속박막 형성시, ① 상기 금속박막을 2㎛ 이상의 두꺼운 두께로 가져가더라도 포토레지스트 패턴이 기 구현된 형상의 변함없이 고온에서 충분히 견딜 수 있도록 하고, ② 클로로벤젠 처리없이도 소망하는 형상의 다층 금속박막을 형성할 수 있도록 공정 조건을 변경해 주므로써, 고온에서의 다층 금속박막 증착이 가능하고, 공정 단가를 절감할 수 있는 반도체 소자의 다층 금속박막 형성방법을 제공함에 있다.Therefore, an object of the present invention, when forming a multi-layer metal thin film applying a lift-off process technology using a photoresist as a mask film, ① Even if the metal thin film to a thick thickness of more than 2㎛ change the shape of the photoresist pattern is already implemented It can withstand high temperature without any change and ② process conditions can be changed to form the desired shape of multi-layer metal thin film without chlorobenzene treatment, so that multi-layer metal thin film can be deposited at high temperature and process cost can be reduced. The present invention provides a method for forming a multilayer metal thin film of a semiconductor device.
도 1은 종래의 리프트 오프 공정을 적용한 반도체 소자의 다층 금속박막 형성방법을 도시한 공정블럭도,1 is a process block diagram showing a method of forming a multilayer metal thin film of a semiconductor device to which a conventional lift-off process is applied;
도 2a 내지 도 2e는 도 1의 공정블럭도에 의거한 다층 금속박막 형성방법을 도시한 공정단면도,2A through 2E are cross-sectional views illustrating a method of forming a multilayer metal thin film based on the process block diagram of FIG. 1;
도 3은 본 발명에 의한 리프트 오프 공정을 적용한 반도체 소자의 다층 금속박막 형성방법을 도시한 공정블럭도,3 is a process block diagram showing a method for forming a multilayer metal thin film of a semiconductor device to which a lift-off process according to the present invention is applied;
도 4a 내지 도 4e는 도 3의 공정블럭도에 의거한 다층 금속박막 형성방법을 도시한 공정단면도이다.4A through 4E are cross-sectional views illustrating a method of forming a multilayer metal thin film based on the process block diagram of FIG. 3.
상기 목적을 달성하기 위하여 본 발명에서는, 반도체 기판 상에 포토레지스트막을 형성하는 단계와; 120 ~ 140℃의 온도에서 소프트 베이킹을 실시하는 단계와; 다층 금속박막이 형성될 부분의 상기 기판 표면이 노출되도록, 상기 포토레지스트막을 소정 부분 식각하여 포토레지스트 패턴을 형성하는 단계와; 50 ~ 70℃의 온도에서 UV-경화를 실시하는 단계와; 150 ~ 200℃의 온도에서 진공 베이킹을 실시하는 단계와; 상기 진공을 깨지 않고, 상기 결과물 상으로 다층 금속박막을 증착하는 단계; 및 리프트 오프 공정을 적용하여 상기 포토레지스트 패턴을 제거하는 단계로 이루어진 반도체 소자의 다층 금속박막 형성방법이 제공된다.In order to achieve the above object, in the present invention, forming a photoresist film on a semiconductor substrate; Performing soft baking at a temperature of 120 to 140 ° C; Etching a portion of the photoresist film to form a photoresist pattern such that the surface of the substrate of the portion where the multilayer metal thin film is to be formed is exposed; Performing UV-curing at a temperature of 50-70 ° C .; Performing vacuum baking at a temperature of 150-200 ° C .; Depositing a multilayer metal thin film on the resultant without breaking the vacuum; And removing the photoresist pattern by applying a lift-off process.
상기와 같이 공정을 진행할 경우, 다층 금속박막 증착시 상기 박막을 2㎛ 이상의 두꺼운 두께로 가져가 주어, 진공 챔버내의 박막 증착 환경이 200℃ 정도의 고온 분위기로 조성되더라도 포토레지스트 패턴이 녹아 흘러내리는 현상이 발생되지 않으므로, 종래 상기 레지스트 패턴의 흘러내림으로 인해 야기되던 공정 불량 발생을 제거할 수 있게 된다. 즉, 별도의 장비 추가없이도 공정 변경을 통하여 고온에서 다층 금속박막을 형성할 수 있게 되는 것이다. 또한, 클로로벤젠 처리가 요구되지 않으므로 상기 처리를 위하여 필요로 되던 처리 장치가 필요없게 되어 공정 단가 절감을 이룰 수 있게 된다.When the process proceeds as described above, the thin film is brought to a thickness of 2 μm or more when the multilayer metal thin film is deposited, and the photoresist pattern melts and flows even when the thin film deposition environment in the vacuum chamber is formed at a high temperature of about 200 ° C. Since this does not occur, it is possible to eliminate the process defects caused by the conventional flow of the resist pattern. In other words, it is possible to form a multilayer metal thin film at a high temperature through a process change without additional equipment. In addition, since the chlorobenzene treatment is not required, the treatment apparatus required for the treatment is not required, thereby reducing the process cost.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
도 3은 본 발명에서 제안된 리프트 오프 공정을 적용한 반도체 소자의 다층금속박막 형성방법을 도시한 공정 블록도를 나타내고, 도 4a 내지 도 4e는 도 3의 공정블럭도에 의거한 금속박막 형성방법을 도시한 공정단면도를 나타낸다. 이를 참조하여 그 제조방법을 제 7 단계로 구분하여 설명하면 다음과 같다.3 is a process block diagram illustrating a method of forming a multilayer metal thin film of a semiconductor device to which the lift-off process proposed in the present invention is applied, and FIGS. 4A to 4E illustrate a method of forming a metal thin film based on the process block diagram of FIG. 3. The process cross section shown is shown. Referring to this, the manufacturing method is described by dividing into seven steps.
제 1 단계(200)로서, 도 4a에 도시된 바와 같이 반도체 기판(300) 상에 포토레지스트 코터(coater)를 이용하여 포토레지스트막(302)을 형성한다. 이때, 상기 포토레지스트막(302)은 증착하고자 하는 다층 금속박막에 비해 약 2배 정도 두껍게 형성한다.As a first step 200, as shown in FIG. 4A, a photoresist film 302 is formed on a semiconductor substrate 300 using a photoresist coater. In this case, the photoresist film 302 is formed about twice as thick as the multilayer metal thin film to be deposited.
제 2 단계(202)로서, 120 ~ 140℃의 고온에서 소프트 베이킹을 실시한다. 소프트 베이킹시의 온도를 기존의 온도(예컨대, 70 ~ 90℃)보다 약 50℃ 정도 높게 설정한 것은 현상전에 고온 처리를 하므로써 포토레지스트막(302) 내에 존재하는 솔벤트 성분을 최대한 많이 제거하도록 함과 동시에 현상후부터 발생되는 열적 영향에 대해 상기 레지스트막(302)이 충분히 저항성을 가지도록 하기 위함이다.As a second step 202, soft baking is carried out at a high temperature of 120 to 140 ° C. Setting the temperature at the time of soft baking to about 50 ° C. higher than the existing temperature (eg, 70 to 90 ° C.) to remove as much solvent as possible from the photoresist film 302 by high temperature treatment before development. At the same time, the resist film 302 is sufficiently resistant to thermal effects generated after development.
제 3 단계(204)로서, 도 4b에 도시된 바와 같이 상기 기판(300)의 상측부에 금속배선 형성부를 한정하는 크롬 패턴(304a)이 설계되어져 있는 마스크(304)를 위치 정렬한 후, 노광 공정을 실시하여 다층 금속배선이 형성되어질 부분의 포토레지스트막(302)을 감광시킨다.As the third step 204, after aligning the mask 304 in which the chrome pattern 304a is defined which defines the metal wiring forming portion on the upper side of the substrate 300, as shown in FIG. The process is performed to photosensitive the photoresist film 302 in the portion where the multilayer metal wiring is to be formed.
제 4 단계(206)로서, 도 4c에 도시된 바와 같이 현상 공정을 통해 노광이 이루어진 부분의 포토레지스트막(302)을 식각하여 포토레지스트 패턴(302a)을 형성하고, 50 ~ 70℃의 온도에서 UV-경화를 실시한다. 이와 같이, 레지스트 패턴(302a) 형성후 UV-경화를 실시한 것은 포토레지스트 패턴(302a)의 표면 경화를 통하여 상기 막질의 열적 저항성을 강화시켜 주기 위함이다.As a fourth step 206, as shown in FIG. 4C, the photoresist film 302 of the exposed portion is etched through the development process to form the photoresist pattern 302a, and at a temperature of 50 to 70 ° C. UV-curing is carried out. As such, UV-curing after the formation of the resist pattern 302a is performed to strengthen the thermal resistance of the film through surface hardening of the photoresist pattern 302a.
제 5 단계(208)로서, 금속박막의 증착이 이루어질 챔버 내로 UV-경화가 완료된 기판(300)을 집어 넣은 후, 150 ~ 200℃의 온도에서 진공 베이킹을 실시한다. 진공 베이킹을 실시하는 목적은, 포토레지스트 패턴(302a) 내에 미세하게 존재하는 솔벤트 성분을 완전히 제거해 주므로써, 이후 형성될 금속박막과 기 형성되어 있는 포토레지스트 패턴(302a) 간의 열팽창 계수 차이로 인해 소프트(soft)한 물성을 갖는 포토레지스트 패턴(302a)이 박막 증착중에 야기되는 금속막의 수축력에 의해 쉬프트(shift)되어지는 것을 최대한 억제하고, 이후 금속박막 증착시 고열이 발생되더라도 상기 레지스트 패턴(302a)이 흘러내리는 것을 방지하기 위함이다.In a fifth step 208, the UV-cured substrate 300 is inserted into a chamber in which the deposition of the metal thin film is to be performed, and then vacuum baking is performed at a temperature of 150 to 200 ° C. The purpose of the vacuum baking is to completely remove the solvent component present in the photoresist pattern 302a, thereby softening due to the difference in thermal expansion coefficient between the metal thin film to be formed and the photoresist pattern 302a previously formed. The photoresist pattern 302a having soft physical properties is prevented from being shifted by the shrinking force of the metal film caused during thin film deposition to the maximum, and the resist pattern 302a even if high heat is generated during the metal thin film deposition. This is to prevent the flow down.
제 6 단계(210)로서, 도 4d에 도시된 바와 같이 진공을 깨지 않고, 상기 챔버 내에서 곧바로 포토레지스트 패턴(302a)이 형성되어 있는 기판(300) 상으로 다층의 금속박막(304)을 증착한다. 이때, 참조부호 Ⅰ로 표시된 부분에서 상기 레지스트 패턴(302a) 상의 금속박막(304)과 기판(300) 상의 금속박막(304)이 서로 연결되는 현상이 발생되더라도 상기 금속박막(304) 증착시 가해지는 수축력에 의해 상기 레지스트 패턴(302a)도 약간은 응집되므로, 이 과정에서 상기 금속박막 간의 연결이 자동적으로 끊어지게 된다. 따라서, Ⅰ 부분에서의 금속박막(304) 간의 연결 문제는 고려하지 않아도 된다.As a sixth step 210, a multilayer metal thin film 304 is deposited onto the substrate 300 on which the photoresist pattern 302a is formed immediately in the chamber without breaking the vacuum as shown in FIG. 4D. do. In this case, even if a phenomenon in which the metal thin film 304 on the resist pattern 302a and the metal thin film 304 on the substrate 300 are connected to each other occurs in the portion indicated by the reference I, the metal thin film 304 is applied when the metal thin film 304 is deposited. Since the resist pattern 302a is also slightly agglomerated by the contracting force, the connection between the metal thin films is automatically broken in this process. Therefore, the connection problem between the metal thin films 304 in the part I need not be considered.
제 7 단계(212)로서, 도 4e에 도시된 바와 같이 리프트 오프 공정을 적용하여 포토레지스트 패턴(302a)을 제거해 주므로써, 본 공정 진행을 완료한다. 포토레지스트 패턴(302a) 제거시, 금속박막(304)도 한꺼번에 제거되므로 공정 진행이 완료되면 포토레지스트 패턴(302a)이 형성되지 않았던 부분의 기판(300) 상에만 다층 금속박막(304)이 남아있게 된다.As a seventh step 212, the photoresist pattern 302a is removed by applying a lift-off process as shown in FIG. 4E, thereby completing the process. When the photoresist pattern 302a is removed, the metal thin film 304 is also removed at a time, so that when the process is completed, the multilayer metal thin film 304 remains only on the substrate 300 where the photoresist pattern 302a was not formed. do.
이러한 공정 조건에 의거하여 다층 금속박막을 제조할 경우, 상기 금속박막(304)을 2㎛ 이상의 두꺼운 두께로 가져가 주어, 진공 챔버내의 박막 증착 환경이 200℃ 정도의 고온 분위기로 조성되더라도 소프트 베이킹, UV-경화, 진공 베이킹을 거치는 동안 상기 레지스트 패턴(302a)의 열적 저항성이 증가되므로, 금속박막 증착시 반응열로 인해 포토레지스트 패턴(302a)이 녹아 흘러내리는 현상은 발생하지 않게 된다. 따라서, 기존에 금속박막의 두께를 2㎛ 이상으로 가져갈 경우에 있어서 야기되던 공정 불량(예컨대, 다층 금속박막의 단면 프로파일이 불량하게 만들어지거나 혹은 리프트 오프가 제대로 이루어지지 않아 제거되어야 할 금속박막이 기판 상에 그대로 잔존되는 형태의 불량) 발생을 별도의 장비 추가나 복잡한 공정 적용없이도 제거할 수 있게 된다. 즉, 공정 불량 발생없이도 고온에서의 다층 금속박막 증착이 가능하게 되는 것이다.When manufacturing a multilayer metal thin film based on such process conditions, the metal thin film 304 is brought to a thick thickness of 2㎛ or more, soft baking, even if the thin film deposition environment in the vacuum chamber is formed in a high temperature atmosphere of about 200 ℃ Since the thermal resistance of the resist pattern 302a is increased during UV-curing and vacuum baking, the phenomenon that the photoresist pattern 302a melts and flows down due to reaction heat during metal thin film deposition does not occur. Therefore, a process defect (eg, a cross-sectional profile of a multi-layer metal thin film is made poorly or lift-off is not performed properly, which is caused when the thickness of the metal thin film is more than 2 µm). The occurrence of defects that remain in the phase as it is can be eliminated without additional equipment or complicated process application. That is, multilayer metal thin film deposition at high temperature is possible without process defects.
게다가, 이 경우에는 금속박막 형성시 별도의 클로로벤젠 처리가 요구되지 않으므로, 상기 처리를 위하여 필요로 되던 처리 장치가 필요없게 되어 종래보다 공정 단가를 낮출 수 있다는 부가적인 잇점 또한 얻을 수 있게 된다.In addition, in this case, since a separate chlorobenzene treatment is not required when forming the metal thin film, an additional advantage of lowering the process cost than the conventional method can be obtained by eliminating the need for a treatment apparatus required for the treatment.
이상에서 살펴본 바와 같이 본 발명에 의하면, 리프트 오프 공정 기술을 적용한 다층 금속박막 형성시, 1) 상기 금속박막을 2㎛ 이상의 두꺼운 두께로 가져가더라도 포토레지스트 패턴이 기 구현된 형상의 변함없이 고온에서 충분히 견딜 수 있게 되므로 고온에서의 다층 금속박막 증착이 가능하게 되고, 2) 클로로벤젠 처리없이도 소망하는 형상의 다층 금속박막을 형성할 수 있게 되므로 공정 단가 절감을 이룰 수 있게 된다.As described above, according to the present invention, when forming a multilayer metal thin film to which the lift-off process technology is applied, 1) even if the metal thin film is thicker than 2 μm, the photoresist pattern is formed at a high temperature without changing the shape previously implemented. Since it can sufficiently withstand the deposition of a multilayer metal thin film at a high temperature, and 2) it is possible to form a multilayer metal thin film of a desired shape without chlorobenzene treatment, thereby achieving a process cost reduction.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990029740A KR100311978B1 (en) | 1999-07-22 | 1999-07-22 | method for fabricating multi-layer metal thin film of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990029740A KR100311978B1 (en) | 1999-07-22 | 1999-07-22 | method for fabricating multi-layer metal thin film of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010010705A KR20010010705A (en) | 2001-02-15 |
| KR100311978B1 true KR100311978B1 (en) | 2001-11-03 |
Family
ID=19603630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990029740A KR100311978B1 (en) | 1999-07-22 | 1999-07-22 | method for fabricating multi-layer metal thin film of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100311978B1 (en) |
-
1999
- 1999-07-22 KR KR1019990029740A patent/KR100311978B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010010705A (en) | 2001-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4353778A (en) | Method of etching polyimide | |
| US5403438A (en) | Process for forming pattern | |
| KR100311978B1 (en) | method for fabricating multi-layer metal thin film of semiconductor device | |
| KR100230405B1 (en) | Method for forming double line of semiconductor device | |
| JPH06275577A (en) | Formation of contact hole of semiconductor device | |
| US5474956A (en) | Method of fabricating metallized substrates using an organic etch block layer | |
| KR100303779B1 (en) | Method for forming pattern using double photoresist silylation | |
| KR100197538B1 (en) | Forming method for metal wiring in semiconductor device | |
| KR0152920B1 (en) | Semiconductor thin film manufacturing method | |
| KR100282417B1 (en) | Method for manufacturing semiconductor device | |
| KR910006544B1 (en) | Process for forming contact hole | |
| JPH05283358A (en) | Method of forming contact hole in semiconductor device | |
| KR100206896B1 (en) | Method for forming contact of bypola device | |
| KR0144420B1 (en) | Lithography processor method | |
| KR0135053B1 (en) | Forming method of fine-pattern | |
| KR19980058461A (en) | Manufacturing method of semiconductor device | |
| JPH0237707A (en) | Manufacture of semiconductor device | |
| KR0156121B1 (en) | Removing method of mask pattern | |
| KR100349365B1 (en) | Method for forming metal wiring of semiconductor device | |
| US20050124162A1 (en) | Fabrication method for a hard mask on a semiconductor structure | |
| KR0138963B1 (en) | Forming method of metal line | |
| KR100524811B1 (en) | Method for forming fine pattern in semiconductor device | |
| KR100333370B1 (en) | Method for manufacturing semiconductor device | |
| KR100251988B1 (en) | A method for forming photoresist pattern in semiconductor device | |
| JPH0729886A (en) | Formation of contact hole in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120927 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20130829 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |