KR100311047B1 - 알루미늄 필라를 채용한 반도체 소자의 구리 배선층 및 그 형성방법 - Google Patents

알루미늄 필라를 채용한 반도체 소자의 구리 배선층 및 그 형성방법 Download PDF

Info

Publication number
KR100311047B1
KR100311047B1 KR1019990052390A KR19990052390A KR100311047B1 KR 100311047 B1 KR100311047 B1 KR 100311047B1 KR 1019990052390 A KR1019990052390 A KR 1019990052390A KR 19990052390 A KR19990052390 A KR 19990052390A KR 100311047 B1 KR100311047 B1 KR 100311047B1
Authority
KR
South Korea
Prior art keywords
wiring layer
layer
copper wiring
forming
trench
Prior art date
Application number
KR1019990052390A
Other languages
English (en)
Other versions
KR20010047951A (ko
Inventor
신홍재
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990052390A priority Critical patent/KR100311047B1/ko
Publication of KR20010047951A publication Critical patent/KR20010047951A/ko
Application granted granted Critical
Publication of KR100311047B1 publication Critical patent/KR100311047B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 반도체 소자의 구리 배선층은 하지층 상에 형성되고 표면 근방에 제1 트랜치가 형성된 제1 층간 절연막과, 상기 제1 트랜치를 매립하는 제1 구리 배선층과, 상기 제1 구리 배선층 상에 순차적으로 형성된 식각 정지 패턴 및 알루미늄 필라를 포함한다. 그리고, 상기 알루미늄 필라의 양측벽에는 형성되지 않고 상기 제1 구리 배선층 상에만 형성된 확산 및 산화 방지막과, 상기 확산 및 산화 방지막과 알루미늄 필라 상에 형성되고 상기 알루미늄 필라의 상부를 노출하는 제2 트랜치가 형성된 제2 층간 절연막과, 상기 제2 트랜치를 매립하는 제2 구리 배선층을 포함한다. 상기 확산 및 산화 방지막은 증착과 식각이 인시츄로 진행되는 고밀도 플라즈마 화학기상증착법(HDP CVD)을 이용하여 형성될 수 있다. 이상의 본 발명의 반도체 소자는 확산 및 산화 방지막이 알루미늄 필라들 사이에 남아 있지 않아 알루미늄 필라들 사이에 존재하는 커패시터의 커패시턴스값을 감소시켜 RC 지연 시간을 줄일 수 있다.

Description

알루미늄 필라를 채용한 반도체 소자의 구리 배선층 및 그 형성방법{Copper wiring layer using aluminium pillar in semiconductor device and formation method thereof}
본 발명은 반도체 소자의 구리 배선층 및 그 형성방법에 관한 것으로, 보다 상세하게는 알루미늄 필라를 채용한 반도체 소자의 구리 배선층 및 그 형성방법에 관한 것이다.
일반적으로, 반도체 소자 중에서 높은 속도가 요구되어지는 로직 소자를 중심으로 해서 비저항이 낮고 EM(electromigration)특성을 개선시킬 수 있는 구리 금속을 배선층으로 이용하는 방법이 연구되고 있다. 그런데, 상기 구리 금속을 이용하여 배선층을 형성할 경우, 구리 금속의 부식으로 인한 구리 금속의 식각 어려움 때문에 콘택홀의 매몰과 구리 배선층을 동시에 형성하는 소위, '이중 다마신(dual Damascene)' 공정을 이용하여 구리 배선층을 형성한다. 그러나, 상기 이중 다마신 공정은 미세하고 큰 종횡비를 갖는 비아홀을 형성하기 위한 반응성 이온 식각, 비아 저항을 줄이기 위하여 비아홀의 세정 및 높은 종횡비를 갖는 비아홀에 구리 배선층의 매립 등이 배선폭 및 비아홀이 작아짐에 따라 매우 어렵게 되었다. 이에 따라, 알루미늄 필라를 이용하여 구리 배선층을 형성하는 것이 제안되었다.
도 1 내지 도 4는 종래의 알루미늄 필라를 이용한 반도체 소자의 구리 배선층 형성 방법을 설명하기 위하여 도시한 단면도들이다.
도 1을 참조하면, 하지층(1) 상에 제1 층간 절연막(3)을 형성한 후 상기 제1 층간 절연막(3) 내에 사진식각공정을 이용하여 제1 트랜치(4)를 형성한다. 이어서, 상기 제1 트랜치(4)가 형성된 하지층(1)의 전면에 구리막을 형성한 후 화학기계적연마하여 상기 제1 트랜치(4) 내에 제1 구리 배선층(5)을 형성한다.
도 2를 참조하면, 이어서, 상기 제1 구리 배선층(5)이 형성된 하지층(1) 전면에 식각 정지막(7) 및 알루미늄층(9)을 형성한다. 상기 식각 정지막(7)은 텅스텐막(W) 및 텅스텐 질화막(WNx)의 이중막으로 형성한다. 상기 식각 정지막(7)은 후속 공정의 알루미늄막의 식각시 식각 정지 역할을 하고, 후에 형성되는 알루미늄 필라와 제1 구리 배선층(5) 간의 확산 방지막 역할도 수행한다. 다음에, 상기 알루미늄층(9) 상에 상기 알루미늄층(9)을 패터닝하기 위한 하드 마스크 패턴(11)을 형성한다. 상기 하드 마스크 패턴(11)은 화학기상증착법을 이용하여 실리콘 질화막으로 형성한다.
도 3을 참조하면, 상기 하드 마스크 패턴(11)을 이용하여 상기 알루미늄막(9) 및 식각 정지막(7)을 식각하여 알루미늄 필라(9a), 및 식각 정지 패턴(7a)을 형성한다. 상기 식각 정지 패턴(7a)은 알루미늄 필라(9a)의 하부에만 남게된다.
계속하여, 상기 하드 마스크 패턴(11), 알루미늄 필라(9a) 및 식각 정지 패턴(7a)이 형성된 결과물 전면에 확산 및 산화 방지막(13)을 형성한다. 이렇게 되면, 상기 하드 마스크 패턴(11), 알루미늄 필라(9a) 및 식각 정지 패턴(7a)을 둘러싸면서 제1 층간 절연막(3) 및 제1 구리 배선층(5) 상에 확산 및 산화 방지막(13)이 형성된다. 상기 확산 및 산화 방지막(13)은 상기 제1 구리 배선층(5)의 구리가 층간 절연막 등으로 확산을 방지함과 아울러 제1 구리 배선층(5)의 산화를 방지하기 위하여 실리콘 질화막으로 형성한다.
도 4를 참조하면, 상기 확산 및 산화 방지막(13), 하드 마스크 패턴(11), 알루미늄 필라(9a) 및 식각 정지 패턴(7a)이 형성된 결과물 전면에 충분한 두께로 제2 층간 절연막(15)을 형성한다. 이어서, 상기 알루미늄 필라(9a)의 상부를 노출하는 제2 트랜치(17)를 형성한다. 이때, 상기 하드 마스크 패턴(11) 상의 확산 및 산화 방지막(13)이 식각되어 확산 및 산화 방지막 패턴(13a)이 형성되고, 상기 하드 마스크 패턴(11)은 제거된다. 이에 따라, 상기 확산 및 산화 방지막 패턴(13a)은 알루미늄 필라(9a)의 양측벽에 계속 남아 있게 된다. 계속하여, 상기 제2 트랜치(17)가 형성된 결과물 전면에 구리층을 형성한 후 화학기계적연마하여 제2 트랜치(17) 내에 제2 구리 배선층(19)을 형성한다.
그런데, 종래의 알루미늄 필라(9a)를 채용한 반도체 소자의 구리 배선층 형성 방법에 의하면, 상기 확산 및 산화 방지막 패턴(13a)인 실리콘 질화막이 제거되지 않고 알루미늄 필라들(9a) 사이에 남아 있게 된다. 이렇게 유전율이 7.5 정도인 실리콘 질화막이 알루미늄 필라들(9a) 사이에 존재하게 되면 층간 절연막 전체의 유효 유전율(effective dielectric constant)을 상승시켜 반도체 소자의 RC 지연 시간을 크게 증가시키게 된다. 다시 말하면, 도 4의 참조번호 18과 같이 알루미늄 필라들(9a)사이에 존재하는 커패시터의 유효 유전율을 상승시켜 반도체 소자의 RC 지연 시간을 크게 증가시키게 된다. 더욱이, 이러한 RC 지연 시간의 증가는 반도체 소자가 집적화될수록 더욱 심해지게 된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 알루미늄 필라를 채용할 때 상술한 문제점을 해결하여 RC 지연 시간을 줄일 수 있는 반도체 소자의 구리 배선층을 제공하는데 있다.
또한, 본 발명의 다른 기술적 과제는 상기 반도체 소자의 구리 배선층 형성 방법을 제공하는 데 있다.
도 1 내지 도 4는 종래의 알루미늄 필라를 이용한 반도체 소자의 구리 배선층 형성 방법을 설명하기 위하여 도시한 단면도들이다.
도 5는 본 발명에 의하여 알루미늄 필라를 채용한 반도체 소자의 구리 배선층을 설명하기 위하여 도시한 단면도이다.
도 6 내지 도 12는 도 5에 도시한 본 발명의 반도체 소자의 구리 배선층 형성 방법을 설명하기 위하여 도시한 단면도들이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 반도체 소자의 구리 배선층은 하지층 상에 형성되고 표면 근방에 제1 트랜치가 형성된 제1 층간 절연막과, 상기 제1 트랜치를 매립하는 제1 구리 배선층과, 상기 제1 구리 배선층 상에 순차적으로 형성된 식각 정지 패턴 및 알루미늄 필라를 포함한다. 그리고, 상기 알루미늄 필라의 양측벽에는 형성되지 않고 상기 제1 구리 배선층 상에만 형성된 확산 및 산화 방지막과, 상기 확산 및 산화 방지막과 알루미늄 필라 상에 형성되고 상기 알루미늄 필라의 상부를 노출하는 제2 트랜치가 형성된 제2 층간 절연막과, 상기 제2 트랜치를 매립하는 제2 구리 배선층을 포함한다.
상기 제1 트랜치 및 제2 트랜치의 바닥 및 양측벽에는 각각 제1 배리어 금속 패턴 및 제2 배리어 금속 패턴이 더 형성되어 있을 수 있다. 상기 알루미늄 필라에는 구리 금속이 더 포함되어 있을 수 있다. 상기 확산 및 산화 방지막은 증착과 식각이 인시츄로 진행되는 고밀도 플라즈마 화학기상증착법(HDP CVD)을 이용하여 형성될 수 있다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명의 반도체 소자의 구리 배선층 형성 방법은 하지층 상에 제1 트랜치를 갖는 제1 층간 절연막을 형성한 후, 상기 제1 트랜치를 매립하는 제1 구리 배선층을 형성하는 단계를 포함한다. 이어서, 상기 제1 구리 배선층 상에 식각 정지 패턴 및 알루미늄 필라를 순차적으로 형성한 후 상기 알루미늄 필라의 양측벽을 제외한 알루미늄 필라의 상부 표면 및 제1 구리 배선층 상에 확산 및 산화 방지막을 형성한다. 상기 알루미늄 필라의 상부를 노출하는 제2 트랜치를 갖는 제2 층간 절연막을 형성한 후, 상기 제2 트랜치를 매립하는 제2 구리 배선층을 형성한다.
상기 제1 구리 배선층 및 제2 구리 배선층을 형성하는 단계 전에 상기 제1 트랜치 및 제2 트랜치의 바닥 및 양측벽에 각각 제1 배리어 금속 패턴 및 제2 배리어 금속 패턴을 형성하는 단계를 더 포함할 수 있다. 상기 알루미늄 필라에는 구리 금속이 더 포함되어 있을 수 있다. 상기 확산 및 산화 방지막은 증착과 식각이 인시츄로 진행되는 고밀도 플라즈마 화학기상증착법(HDP CVD)으로 형성할 수 있다.
또한, 본 발명의 다른 예에 의한 반도체 소자의 구리 배선층 형성 방법은 하지층 상에 제1 트랜치를 갖는 제1 층간 절연막을 형성하는 단계를 포함한다. 이어서, 상기 제1 트랜치의 양측벽 및 바닥에 제1 배리어 금속 패턴을 형성하고, 제1 트랜치를 매립하는 제1 구리 배선층을 형성한다. 다음에, 상기 제1 구리 배선층 상에 식각 정지 패턴 및 알루미늄 필라를 순차적으로 형성한다. 상기 알루미늄 필라의 양측벽을 제외한 알루미늄 필라의 상부 표면, 제1 구리 배선층 및 제1 배리어 금속 패턴 상에 확산 및 산화 방지막을 형성한다. 상기 알루미늄 필라의 상부를 노출하는 제2 트랜치를 갖는 제2 층간 절연막을 형성한다. 상기 제2 트랜치의 양측벽 및 바닥에 제2 배리어 금속 패턴을 형성하고, 상기 제1 배리어 금속 패턴 상에는 상기 제2 트랜치를 매립하는 제2 구리 배선층을 형성한다.
상술한 본 발명의 반도체 소자는 확산 및 산화 방지막이 알루미늄 필라들 사이에 남아 있지 않아 알루미늄 필라들 사이에 존재하는 커패시터의 커패시턴스값을 감소시켜 RC 지연 시간을 줄일 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 5는 본 발명에 의하여 알루미늄 필라를 채용한 반도체 소자의 구리 배선층을 설명하기 위하여 도시한 단면도이다.
구체적으로, 하지층(21), 예컨대 반도체 기판이나 금속층 상에 제1 층간 절연막(23)이 형성되어 있다. 상기 제1 층간 절연막(23)의 표면 근방에 제1 트랜치(25)가 형성되어 있다. 상기 제1 트랜치(25)의 양측벽 및 바닥에 제1 배리어 금속 패턴(27a)이 형성되어 있다. 상기 제1 배리어 금속 패턴(27a)은 Ta, Ti, WN, TiN 또는 TaN의 단일막으로 형성하거나, Ta와TiN, Ti와TiN, 또는 Ta와TaN의 복합막으로 구성한다. 상기 제1 배리어 금속 패턴(27a) 상에는 상기 제1 트랜치(25)를 매립하는 제1 구리 배선층(29a)이 형성되어 있다.
그리고, 상기 제1 구리 배선층(29a) 상에는 식각 정지 패턴(31a) 및 알루미늄 필라(33a)가 순차적으로 형성되어 있다. 상기 식각 정지 패턴(31a)은 WN, Ti, TiN, Ta 또는 TaN막으로 구성한다. 상기 식각 정지 패턴(31a)은 알루미늄 필라(33a) 형성시 식각 정지 역할을 수행하면서 알루미늄 필라(33a)와 제1 구리 배선층(29a)간의 확산 방지막 역할도 수행한다. 상기 알루미늄 필라(33a)에는 필요에 따라 구리 금속이 더 포함되어 있을 수도 있다.
그리고, 상기 제1 구리 배선층(29a), 제1 배리어 금속 패턴(27a) 및 제1 층간 절연막(23) 상에는 확산 및 산화 방지막(37a)이 형성되어 있다. 상기 확산 및 산화 방지막(37a)은 SiN, SiON 또는 SiC막으로 구성한다. 특히, 상기 확산 및 산화 방지막(37a)은 증착과 식각이 인시츄로 진행되는 고밀도 플라즈마 화학기상증착법((high density plasma chemical vapor deposition: HDP CVD)을 이용하여 형성하기 때문에 상기 알루미늄 필라(33a)의 양측벽에는 형성되지 않는다.이에 따라, 도 4와 비교하여 상기 알루미늄 필라(33a) 사이에 존재하는 커패시터의 커패시턴스값을 줄일 수 있기 때문에 반도체 소자의 RC 지연시간을 줄일 수 있다.
그리고, 상기 확산 및 산화 방지막(37a)과 알루미늄 필라(33a) 상에는 제2 층간 절연막(38)이 형성되어 있다. 상기 제2 층간 절연막(38)에는 알루미늄 필라(33a)의 상부를 노출하는 제2 트랜치(39)가 형성되어 있다. 상기 제2 트랜치(39)의 양측벽 및 바닥에는 제2 배리어 금속 패턴(41a)이 형성되어 있다. 상기 제2 배리어 금속 패턴(41a)은 Ta, Ti, WN, TiN 또는 TaN의 단일막으로 형성하거나, Ta와TiN, Ti와TiN, 또는 Ta와TaN의 복합막으로 구성한다. 상기 제2 배리어 금속 패턴(41a) 상에는 상기 제2 트랜치(39)를 매립하는 제2 구리 배선층(43a)이 형성되어 있다.
도 6 내지 도 12는 도 5에 도시한 본 발명의 반도체 소자의 구리 배선층 형성 방법을 설명하기 위하여 도시한 단면도들이다.
도 6을 참조하면, 하지층(21), 예컨대 반도체 기판이나 금속층 상에 제1 층간 절연막(23), 예컨대 산화막, PSG막, BPSG막 등을 형성한다. 이어서, 사진식각공정을 이용하여 상기 제1 층간 절연막(23)에 제1 트랜치(25)를 형성한다.
도 7을 참조하면, 상기 제1 트랜치(25)가 형성된 하지층(21)의 전면에 제1 배리어 금속막(27)을 50∼800Å의 두께로 형성한다. 이렇게 되면, 상기 제1 트랜치(25)의 양측벽 및 바닥을 피복하도록 제1 배리어 금속막(27)이 형성된다. 상기 제1 배리어 금속막(27)은 Ta, Ti, WN, TiN 또는 TaN의 단일막으로 형성하거나, Ta와TiN, Ti와TiN, 또는 Ta와TaN의 복합막으로 형성한다. 상기 제1 배리어금속막(27)은 후에 형성되는 구리막을 용이하게 형성되고, 후에 형성되는 구리 배선층의 구리가 제1 층간절연막(23)으로 확산하는 것을 방지하기 위하여 형성한다. 다음에, 상기 제1 배리어 금속막(27) 상에 상기 제1 트랜치(25)를 매립하도록 제1 구리막(29)을 3000∼20000Å, 더욱 바람직하게는 5000Å이나 12000Å의 두께로 형성한다.
도 8을 참조하면, 제1 층간 절연막(23)을 식각정지점으로 상기 제1 구리막(29) 및 제1 배리어 금속막(27)을 화학기계폴리싱(CMP)방법으로 연마하여 제1 트랜치(25)를 매립하는 제1 구리 배선층(29a) 및 제1 배리어 금속 패턴(27a)을 형성한다. 상기 제1 배리어 금속 패턴(27a)은 상기 제1 트랜치(25)의 양측벽 및 바닥에 형성된다.
도 9를 참조하면, 상기 제1 구리 배선층(29a) 및 제1 배리어 금속 패턴(27a)이 형성된 하지층(21)의 전면에 식각 정지막(31)을 형성한다. 상기 식각 정지막(31)은 WN, Ti, TiN, Ta 또는 TaN으로 형성한다. 상기 식각 정지막(31)은 후공정의 알루미늄막의 식각시 식각 정지 역할을 하고, 후에 형성되는 알루미늄 필라와 제1 구리 배선층(29a) 간의 확산 방지막 역할도 수행한다.
다음에, 상기 식각 정지막(31) 상에 알루미늄막(33)을 형성한다. 상기 알루미늄막(33)에는 필요에 따라 구리 금속이 더 포함되어 있을 수 있다. 계속하여, 사진 식각 공정을 이용하여 상기 제1 구리 배선층(29a)의 상부에 대응하게 상기 알루미늄막(33) 상에 하드 마스크 패턴(35)을 형성한다. 상기 하드 마스크 패턴(35)은 SiN, SiC, SiON과 같이 포토레지스트 패턴과 식각선택비가 높은 막을 이용한다. 물론, 하드 마스크 패턴(35)을 사용하지 않고 포토레지스트 패턴을 이용할 수 도 있다.
도 10을 참조하면, 상기 하드 마스크 패턴(35)을 식각 마스크로 하여 상기 알루미늄막(33)을 식각하여 알루미늄 필라(33a)를 형성한다. 이때, 상기 식각 정지막(31)이 식각정지점으로 작용한다. 이어서, 상기 하드 마스크 패턴(35) 및 알루미늄 필라(33a)를 식각 마스크로 하여 상기 식각 정지막(31)을 식각하여 상기 알루미늄 필라(33a) 하부에 식각 정지 패턴(31a)을 형성한다.
도 11을 참조하면, 앞선 공정에서 식각 마스크로 이용한 하드 마스크 패턴(35)을 제거한다. 이어서, 상기 알루미늄 필라(33a), 제1 구리 배선층 및(29a), 제1 배리어 금속 패턴(27a) 및 제1 층간 절연막(23) 상에 확산 및 산화 방지막(37)을 50∼500Å의 두께로 형성한다. 상기 확산 및 방지막(37)은 상기 제1 구리 배선층(29a)의 구리가 층간 절연막 등으로 확산하는 것을 방지함과 아울러 제1 구리 배선층(29a)의 산화를 방지하기 위하여 형성한다.
특히, 본 발명의 확산 및 산화 방지막(37)은 증착과 식각이 인시츄로 진행되는 고밀도 플라즈마 화학기상증착법(high density plasma chemical vapor deposition: HDP CVD)을 이용하여 형성한다. 이렇게 고밀도 플라즈마 화학기상증착법을 이용할 경우, 상기 확산 및 산화 방지막(37)은 종래와 다르게 알루미늄 필라(33a)의 양측벽에는 형성되지 않고 알루미늄 필라(33a)의 상부 표면과 제1 층간 절연막(23), 제1 구리 배선층(29a) 및 제1 배리어 금속 패턴(27a) 상에만 형성된다. 본 실시예에서, 상기 확산 및 산화 방지막(37)은 SiH4, NH3(또는 N2), Ar(또는 He)의 혼합 가스를 이용하여 실리콘 질화막(SiN막)으로 형성하는데, SiON 또는 SiC막으로 형성할 수 도 있다.
이와 같이 본 발명은 확산 및 산화 방지막(37)을 알루미늄 필라(33a)의 양측벽에 형성되지 않아 도 5의 참조번호 45에 도시한 알루미늄 필라들(33a) 사이의 절연막에서 발생하는 커패시터스값을 감소시켜 반도체 소자의 RC 지연 시간을 줄일 수 있다.
도 12를 참조하면, 상기 확산 및 산화 방지막(37), 알루미늄 필라(33a) 및 식각 정지 패턴(31a)이 형성된 결과물 전면에 충분한 두께로 제2 층간 절연막(38)을 형성한다. 이어서, 상기 알루미늄 필라(33a)의 상부를 노출하는 제2 트랜치(39)를 형성한다. 이때, 상기 알루미늄 필라(33a) 상의 확산 및 산화 방지막(37)은 제거된다. 계속하여, 상기 제2 트랜치(39)가 형성된 결과물 전면에 제2 배리어 금속막(41) 및 제2 구리층(43)을 형성한다. 상기 제2 배리어 금속막(41)은 제1 배리어 금속막(27)과 동일 물질을 이용하여 50∼800Å의 두께로 형성한다. 상기 제2 구리층(43)은 3000∼20000Å, 더욱 바람직하게는 5000Å이나 12000Å의 두께로 형성한다. 이어서, 상기 제2 배리어 금속막(41) 및 제2 구리층(43)을 화학기계적연마하여 도 5와 같이 제2 트랜치(39) 내에 제2 배리어 금속 패턴(41a) 및 제2 구리 배선층(43a)을 형성하여 본 발명을 완성한다.
이상과 같이 확산 및 산화 방지막(37)을 알루미늄 필라(33a)의 양측벽에 형성하지 않고 구리 배선층을 형성한 본 발명의 반도체 소자와 도 4와 같이 확산 및 산화 방지막(13a)을 알루미늄 필라(9a)의 양측벽에 형성하고 구리 배선층을 형성한 종래의 반도체 소자간에 알루미늄 필라들(33a) 사이의 절연막에서 발생하는 커패시터스값을 하기 표 1에 도시하였다.
조 건 커패시턴스값(pF)
알루미늄 필라의 양측벽에 확산 및 산화 방지막이 있는 경우(종래) 46
알루미늄 필라의 양측벽에 확산 및 산화 방지막이 없는 경우(본 발명) 44
표 1에 도시한 바와 같이 본 발명의 구리 배선층을 갖는 반도체 소자는 종래의 구리 배선층을 갖는 소자에 비하여 커패시턴스값을 약 5줄여 반도체 소자의 RC 지연 시간을 크게 줄일 수 있다. 다시 말해, 본 발명은 유효 굴절률이 7.5 정도인 실리콘 질화막이 알루미늄 필라들(33a) 사이에 남아 있지 않기 때문에 알루미늄 필라들(33a) 사이의 절연막의 유효 유전율이 감소된다. 이에 따라, 본 발명은 도 5의 참조번호 45로 도시한 바와 같이 알루미늄 필라들 사이의 커패시터의 커패시턴스값을 감소시킬 수 있다. 더욱이, 본 발명에 의한 RC 지연 시간의 감소는 반도체 소자가 집적화될수록 더욱 중요하게 된다.
이상, 실시예를 통하여 본 발명을 구체적으로 설명하였지만, 본 발명은 이에 한정되는 것이 아니고, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식으로 그 변형이나 개량이 가능하다.
상술한 바와 같이 알루미늄 필라 및 구리 배선층을 채용한 본 발명의 반도체소자는 확산 및 산화 방지막인 실리콘 질화막이 알루미늄 필라들 사이에 남아 있지 않는다. 따라서, 본 발명의 반도체 소자는 알루미늄 필라들 사이의 절연막의 유효 유전율이 감소되어 알루미늄 필라들 사이에 존재하는 커패시터의 커패시턴스값을 감소시킬 수 있다. 결과적으로, 본 발명의 반도체 소자는 RC 지연 시간을 감소시켜 제품의 특성을 개선할 수 있다.

Claims (20)

  1. 하지층 상에 형성되고 표면 근방에 제1 트랜치가 형성된 제1 층간 절연막;
    상기 제1 트랜치를 매립하는 제1 구리 배선층;
    상기 제1 구리 배선층 상에 순차적으로 형성된 식각 정지 패턴 및 알루미늄 필라;
    상기 알루미늄 필라의 양측벽에는 형성되지 않고 상기 제1 구리 배선층 상에만 형성된 확산 및 산화 방지막;
    상기 확산 및 산화 방지막과 알루미늄 필라 상에 형성되고 상기 알루미늄 필라의 상부를 노출하는 제2 트랜치가 형성된 제2 층간 절연막; 및
    상기 제2 트랜치를 매립하는 제2 구리 배선층을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 구리 배선층.
  2. 제1항에 있어서, 상기 제1 트랜치 및 제2 트랜치의 바닥 및 양측벽에는 각각 제1 배리어 금속 패턴 및 제2 배리어 금속 패턴이 형성되어 있는 것을 특징으로 하는 반도체 소자의 구리 배선층.
  3. 제2항에 있어서, 상기 제1 배리어 금속 패턴 및 제2 배리어 금속 패턴은 Ta, Ti, WN, TiN 또는 TaN의 단일막으로 구성하거나, Ta와TiN, Ti와TiN 또는 Ta와TaN의 복합막으로 이루어지는 것을 특징으로 하는 반도체 소자의 구리 배선층.
  4. 제1항에 있어서, 상기 알루미늄 필라에는 구리 금속이 더 포함되어 있는 것을 특징으로 하는 반도체 소자의 구리 배선층.
  5. 제1항에 있어서, 상기 확산 및 산화 방지막은 증착과 식각이 인시츄로 진행되는 고밀도 플라즈마 화학기상증착법(HDP CVD)을 이용하여 형성된 것을 특징으로 하는 반도체 소자의 구리 배선층.
  6. 제1항에 있어서, 상기 확산 및 산화 방지막은 SiN, SiON 또는 SiC막으로 이루어지는 것을 특징으로 하는 반도체 소자의 구리 배선층.
  7. 제1항에 있어서, 상기 식각 정지 패턴은 WN, Ti, TiN, Ta 또는 TaN막으로 이루어지는 것을 특징으로 하는 반도체 소자의 구리 배선층.
  8. 하지층 상에 제1 트랜치를 갖는 제1 층간 절연막을 형성하는 단계;
    상기 제1 트랜치를 매립하는 제1 구리 배선층을 형성하는 단계;
    상기 제1 구리 배선층 상에 식각 정지 패턴 및 알루미늄 필라를 순차적으로 형성하는 단계;
    상기 알루미늄 필라의 양측벽을 제외한 알루미늄 필라의 상부 표면 및 제1 구리 배선층 상에 확산 및 산화 방지막을 형성하는 단계;
    상기 알루미늄 필라의 상부를 노출하는 제2 트랜치를 갖는 제2 층간 절연막을 형성하는 단계; 및
    상기 제2 트랜치를 매립하는 제2 구리 배선층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 구리 배선층 형성 방법.
  9. 제8항에 있어서, 상기 제1 구리 배선층 및 제2 구리 배선층을 형성하기 전에 상기 제1 트랜치 및 제2 트랜치의 바닥 및 양측벽에 각각 제1 배리어 금속 패턴 및 제2 배리어 금속 패턴을 형성하는 단계를 더 구비하는 것을 특징으로 하는 반도체 소자의 구리 배선층 형성 방법.
  10. 제9항에 있어서, 상기 제1 배리어 금속 패턴 및 제2 배리어 금속 패턴은 Ta, Ti, WN, TiN 또는 TaN의 단일막으로 형성하거나, Ta와TiN, Ti와TiN, 또는 Ta와TaN의 복합막으로 형성하는 것을 특징으로 하는 반도체 소자의 구리 배선층 형성 방법.
  11. 제8항에 있어서, 상기 알루미늄 필라에는 구리 금속이 더 포함되어 있는 것을 특징으로 하는 반도체 소자의 구리 배선층 형성 방법.
  12. 제8항에 있어서, 상기 식각 정지 패턴 및 알루미늄 필라의 형성 단계는 상기 제1 구리 배선층 상에 식각 정지막 및 알루미늄막을 순차적으로 형성하는 단계와, 상기 알루미늄막 상에 하드 마스크 패턴을 형성하는 단계와, 상기 하드 마스크 패턴을 식각마스크로 상기 알루미늄막 및 식각 정지막을 패터닝하는 단계와, 상기 하드 마스크 패턴을 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 구리 배선층 형성 방법.
  13. 제12항에 있어서, 상기 식각 정지막은 WN, Ti, TiN, Ta 또는 TaN막으로 형성하는 것을 특징으로 하는 반도체 소자의 구리 배선층 형성 방법.
  14. 제12항에 있어서, 상기 하드 마스크 패턴은 SiN, SiON 또는 SiC막으로 형성하는 것을 특징으로 하는 반도체 소자의 구리 배선층 형성 방법.
  15. 제8항에 있어서, 상기 확산 및 산화 방지막은 증착과 식각이 인시츄로 진행되는 고밀도 플라즈마 화학기상증착법(HDP CVD)으로 형성하는 것을 특징으로 하는 반도체 소자의 구리 배선층 형성 방법.
  16. 제8항에 있어서, 상기 확산 및 산화 방지막은 SiN, SiON 또는 SiC막으로 형성하는 것을 특징으로 하는 반도체 소자의 구리 배선층 형성 방법.
  17. 하지층 상에 제1 트랜치를 갖는 제1 층간 절연막을 형성하는 단계;
    상기 제1 트랜치의 양측벽 및 바닥에 제1 배리어 금속 패턴을 형성하고, 제1 트랜치를 매립하는 제1 구리 배선층을 형성하는 단계;
    상기 제1 구리 배선층 상에 식각 정지 패턴 및 알루미늄 필라를 순차적으로 형성하는 단계;
    상기 알루미늄 필라의 양측벽을 제외한 알루미늄 필라의 상부 표면, 제1 구리 배선층 및 제1 배리어 금속 패턴 상에 확산 및 산화 방지막을 형성하는 단계;
    상기 알루미늄 필라의 상부를 노출하는 제2 트랜치를 갖는 제2 층간 절연막을 형성하는 단계; 및
    상기 제2 트랜치의 양측벽 및 바닥에 제2 배리어 금속 패턴을 형성하고, 상기 제1 배리어 금속 패턴 상에는 상기 제2 트랜치를 매립하는 제2 구리 배선층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 구리 배선층 형성 방법.
  18. 제17항에 있어서, 상기 제1 배리어 금속 패턴 및 제2 배리어 금속 패턴은 Ta, Ti, WN, TiN 또는 TaN의 단일막으로 형성하거나, Ta와TiN, Ti와TiN, 또는 Ta와TaN의 복합막으로 형성하는 것을 특징으로 하는 반도체 소자의 구리 배선층 형성 방법.
  19. 제17항에 있어서, 상기 확산 및 산화 방지막은 증착과 식각이 인시츄로 진행되는 고밀도 플라즈마 화학기상증착법(HDP CVD)을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 구리 배선층 형성 방법.
  20. 제17항에 있어서, 상기 확산 및 산화 방지막은 SiN, SiON 또는 SiC막으로 형성하는 것을 특징으로 하는 반도체 소자의 구리 배선층 형성 방법.
KR1019990052390A 1999-11-24 1999-11-24 알루미늄 필라를 채용한 반도체 소자의 구리 배선층 및 그 형성방법 KR100311047B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990052390A KR100311047B1 (ko) 1999-11-24 1999-11-24 알루미늄 필라를 채용한 반도체 소자의 구리 배선층 및 그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990052390A KR100311047B1 (ko) 1999-11-24 1999-11-24 알루미늄 필라를 채용한 반도체 소자의 구리 배선층 및 그 형성방법

Publications (2)

Publication Number Publication Date
KR20010047951A KR20010047951A (ko) 2001-06-15
KR100311047B1 true KR100311047B1 (ko) 2001-11-05

Family

ID=19621562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990052390A KR100311047B1 (ko) 1999-11-24 1999-11-24 알루미늄 필라를 채용한 반도체 소자의 구리 배선층 및 그 형성방법

Country Status (1)

Country Link
KR (1) KR100311047B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4063619B2 (ja) * 2002-03-13 2008-03-19 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20010047951A (ko) 2001-06-15

Similar Documents

Publication Publication Date Title
US6696222B2 (en) Dual damascene process using metal hard mask
US5801094A (en) Dual damascene process
US6211561B1 (en) Interconnect structure and method employing air gaps between metal lines and between metal layers
US6468894B1 (en) Metal interconnection structure with dummy vias
KR100442863B1 (ko) 금속-절연체-금속 커패시터 및 다마신 배선 구조를 갖는반도체 소자의 제조 방법
US8860225B2 (en) Devices formed with dual damascene process
US6309955B1 (en) Method for using a CVD organic barc as a hard mask during via etch
US6534835B2 (en) Damascene structure with low dielectric constant insulating layers
KR100219508B1 (ko) 반도체장치의 금속배선층 형성방법
KR20000077104A (ko) 산화물 충전을 통한 이중 다마신 공정의 수율 향상
US6495448B1 (en) Dual damascene process
US6372631B1 (en) Method of making a via filled dual damascene structure without middle stop layer
KR100442867B1 (ko) 반도체 소자의 듀얼 다마신 구조 형성방법
US6506680B1 (en) Method of forming connections with low dielectric insulating layers
US6994949B2 (en) Method for manufacturing multi-level interconnections with dual damascene process
US6849536B2 (en) Inter-metal dielectric patterns and method of forming the same
US6329290B1 (en) Method for fabrication and structure for high aspect ratio vias
US20030222349A1 (en) Semiconductor device with multilayer interconnection structure
US6346474B1 (en) Dual damascene process
US20060046469A1 (en) Method for manufacturing a semiconductor device
KR100311047B1 (ko) 알루미늄 필라를 채용한 반도체 소자의 구리 배선층 및 그 형성방법
US7112537B2 (en) Method of fabricating interconnection structure of semiconductor device
KR20030058523A (ko) 듀얼 다마신공정에 의한 다층 금속배선의 형성 방법
US6081032A (en) Dual damascene multi-level metallization and interconnection structure
US5976967A (en) Dual damascene process for multi-level metallization and interconnection structure

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080904

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee