KR100311010B1 - Method for testing ic - Google Patents
Method for testing ic Download PDFInfo
- Publication number
- KR100311010B1 KR100311010B1 KR1019980019053A KR19980019053A KR100311010B1 KR 100311010 B1 KR100311010 B1 KR 100311010B1 KR 1019980019053 A KR1019980019053 A KR 1019980019053A KR 19980019053 A KR19980019053 A KR 19980019053A KR 100311010 B1 KR100311010 B1 KR 100311010B1
- Authority
- KR
- South Korea
- Prior art keywords
- node
- integrated circuit
- devices
- numbers
- circuit board
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000012360 testing method Methods 0.000 title abstract 3
- 239000003990 capacitor Substances 0.000 claims description 7
- 238000007689 inspection Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000011960 computer-aided design Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 101000983970 Conus catus Alpha-conotoxin CIB Proteins 0.000 description 1
- 101000932768 Conus catus Alpha-conotoxin CIC Proteins 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
- G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
본 발명은, 집적회로소자(IC)들의 검사 방법에 관한 것으로서, 보다 상세하게는, 인쇄회로기판(PCB)상에 실장된 집적회로소자들의 전기적 기능을 검사하는 방법에 관한 것이다.The present invention relates to a method for inspecting integrated circuit devices (ICs), and more particularly, to a method for inspecting electrical functions of integrated circuit devices mounted on a printed circuit board (PCB).
도 1 및 도 2를 참조하면, 종래의 집적회로소자들의 검사 방법은, 인쇄회로기판(1)상에 실장된 집적회로소자들(U1, ..., U4)을 그 배열 순서대로 검사하도록 되어 있다. 예를 들어, 제1 집적회로소자(U1)를 첫 번째로 검사하고(단계 21), 제2 집적회로소자(U2)를 두 번째로 검사하고(단계 22), 제3 집적회로소자(U3)를 세 번째로 검사하고(단계 23), 제4 집적회로소자(U4)를 네 번째로 검사한다(단계 24).1 and 2, a conventional method for inspecting integrated circuit devices is to inspect integrated circuit elements U1, ..., U4 mounted on the printed circuit board 1 in the arrangement order. have. For example, the first integrated circuit device U1 is inspected first (step 21), the second integrated circuit device U2 is inspected second (step 22), and the third integrated circuit device U3 is inspected. Is examined a third time (step 23), and a fourth inspection of the fourth integrated circuit device U4 (step 24).
상기와 같은 종래의 검사 방법은, 복수의 집적회로소자들을 동시에 검사하지 못한다. 그 이유는, 동시 검사시 서로 간섭을 일으키지 않는 집적회로소자들을 선별하지 못하기 때문이다. 이에 따라, 검사 시간이 길어지는 문제점을 안고 있다.The conventional inspection method as described above does not simultaneously inspect a plurality of integrated circuit elements. The reason is that it is not possible to select the integrated circuit elements which do not interfere with each other during the simultaneous inspection. Accordingly, there is a problem in that the inspection time becomes long.
본 발명의 목적은, 서로 간섭을 일으키지 않는 집적회로소자들을 선별하여 동시에 검사할 수 있는 방법을 제공하는 것이다.It is an object of the present invention to provide a method for screening and simultaneously examining integrated circuit devices that do not interfere with each other.
도 1은 종래의 집적회로소자들의 검사 방법을 설명하기 위한 한 인쇄회로기판의 개략도이다.1 is a schematic diagram of a printed circuit board for explaining a conventional method of inspecting integrated circuit devices.
도 2는 종래의 집적회로소자들의 검사 방법을 보여주는 흐름도이다.2 is a flowchart illustrating a method of inspecting a conventional integrated circuit device.
도 3은 본 발명의 일 실시예에 따라, 동시측정 가능한 집적회로소자들의 설정 과정을 보여주는 흐름도이다.FIG. 3 is a flowchart illustrating a process of configuring simultaneous measurable integrated circuit devices according to an exemplary embodiment of the present invention.
도 4는 두 노드들 사이에 저항기가 연결된 상태를 보여주는 블록도이다.4 is a block diagram showing a state in which a resistor is connected between two nodes.
도 5는 도 4의 등가 블록도이다.5 is an equivalent block diagram of FIG. 4.
도 6은 도 3의 설정 과정이 적용되는 한 인쇄회로기판의 개략도이다.6 is a schematic diagram of a printed circuit board to which the setting process of FIG. 3 is applied.
도 7은 도 3의 단계 33이 수행되는 과정을 보여주는 도면이다.FIG. 7 illustrates a process in which step 33 of FIG. 3 is performed.
도 8은 도 3의 단계 34가 수행되는 과정을 보여주는 도면이다.8 is a view illustrating a process in which step 34 of FIG. 3 is performed.
도 9는 도 3의 단계 35가 수행되는 과정을 보여주는 도면이다.9 is a diagram illustrating a process in which step 35 of FIG. 3 is performed.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
1, 6...인쇄회로기판, U1, ..., U11...집적회로소자의 번호,1, 6 ... printed circuit board, U1, ..., U11 ... number of integrated circuit elements,
R1...저항기, C1...콘덴서.R1 ... resistor, C1 ... capacitor.
상기 목적을 이루기 위한 본 발명의 집적회로소자들의 검사 방법은, (a) 인쇄회로기판상의 각 노드(node) 번호에 대하여, 상응하는 각 노드에 연결된 집적회로소자들 및 그 핀 번호를 구하는 단계를 포함한다. 다음에, (b) 상기 각 노드 사이에 연결된 아날로그 소자들을 등가화하여, 중복된 노드 번호들을 단일화 한다. 다음에, (c) 단일화된 각 노드 번호에 대하여, 상응하는 각 노드에 연결된 집적회로소자들의 번호를 구한다. 다음에, (d) 상기 단일화된 각 노드 번호의 노드에 단독 연결된 집적회로소자들의 번호를 구한다. 그리고, (e) 상기 단독 연결된 집적회로소자들을 동시에 검사한다.In order to achieve the above object, an inspection method of integrated circuit devices according to the present invention includes the steps of: (a) obtaining, for each node number on a printed circuit board, integrated circuit elements connected to each corresponding node and the pin number thereof; Include. Next, (b) equalize the analog elements connected between each node to unify duplicate node numbers. Next, (c) for each unified node number, the number of integrated circuit elements connected to each corresponding node is obtained. Next, (d) the number of integrated circuit elements connected solely to the node of each unified node number is obtained. And (e) simultaneously inspecting the singly connected integrated circuit elements.
본 발명에 따른 상기 단계 (d)에서 구해진 번호의 집적회로소자들은 상기 단계 (e)의 동시 검사 과정에서 서로 간섭을 일으키지 않는다.The integrated circuit devices of the number obtained in step (d) according to the present invention do not interfere with each other during the simultaneous inspection of step (e).
바람직하게는, 상기 단계 (b)에서, 상기 아날로그 소자가 저항기, 코일 및 가변 저항기 중 어느 하나에 해당되면, 상기 아날로그 소자가 단락된 상태로 간주된다. 또한, 상기 단계 (b)에서, 상기 아날로그 소자가 콘덴서, 트랜지스터 및 다이오드 중 어느 하나에 해당되면, 상기 아날로그 소자가 단선된 상태로 간주된다. 한편, 상기 단계 (a)에서, 상기 인쇄회로기판에 대한 캐드(Computer Aided Design)의 데이터가 사용된다.Preferably, in step (b), if the analog element corresponds to any one of a resistor, a coil and a variable resistor, the analog element is considered to be shorted. Further, in the step (b), if the analog device corresponds to any one of a capacitor, a transistor, and a diode, the analog device is considered to be disconnected. On the other hand, in the step (a), the data of the CAD (Computer Aided Design) for the printed circuit board is used.
이하 본 발명에 따른 바람직한 실시예를 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail.
도 3을 참조하면, 본 실시예의 검사 방법에서는, 먼저 인쇄회로기판상의 각 노드 번호에 대하여, 상응하는 각 노드에 연결된 집적회로소자들 및 그 핀 번호를 구한다(단계 31, 32). 즉, 인쇄회로기판에 대한 캐드 데이터를 입력받아(단계 31), 노드 데이터를 분리한다(단계 32). 다음에, 각 노드 사이에 연결된 아날로그 소자들을 등가화하여, 중복된 노드 번호들을 단일화한다. 즉, 아날로그 부품 데이터를 정리한다(단계 33). 다음에, 단일화된 각 노드 번호에 대하여, 상응하는 각 노드에 연결된 집적회로소자들의 번호를 구한다. 즉, 노드 별로 집적회로소자 데이터를 정리한다(단계 34). 다음에, 단일화된 각 노드 번호의 노드에 단독 연결된 집적회로소자들의 번호를 구한다(단계 35, 36). 즉, 집적회로소자 별로 노드 데이터를 정리하여(단계 35), 동시에 측정 가능한 집적회로소자들을 설정한다(단계 36). 그리고, 설정된 집적회로소자들을 동시에 검사한다.Referring to Fig. 3, in the inspection method of this embodiment, first, for each node number on a printed circuit board, the integrated circuit elements connected to each corresponding node and the pin number thereof are obtained (steps 31 and 32). That is, the CAD data for the printed circuit board is input (step 31), and the node data is separated (step 32). Next, the analog elements connected between each node are equalized to unify duplicate node numbers. That is, the analog component data is arranged (step 33). Next, for each unified node number, the number of integrated circuit elements connected to each corresponding node is obtained. That is, the integrated circuit device data is arranged for each node (step 34). Next, the numbers of integrated circuit elements that are solely connected to the nodes of each unified node number are obtained (steps 35 and 36). That is, the node data is arranged for each integrated circuit device (step 35), and the integrated circuit devices that can be measured at the same time are set (step 36). Then, the set integrated circuit devices are inspected at the same time.
도 3의 단계 33의 수행 과정에 있어서, 아날로그 소자가 저항기, 코일 및 가변 저항기 중 어느 하나에 해당되면, 그 아날로그 소자가 단락(short)된 상태로 간주된다. 도 4를 참조하면, 제1 집적회로소자(U1)의 어느 한 핀은 노드 A에 연결되고, 제2 집적회로소자(U2)의 어느 한 핀은 노드 B에 연결되어 있다. 그리고, 노드 A와 노드 B 사이에는 100 오옴(Ohm)의 저항기 R1이 연결되어 있다. 이와 같은 회로에 있어서, 검사용 패턴 데이터를 노드 A에 인가한 경우, 이 패턴 데이터는 제1 집적회로소자(U1)에만 입력될 뿐만 아니라, 저항기 R1을 통하여 제2 집적회로소자(U2)에도 입력된다. 따라서, 제1 집적회로소자(U1)와 제2 집적회로소자(U2)는 동시에 측정될 수 없다. 즉, 도 4의 블록도는 도 5의 블록도로 대체될 수 있다. 그러나, 아날로그 소자가 콘덴서, 트랜지스터 및 다이오드 중 어느 하나에 해당되면, 그 아날로그 소자가 단선(open)된 상태로 간주된다. 왜냐하면, 이들은 한 단자의 신호로써만 동작하지 않기 때문이다.In the process of performing step 33 of FIG. 3, if the analog device corresponds to any one of a resistor, a coil, and a variable resistor, the analog device is considered to be shorted. Referring to FIG. 4, one pin of the first integrated circuit device U1 is connected to the node A, and one pin of the second integrated circuit device U2 is connected to the node B. In addition, a 100 Ohm resistor R1 is connected between the node A and the node B. In such a circuit, when the inspection pattern data is applied to the node A, the pattern data is not only input to the first integrated circuit device U1 but also to the second integrated circuit device U2 through the resistor R1. do. Therefore, the first integrated circuit device U1 and the second integrated circuit device U2 cannot be measured at the same time. That is, the block diagram of FIG. 4 may be replaced with the block diagram of FIG. 5. However, if an analog element corresponds to any one of a capacitor, a transistor, and a diode, the analog element is considered to be open. This is because they do not operate only with the signal of one terminal.
도 6은 도 3의 설정 과정이 적용되는 한 인쇄회로기판을 보여준다. 도 6의 인쇄회로기판에 대한 캐드 데이터로부터 노드 데이터를 분리하면(도 3의 단계 32), 도 7의 제1표(71)를 구할 수 있다. 도 6 및 7의 제1표(71)를 참조하면, 제1 노드(NODE_1)에는 제1 집적회로소자의 1번 핀(U1.1) 및 제5 집적회로소자의 1번 핀(U5.1)이 연결된다. 제2 노드(NODE_2)에는 제2 집적회로소자의 2번 핀(U2.2) 및 제3 집적회로소자의 5번 핀(U3.5)이 연결된다. 제3 노드(NODE_3)에는 제1 저항기의 한 단자(R1.1) 및 제1 집적회로소자의 2번 핀(U1.2)이 연결된다. 제4 노드(NODE_4)에는 제11 집적회로소자의 1번 핀(U11.1), 제1 집적회로소자의 5번 핀(U1.5) 및 제1 집적회로소자의 3번 핀(U1.3)이 연결된다. 제5 노드(NODE_5)에는 제1 저항기의 다른 한 단자(R1.2) 및 제2 집적회로소자의 10번 핀(U2.10)이 연결된다. 제6 노드(NODE_6)에는 제1 콘덴서의 한 단자(C1.1) 및 제11 집적회로소자의 5번 핀(U11.5)이 연결된다. 제7 노드(NODE_7)에는 제4 집적회로소자의 5번 핀(U4.5)가 연결된다. 제8 노드(NODE_8)에는 제7 집적회로소자의 1번 핀(U7.1) 및 제1 콘덴서의 다른 한 단자(C1.2)가 연결된다. 제9 노드(NODE_9)에는 제5 집적회로소자의 5번 핀(U5.5)이 연결된다.6 shows a printed circuit board as long as the setting process of FIG. 3 is applied. By separating the node data from the CAD data for the printed circuit board of FIG. 6 (step 32 of FIG. 3), the first table 71 of FIG. 7 can be obtained. Referring to the first table 71 of FIGS. 6 and 7, the first node NODE_1 has pin 1 U1.1 of the first integrated circuit device and pin 1 U5.1 of the fifth integrated circuit device. ) Is connected. Pin 2 (U2.2) of the second integrated circuit device and pin 5 (U3.5) of the third integrated circuit device are connected to the second node NODE_2. One terminal R1.1 of the first resistor and a second pin U1.2 of the first integrated circuit device are connected to the third node NODE_3. The fourth node NODE_4 has pin 1 U11. 1 of the eleventh integrated circuit device, pin 5 U1.5 of the first integrated circuit devices, and pin 3 U1.3 of the first integrated circuit device. ) Is connected. The other terminal R1.2 of the first resistor and the tenth pin U2.10 of the second integrated circuit device are connected to the fifth node NODE_5. One terminal C1.1 of the first capacitor and a fifth pin U11.5 of the eleventh integrated circuit device are connected to the sixth node NODE_6. The fifth pin U4.5 of the fourth integrated circuit device is connected to the seventh node NODE_7. The first pin U7.1 of the seventh integrated circuit device and the other terminal C1.2 of the first capacitor are connected to the eighth node NODE_8. Pin 5 (U5.5) of the fifth integrated circuit device is connected to the ninth node NODE_9.
도 7의 제2표(72)는 도 3의 단계 33이 수행되어 구해진다. 즉, 제3 노드(NODE_3)와 제5 노드(NODE_5) 사이에는 제1 저항기(R1)가 연결되어 있으므로, 중복된 노드들의 단일화를 위하여 제5 노드(NODE_5)가 제3 노드(NODE_3)로 변환된다. 한편, 제6 노드(NODE_6)와 제8 노드(NODE_8) 사이에는 제1 콘덴서(C1)가 연결되어 있으므로, 제6 노드(NODE_6)에는 제11 집적회로소자의 5번 핀(U11.5)만이 연결되고, 제8 노드(NODE_8)에는 제7 집적회로소자의 1번 핀(U7.1)만이 연결된다고 간주된다.The second table 72 of FIG. 7 is obtained by performing step 33 of FIG. That is, since the first resistor R1 is connected between the third node NODE_3 and the fifth node NODE_5, the fifth node NODE_5 is converted to the third node NODE_3 to unify the duplicated nodes. do. Meanwhile, since the first capacitor C1 is connected between the sixth node NODE_6 and the eighth node NODE_8, only the fifth pin U11.5 of the eleventh integrated circuit device is connected to the sixth node NODE_6. It is considered that only the first pin U7.1 of the seventh integrated circuit device is connected to the eighth node NODE_8.
도 8의 제1표(81)는 도 7의 제2표(72)와 같다. 도 8의 제2표(82)는, 도 3의 단계 34가 수행되어 구해진다. 즉, 도 8의 제2표(82)에서는, 도 8의 제1표(81)에서 제3 노드(NODE_3)가 단일화되고, 모든 핀 번호가 생략된다.The first table 81 of FIG. 8 is the same as the second table 72 of FIG. The second table 82 of FIG. 8 is obtained by performing step 34 of FIG. 3. That is, in the second table 82 of FIG. 8, the third node NODE_3 is unified in the first table 81 of FIG. 8, and all pin numbers are omitted.
도 9의 제1표(91)는 도 8의 제2표(82)의 일부분을 보여준다. 도 9의 제2표(92)는, 도 3의 단계 35가 수행되는 과정을 보여준다. 즉, 도 9의 제2표(92)가 완성되면(도 3의 단계 35), 자신의 가로축과 세로축에 X 표가 없는 번호의 집적회로소자는 동시에 측정될 수 있는 소자로 설정된다(도 3의 단계 36). 이와 같이 설정된 집적회로소자들은, 서로 간섭을 일으키지 않으므로, 동시에 검사된다.The first table 91 of FIG. 9 shows a portion of the second table 82 of FIG. 8. The second table 92 of FIG. 9 shows a process in which step 35 of FIG. 3 is performed. That is, when the second table 92 of Fig. 9 is completed (step 35 of Fig. 3), the integrated circuit devices of the number without the X mark on their horizontal and vertical axes are set as elements that can be measured simultaneously (Fig. 3). Step 36). The integrated circuit elements set as described above do not interfere with each other and are therefore checked simultaneously.
이상 설명된 바와 같이, 본 발명에 따른 집적회로소자들의 검사 방법에 의하면, 서로 간섭을 일으키지 않는 집적회로소자들을 선별하여 동시에 검사할 수 있음에 따라, 검사 시간을 대폭 줄일 수 있다.As described above, according to the inspection method of the integrated circuit devices according to the present invention, since the integrated circuit devices that do not interfere with each other can be selected and inspected at the same time, the inspection time can be greatly reduced.
본 발명은, 상기 실시예에 한정되지 않고, 당업자의 수준에서 그 변형 및 개량이 가능하다.The present invention is not limited to the above embodiments, and modifications and improvements are possible at the level of those skilled in the art.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980019053A KR100311010B1 (en) | 1998-05-26 | 1998-05-26 | Method for testing ic |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980019053A KR100311010B1 (en) | 1998-05-26 | 1998-05-26 | Method for testing ic |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990086192A KR19990086192A (en) | 1999-12-15 |
| KR100311010B1 true KR100311010B1 (en) | 2001-11-22 |
Family
ID=37530973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980019053A KR100311010B1 (en) | 1998-05-26 | 1998-05-26 | Method for testing ic |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100311010B1 (en) |
-
1998
- 1998-05-26 KR KR1019980019053A patent/KR100311010B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990086192A (en) | 1999-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7109736B2 (en) | System for measuring signal path resistance for an integrated circuit tester interconnect structure | |
| US5280237A (en) | Method for testing semiconductor integrated circuits soldered to boards and use of a transistor tester for this method | |
| KR20070095804A (en) | Graphical presentation of semiconductor test results | |
| JPH0526985A (en) | Semiconductor integrated circuit measuring | |
| KR100791050B1 (en) | Measurement system for the flexible printed circuit board with a pin driver and the method for measuring of the same | |
| KR100311010B1 (en) | Method for testing ic | |
| JP7464442B2 (en) | Test data creation device and test data creation method | |
| US6442718B1 (en) | Memory module test system with reduced driver output impedance | |
| Jandhyala et al. | Design-for-test analysis of a buffered sdram dimm | |
| JP2005326193A (en) | Substrate testing method | |
| KR20010070252A (en) | Reference voltage setting method and apparatus for semiconductor ic tester | |
| JP6143295B2 (en) | Circuit board inspection equipment | |
| KR100355716B1 (en) | Test method of low resistor for in-circuit tester | |
| Malimban et al. | Mitigating board endorsement through re-spinning with surface-mounted device under test pad | |
| KR100252658B1 (en) | device for removing noise in a PCB tester | |
| JPH03211481A (en) | Lsi test circuit | |
| Stasonis | WHAT'S ALL THIS TALK ABOUT DENSITY? When it comes to switching in functional test, density is key. In this article, let's examine some of the reasons why. | |
| KR100505613B1 (en) | Printed circuit board for performing burn-in test of semiconductor memory device | |
| JPH0572296A (en) | Semiconductor integrated circuit | |
| JPH07154053A (en) | Wiring board, and method and device for testing the same | |
| US20060095822A1 (en) | Generation of test vectors for testing electronic circuits taking into account of defect probability | |
| JPS638432B2 (en) | ||
| JPH1183957A (en) | Inspection device and inspection method | |
| JPS6122268A (en) | Inspecting machine for printed circuit board | |
| JPH03244142A (en) | Method of testing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080708 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |