KR100302605B1 - Analog to digital converter - Google Patents

Abstract

본 발명은 아날로그/디지탈 변환기에 관한 것으로, 종래의 장치에 있어서는 에이디 변환 시작 후 아날로그 입력이 비교기에 입력되는 시간(비교기 내부의 커패시턴스에 충전되는 시간)이 충분치 않을 경우 비교기 내부의 커패시턴스의 충전레벨이 정확하지 않게 되어 올바른 에이디 변환값을 얻을 수 없게 되는 문제점이 있었다. 따라서, 본 발명은 아날로그 신호(ANI)와 디에이 변환기에서 출력하는 기준전압을 입력받아 비교하여 출력하는 비교기와; 상기 비교기 및 디에이 변환기의 동작 타이밍 제어 및 비교기의 출력을 입력받아 래치하는 제어부와; 상기 제어부의 래치값을 입력받아 디에이 변환하는 디에이 변환기와; 클럭소스(ADCKI)를 입력받아 여러 분주비로 분주하여 출력하는 분주기와; 사용자의 선택(SELECT REG)에 의해 상기 분주기의 출력중 하나를 선택하여 출력하는 먹스부와; 상기 분주기의 제일큰 분주비의 출력(MSB)과 먹스부에서 출력하는 클럭을 입력받아 부가 펄스를 발생하는 부가펄스 발생기와; 상기 제어부에서 출력하는 기준전압 및 아날로그 신호(ANI) 입력 제어신호와 상기 부가펄스 발생기에서 출력하는 클럭을 앤딩하여 기준전압 및 아날로그 신호(ANI) 입력을 제어하는 앤드게이트(AND1)로 구성하여 사용자의 제어에 의해 아날로그 신호가 비교기의 커패시턴스에 챠지되는 시간을 충분하게 하여 정확한 디지탈 변환값을 얻을 수 있도록 하는 효과가 있다.The present invention relates to an analog-to-digital converter. In a conventional apparatus, when the analog input is input to the comparator (the time for charging the capacitance inside the comparator) after the start of the AD conversion, the charge level of the capacitance inside the comparator is not sufficient. There was a problem that it could not be accurate to obtain the correct AD conversion value. Accordingly, the present invention includes: a comparator for receiving and comparing an analog signal ANI and a reference voltage output from a die converter; A control unit which receives and latches an operation timing control of the comparator and the die converter and an output of the comparator; A De-D converter for receiving a latch value of the control unit and performing a De-D conversion; A divider for receiving a clock source (ADCKI) and dividing the clock source into several division ratios to output the divided clocks; A mux unit for selecting and outputting one of the outputs of the divider by a user's selection (SELECT REG); An additional pulse generator configured to generate an additional pulse by receiving the output of the largest division ratio of the divider (MSB) and a clock output from the mux unit; The input voltage from the control unit and the analog signal (ANI) input control signal and the clock output from the additional pulse generator and the AND gate (AND1) for controlling the input of the reference voltage and analog signal (ANI) by configuring the user's By controlling, the time required for the analog signal to be charged to the comparator capacitance is sufficient to obtain an accurate digital conversion value.

Description

아날로그/디지탈 변환기{ANALOG TO DIGITAL CONVERTER}Analog to Digital Converters {ANALOG TO DIGITAL CONVERTER}

본 발명은 아날로그/디지탈 변환기에 관한 것으로, 특히 아날로그 입력전압이 충분히 챠지(charge)될 수 있도록 사용자가 챠지 타임을 설정할 수 있도록 하여 정확한 에이디 변환값을 얻을 수 있도록 하는 아날로그/디지탈 변환기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog / digital converter, and more particularly, to an analog / digital converter that enables a user to set a charge time so that an analog input voltage can be sufficiently charged.

도1은 종래 아날로그/디지탈 변환기의 개략적인 구성을 보인 블록도로서, 이에 도시된 바와 같이 외부의 아날로그 입력전압(ANI)과 디에이 변환기(2)에서 발생된 기준전압을 입력받아 그 크기를 비교하여 출력하는 비교기(1)와; 에이디 변환을 시작하는 시작신호(ADST)와 클럭 소스(ADCKI)를 입력받고 상기 비교기(1)의 출력을 입력으로 하는 제어/분주기(3)와; 상기 제어/분주기(3)의 출력을 입력받아 디에이 변환하는 디에이 변환기(2)로 구성된 것으로, 이와 같이 구성된 종래 장치의 동작 및 작용을 도2의 타이밍도를 참조하여 설명하면 다음과 같다.FIG. 1 is a block diagram showing a schematic configuration of a conventional analog / digital converter. As shown in FIG. 1, an external analog input voltage ANI and a reference voltage generated by the die converter 2 are input to compare the magnitude thereof. An output comparator 1; A control / divider 3 for receiving a start signal ADST and a clock source ADCKI for starting the AD conversion and receiving the output of the comparator 1 as an input; It is composed of a die converter (2) for receiving the output of the control / divider (3) and converts the die, the operation and operation of the conventional device configured as described above with reference to the timing diagram of FIG.

일단, (a)와 같이 에이디 시작신호(ADST)가 '하이'가 되면 에이디 변환을 시작하고 (c)에 도시된 'A'시간 동안 외부 아날로그 신호(ANI)가 입력된다.Once the AD start signal ADST becomes 'high' as shown in (a), the AD conversion is started and the external analog signal ANI is input for the 'A' time shown in (c).

이때 상기 아날로그 신호(ANI)가 비교기(1)의 커패시턴스에 챠지되고, 소정시간 후에 (d)와 같이 디에이 변환기(2)의 기준전압이 입력되고 변환이 완료되면 (b)와 같이 완료신호(ADEND)가 출력된다.At this time, the analog signal ANI is charged to the capacitance of the comparator 1, and after a predetermined time, the reference voltage of the dea-converter 2 is input as shown in (d), and when the conversion is completed, the completion signal (ADEND) as shown in (b). ) Is output.

그러나, 상기 종래의 장치에 있어서는 에이디 변환 시작 후 아날로그 입력이 비교기에 입력되는 시간(비교기 내부의 커패시턴스에 충전되는 시간)이 충분치 않을 경우 비교기 내부의 커패시턴스의 충전레벨이 정확하지 않게 되어 올바른 에이디 변환값을 얻을 수 없게 되는 문제점이 있었다.However, in the conventional apparatus, if the time that the analog input is input to the comparator (the time to charge the capacitance inside the comparator) after the start of the AD conversion is not sufficient, the charge level of the capacitance inside the comparator becomes incorrect and the correct AD conversion value is obtained. There was a problem that can not be obtained.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 아날로그 입력전압이 충분히 챠지(charge)되어 정확한 에이디 변환값을 얻을 수 있도록 사용자가 챠지 타임을 설정할 수 있도록 하는 아날로그/디지탈 변환기를 제공 하는데 그 목적이 있다.Accordingly, the present invention has been made to solve the above-mentioned conventional problems, and the analog / digital converter enables the user to set the charge time so that the analog input voltage is sufficiently charged to obtain an accurate AD conversion value. The purpose is to provide.

도1은 종래 아날로그/디지탈 변환기의 개략적인 구성을 보인 블록도.1 is a block diagram showing a schematic configuration of a conventional analog-to-digital converter.

도2는 종래 아날로그/디지탈 변환기에 의한 동작 파형도.2 is an operation waveform diagram of a conventional analog-to-digital converter.

도3은 본 발명 아날로그/디지탈 변환기의 개략적인 구성을 보인 블록도.Figure 3 is a block diagram showing a schematic configuration of the present invention analog / digital converter.

도4는 본 발명에 의한 아날로그/디지탈 변환기의 동작 파형도.4 is an operational waveform diagram of an analog / digital converter according to the present invention;

***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***

10 : 비교기 20 : 디에이 변환기10: comparator 20: die converter

30 : 제어부 40 : 분주기30 control unit 40 divider

50 : 먹스부 60 : 부가펄스 발생기50: mux part 60: additional pulse generator

AND1 : 앤드게이트AND1: ANDGATE

이와 같은 목적을 달성하기 위한 본 발명은, 아날로그 신호(ANI)와 디에이 변환기에서 출력하는 기준전압을 입력받아 비교하여 출력하는 비교기와; 상기 비교기 및 디에이 변환기의 동작 타이밍 제어 및 비교기의 출력을 입력받아 래치하는 제어부와; 상기 제어부의 래치값을 입력받아 디에이 변환하는 디에이 변환기와; 클럭소스(ADCKI)를 입력받아 여러 분주비로 분주하여 출력하는 분주기와; 사용자의 선택(SELECT REG)에 의해 상기 분주기의 출력중 하나를 선택하여 출력하는 먹스부와; 상기 분주기의 제일큰 분주비의 출력(MSB)과 먹스부에서 출력하는 클럭을 입력받아 부가 펄스를 발생하는 부가펄스 발생기와; 상기 제어부에서 출력하는 기준전압 및 아날로그 신호(ANI) 입력 제어신호와 상기 부가펄스 발생기에서 출력하는 클럭을 앤딩하여 기준전압 및 아날로그 신호(ANI) 입력을 제어하는 앤드게이트(AND1)로 구성함으로써 달성되는 것으로, 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.The present invention for achieving the above object comprises: a comparator for receiving and comparing the analog signal ANI and the reference voltage output from the die converter; A control unit which receives and latches an operation timing control of the comparator and the die converter and an output of the comparator; A De-D converter for receiving a latch value of the control unit and performing a De-D conversion; A divider for receiving a clock source (ADCKI) and dividing the clock source into several division ratios to output the divided clocks; A mux unit for selecting and outputting one of the outputs of the divider by a user's selection (SELECT REG); An additional pulse generator configured to generate an additional pulse by receiving the output of the largest division ratio of the divider (MSB) and a clock output from the mux unit; It is achieved by configuring an AND gate AND1 for controlling a reference voltage and an analog signal ANI input by ending a reference voltage and an analog signal ANI input control signal output from the controller and a clock output from the additional pulse generator. When described in detail with reference to the accompanying drawings, an embodiment according to the present invention.

도3은 본 발명 아날로그/디지탈 변환기의 개략적인 구성을 보인 블록도로서, 이에 도시한 바와 같이 아날로그 신호(ANI)와 디에이 변환기(20)에서 출력하는 기준전압을 입력받아 비교하여 출력하는 비교기(10)와; 상기 비교기(10) 및 디에이 변환기(20)의 동작 타이밍 제어 및 비교기(10)의 출력을 입력받아 래치하는 제어부(30)와; 상기 제어부(30)의 래치값을 입력받아 디에이 변환하는 디에이 변환기(20)와; 클럭소스(ADCKI)를 입력받아 여러 분주비로 분주하여 출력하는 분주기(40)와; 사용자의 선택(SELECT REG)에 의해 상기 분주기(40)의 출력중 하나를 선택하여 출력하는 먹스부(50)와; 상기 분주기(40)의 제일큰 분주비의 출력(MSB)과 먹스부(50)에서 출력하는 클럭을 입력받아 부가 펄스를 발생하는 부가펄스 발생기(60)와; 상기 제어부(30)에서 출력하는 기준전압 및 아날로그 신호(ANI) 입력 제어신호와 상기 부가펄스 발생기(60)에서 출력하는 클럭을 앤딩하여 기준전압 및 아날로그 신호(ANI) 입력을 제어하는 앤드게이트(AND1)로 구성한 것으로, 이와 같이 구성한 본 발명의 동작 및 작용을 설명한다.FIG. 3 is a block diagram showing a schematic configuration of an analog / digital converter of the present invention. As shown in FIG. 3, a comparator 10 which receives an analog signal ANI and a reference voltage output from the ADC converter 20, compares and outputs the reference voltage. )Wow; A control unit 30 for controlling the operation timing of the comparator 10 and the die converter 20 and receiving and latching an output of the comparator 10; A die converter (20) for receiving a latch value of the controller (30) and performing a die conversion; A divider 40 which receives a clock source ADCKI and divides the output at a divided frequency ratio and outputs the divided frequency; A mux unit 50 for selecting and outputting one of the outputs of the divider 40 by a user's selection (SELECT REG); An additional pulse generator 60 for receiving an output MSB of the largest division ratio of the frequency divider 40 and a clock output from the mux unit 50 and generating additional pulses; AND gate AND1 for controlling input of the reference voltage and the analog signal ANI by ending the reference voltage and the analog signal ANI input control signal output from the controller 30 and the clock output from the additional pulse generator 60. The operation and operation of the present invention configured as described above will be described.

도4는 본 발명에 의한 아날로그/디지탈 변환기의 동작 파형도로서, 종래 장치의 동작과 마찬가지로 일단, (a)와 같이 에이디 시작신호(ADST)가 '하이'가 되면서 에이디 변환이 시작되고, (b)와 같이 아날로그 신호(ANI)가 입력된다.4 is an operation waveform diagram of an analog / digital converter according to the present invention. As in the operation of the conventional apparatus, once the AD start signal ADST becomes 'high' as shown in (a), the AD conversion starts (b). Analog signal ANI is input as shown in FIG.

이때, 사용자에 의해 먹스부(50)의 선택 레지스터(SELECT REG)에 쓰여진 값에 따라 분주기(40)에서 출력되는 분주비가 다른 여러 클럭 중 하나를 출력하여 부가펄스 발생기(60)를 통해 분주비가 제일 큰 출력(MSB)과 조합되어 부가펄스를 발생시키게 된다.At this time, according to the value written by the user in the select register (SELECT REG) of the mux unit 50, the division ratio is output through the additional pulse generator 60 by outputting one of several clocks having different division ratios. Combined with the largest output MSB to generate an additional pulse.

이때 부가펄스 발생기(60)는 두 개의 펄스를 믹싱하는 회로로서, 논리 게이트의 조합에 의해 간단히 구현할 수 있다.In this case, the additional pulse generator 60 is a circuit for mixing two pulses and can be simply implemented by a combination of logic gates.

한편, 앤드게이트(AND1)는 상기 부가펄스 발생기(60)에서 출력된 클럭과 제어부(30)에서 출력되는 제어신호를 앤딩하여 비교기(10)에 입력되는 아날로그 신호(ANI)의 입력시간을 제어하여 아날로그 신호의 입력시간이 ①∼④까지 증가된 값을 가지게 되고, 이는 비교기(10)의 커패시턴스에 충전되는 시간을 늘려 안정된 아날로그 신호가 입력되게 한다.The AND gate AND1 controls the input time of the analog signal ANI input to the comparator 10 by ending the clock output from the additional pulse generator 60 and the control signal output from the controller 30. The input time of the analog signal has a value increased from ① to ④, which increases the time to charge the capacitance of the comparator 10 so that a stable analog signal is input.

이와 마찬가지로 앤드게이트(AND1)를 통해 출력되는 제어신호에 의해 기준전압 입력시간을 (c)와 같이 ①∼④까지 조절할 수 있게 되며, 최종적으로 에이디 변환이 완료되면 (d)의 완료신호(ADEND)를 출력하게 된다.Similarly, the reference voltage input time can be adjusted from ① to ④ as shown in (c) by the control signal output through the AND gate AND1, and finally, when the AD conversion is completed, the completion signal (d) of (d) Will print

이상에서 설명한 바와 같이 본 발명 아날로그/디지탈 변환기는 사용자의 제어에 의해 아날로그 신호가 비교기의 커패시턴스에 챠지되는 시간을 충분하게 하여 정확한 디지탈 변환값을 얻을 수 있도록 하는 효과가 있다.As described above, the analog-to-digital converter of the present invention has an effect of obtaining an accurate digital conversion value by sufficient time for the analog signal to be charged to the comparator's capacitance under user's control.

Claims (1)

아날로그 신호(ANI)와 디에이 변환기에서 출력하는 기준전압을 입력받아 비교하여 출력하는 비교기와; 상기 비교기 및 디에이 변환기의 동작 타이밍 제어 및 비교기의 출력을 입력받아 래치하는 제어부와; 상기 제어부의 래치값을 입력받아 디에이 변환하는 디에이 변환기와; 클럭소스(ADCKI)를 입력받아 여러 분주비로 분주하여 출력하는 분주기와; 사용자의 선택(SELECT REG)에 의해 상기 분주기의 출력중 하나를 선택하여 출력하는 먹스부와; 상기 분주기의 제일큰 분주비의 출력(MSB)과 먹스부에서 출력하는 클럭을 입력받아 부가 펄스를 발생하는 부가펄스 발생기와; 상기 제어부에서 출력하는 기준전압 및 아날로그 신호(ANI) 입력 제어신호와 상기 부가펄스 발생기에서 출력하는 클럭을 앤딩하여 기준전압 및 아날로그 신호(ANI) 입력을 제어하는 앤드게이트(AND1)로 구성하여 된 것을 특징으로 하는 아날로그/디지탈 변환기.A comparator configured to receive and compare an analog signal ANI and a reference voltage output from the die converter; A control unit which receives and latches an operation timing control of the comparator and the die converter and an output of the comparator; A De-D converter for receiving a latch value of the control unit and performing a De-D conversion; A divider for receiving a clock source (ADCKI) and dividing the clock source into several division ratios to output the divided clocks; A mux unit for selecting and outputting one of the outputs of the divider by a user's selection (SELECT REG); An additional pulse generator configured to generate an additional pulse by receiving the output of the largest division ratio of the divider (MSB) and a clock output from the mux unit; And an AND gate AND1 for controlling a reference voltage and an analog signal ANI input by ending a reference voltage and an analog signal ANI input control signal output from the controller and a clock output from the additional pulse generator. Featuring analog to digital converters.