KR100301801B1 - 마스크롬 셀의 제조방법 - Google Patents
마스크롬 셀의 제조방법 Download PDFInfo
- Publication number
- KR100301801B1 KR100301801B1 KR1019970079128A KR19970079128A KR100301801B1 KR 100301801 B1 KR100301801 B1 KR 100301801B1 KR 1019970079128 A KR1019970079128 A KR 1019970079128A KR 19970079128 A KR19970079128 A KR 19970079128A KR 100301801 B1 KR100301801 B1 KR 100301801B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- impurity diffusion
- mask rom
- gate insulating
- insulating film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000012535 impurity Substances 0.000 claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 238000009792 diffusion process Methods 0.000 claims abstract description 27
- 150000004767 nitrides Chemical class 0.000 claims abstract description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 5
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
- H10B20/38—Doping programmed, e.g. mask ROM
- H10B20/383—Channel doping programmed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
Landscapes
- Semiconductor Memories (AREA)
Abstract
본 발명은 숏채널 효과(Short Channel Effect)를 방지하도록 한 마스크롬 셀(Mask ROM Cell)의 제조방법에 관한 것으로서, 제1도전형 반도체 기판을 준비하는 단계와, 상기 반도체 기판의 표면내에 일정한 간격을 갖고 일방향으로 복수개의 제2도전형 불순물 확산영역들을 형성하는 단계와, 상기 각 불순물 확산영역상의 반도체 기판에 CVD 산화막 또는 질화막을 이루어진 절연막을 형성하는 단계와, 상기 반도체 기판의 표면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 및 절연막위에 일정한 간격을 갖고 상기 각 불순물 확산영역과 직교하는 방향으로 복수개의 도전 라인들을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로 특히, 숏채널 효과(Short Channel Effect)를 방지하도록 한 마스크롬 셀(Mask ROM Cell)의 제조방법에 관한 것이다.
일반적으로 마스크롬은 디플리션 트랜지스터(Depletion Transistor)와 인핸스드 트랜지스터(Enhanced Transistor)의 조합으로 이루어진다.
상기 디플리션 트랜지스터는 디플리션 이온주입에 의해 (-)의 문턱전압을 가지며, 게이트 전극에 0V의 전압을 인가하면 온(ON) 상태를 유지한다.
그리고 상기 인핸스드 트랜지스터는 디플리션 트랜지스터를 코드(Code) 이온주입으로 채널영역에 카운트 도핑(Count-Doping)하여 약 0.7V의 문턱전압을 갖도록 하므로 마스크롬의 오프(OFF) 트랜지스터로 작용한다.
이하, 첨부된 도면을 참조하여 종래의 마스크롬 셀 및 그 제조방법을 설명하면 다음과 같다.
제1도는 종래의 마스크롬 셀을 나타낸 평면도이다.
제1도에 도시한 바와같이 p형 반도체 기판(11)의 표면내에 일정한 간격을 갖고 일방향으로 복수개의 불순물 확산영역(13)들이 형성되고, 상기 반도체 기판(11)의 표면에 게이트 절연막(14)이 형성된다.
그리고 상기 게이트 절연막(14)상에 일정한 간격을 갖고 상기 복수개의 불순물 확산영역(13)들과 직교하는 방향으로 복수개의 게이트 라인(15a)들이 형성된다.
여기서 상기 각 불순물 확산영역(13)이 형성된 부위의 상기 게이트 절연막(14)은 다른 부분 보다 더 두꺼운 열산화막(14a)이 형성된다.
제2(a)도 내지 제2(d)도는 상기와 같이 구성된 종래의 마스크롬 셀의 제조방법을 나타낸 공정단면도이다.
먼저, 제2(a)도에 도시한 바와같이 p형 반도체 기판(11)의 전면에 문턱전압(Threshold Voltage)을 조절하기 위해 B+불순물 이온을 주입한다.
이어, 제2(b)도에 도시한 바와같이 상기 반도체 기판(11)상에 포토레지스트(12)를 도포한 후, 노광 및 현상공정으로 상기 포토레지스트(12)를 패터닝(Patterning)한다.
그리고 상기 패터닝된 포토레지스트(12)를 마스크로 이용하여 상기 반도체기판(11)의 전면에 고농도 n형 불순물 이온주입을 실시하여 상기 반도체 기판(11)의 표면내에 일정한 간격을 갖고 일방향으로 복수개의 불순물 확산영역(13)들을 형성한다.
제2(c)도에 도시한 바와같이 상기 포토레지스트(12)를 제거하고, 상기 복수개의 불순물 확산영역(13)들이 형성된 반도체 기판(11)의 표면에 열산화 공정을 실시하여 게이트 절연막(14)을 형성한다.
이때 상기 불순물 주입에 의해 형성된 복수개의 불순물 확산영역(13)들에서는 다른 게이트 절연막(14) 보다 더 두꺼운 열산화막(14a)이 형성된다.
그리고 상기 게이트 절연막(14)을 포함한 반도체 기판(11)의 전면에 폴리 실리콘(15)을 형성한다.
제2(d)도에 도시한 바와같이 상기 폴리 실리콘(15)상에 포토레지스트(도면에 도시하지 않음)를 도포한후, 노광 및 현상공정으로 포토레지스트를 패터닝한다.
이어, 상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 폴리 실리콘(15)을 상기 복수개의 불순물 확산영역(13)들과 직교하도록 선택적으로 제거하여 복수개의 게이트 라인(15a)들을 형성한다.
그러나 이와 같은 종래의 마스크롬 셀 및 그 제조방법에 있어서 다음과 같은 문제점이 있었다.
즉, 반도체 기판을 열산화시켜 게이트 절연막을 형성할 때 불순물 확산영역이 확산되어 각 불순물 확산영역의 거리가 좁아짐으로써 채널영역이 줄어드는 숏채널 효과를 유발시켜 셀의 크기를 줄이는데 한계가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 숏 채널 효과를 방지하므로서 셀의 크기를 줄이도록 한 마스크롬 셀의 제조방법을 제공하는데 그 목적이 있다.
제1도는 종래의 마스크롬 셀을 나타낸 평면도.
제2(a)도 내지 제2(d)도는 종래의 마스크롬 셀의 제조방법을 나타낸 공정단면도.
제3도는 본 발명에 의한 마스크롬 셀을 나타낸 평면도.
제4(a)도 내지 제4(d)도는 본 발명에 의한 마스크롬 셀의 제조방법을 나타낸 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
21 : p형 반도체 기판 22 : 포토레지스트
23 : 불순물 확산영역 24 : 절연막
25 : 게이트 절연막 26 : 폴리 실리콘
26a : 게이트 라인
상기와 같은 목적을 달성하기 위한 본 발명의 마스크롬 셀의 제조방법은 제1 도전형 반도체 기판을 준비하는 단계와, 상기 반도체 기판의 표면내에 일정한 간격을 갖고 일방향으로 복수개의 제2도전형 불순물 확산영역들을 형성하는 단계와, 상기 각 불순물 확산영역상의 반도체 기판에 CVD 산화막 또는 질화막을 이루어진 절연막을 형성하는 단계와, 상기 반도체 기판의 표면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 및 절연막위에 일정한 간격을 갖고 상기 각 불순물 확산영역과 직교하는 방향으로 복수개의 도전 라인들을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 마스크롬 셀의 제조방법을 상세히 설명하면 다음과 같다.
제3도는 본 발명에 의한 마스크롬 셀을 나타낸 평면도이다.
제3도에 도시한 바와같이 p형 반도체 기판(21)의 표면내에 일정한 간격을 갖고 일방향으로 복수개의 불순물 확산영역(23)들이 형성되고, 상기 각 불순물 확산영역(23)의 반도체 기판(21)위에 CVD 산화막이나 질화막 등의 절연막(24)이 형성된다.
그리고 상기 각 불순물 확산영역(23) 사이의 상기 반도체 기판(21)위에 게이트 절연막(25)이 형성되고, 상기 절연막(24) 및 게이트 절연막(25)상에 일정한 간격을 갖고 상기 각 불순물 확산영역(23)과 직교하는 방향으로 폴리 실리콘으로 이루어진 복수개의 게이트 라인(26a)들이 형성된다.
제4(a)도 내지 제4(d)도는 본 발명에 의한 마스크롬 셀의 제조방법을 나타낸 공정단면도이다.
먼저, 제4(a)도에 도시한 바와같이 p형 반도체 기판(21)의 전면에 문턱전압(Threshold Voltage)을 조절하기 위해 B+불순물 이온을 주입한다.
이어, 제4(b)도에 도시한 바와같이 상기 반도체 기판(21)상에 포토레지스트(22)를 도포한 후, 노광 및 현상공정으로 상기 포토레지스트(22)를 패터닝(Patterning)한다.
그리고 상기 패터닝된 포토레지스트(22)를 마스크로 이용하여 상기 반도체기판(21)의 전면에 고농도 n형 불순물 이온주입을 실시하여 상기 반도체 기판(21)의 표면내에 일정한 간격을 갖고 일방향으로 복수개의 불순물 확산영역(23)들을 형성한다.
제4(c)도에 도시한 바와같이 상기 포토레지스트(22)를 제거하고, 상기 복수개의 불순물 확산영역(23)이 형성된 반도체 기판(21)의 전면에 CVD 산화막이나 질화막등의 절연막(24)을 형성한다.
이어, 상기 절연막(24)상에 포토레지스트(도면에 도시하지 않음)를 도포한 후, 노광 및 현상공정으로 포토레지스트를 패터닝하고, 상기 패터닝된 포토레지스트를 마스크로 이용하여 절연막(24)을 선택적으로 패터닝한다.
이때 상기 절연막(24)은 상기 복수개의 불순물 확산영역(23)과 동일한 방향으로 형성하고, 각 불순물 확산영역(23)의 반도체 기판(21)위에 남도록 패터닝한다.
그리고 상기 절연막(24)을 마스크로 이용하여 상기 반도체 기판(21)의 전면에 열산화공정을 실시하여 상기 각 불순물 확산영역(23) 사이의 반도체 기판(21)위에 게이트 절연막(25)을 형성한다.
여기서 상기 게이트 절연막(25)은 상기 절연막(24)을 포함한 반도체 기판(21)의 전면에 절연막을 증착하여 형성할 수도 있다.
이어, 상기 게이트 절연막(25)을 포함한 반도체 기판(21)의 전면에 폴리 실리콘(26)을 형성한다.
제4(d)도에 도시한 바와같이 상기 폴리 실리콘(26)상에 포토레지스트(도면에 도시하지 않음)를 도포한 후, 노광 및 현상공정으로 포토레지스트를 패터닝한다.
이어, 패터닝된 포토레지스트를 마스크로 이용하여 상기 폴리 실리콘(26)을 선택적으로 패터닝하여 복수개의 게이트 라인(26a)들을 형성한다.
이때 상기 복수개의 게이트 라인(26a)들은 상기 각 불순물 확산영역(23)과 직교하는 방향으로 일정한 간격을 갖도록 형성한다.
이상에서 설명한 바와같이 본 발명에 의한 마스크롬 셀의 제조방법에 있어서 불순물 확산영역의 기판위에 절연막을 형성한 후, 절연막을 마스크로 이용하여 열산화공정으로 게이트 절연막을 형성하므로써 각 불순물 확산영역의 폭을 일정하게 유지하기 때문에 숏채널 효과를 방지하여 셀의 크기를 줄일 수 있는 효과가 있다.
Claims (2)
- 제1도전형 반도체 기판을 준비하는 단계; 상기 반도체 기판의 표면내에 일정한 간격을 갖고 일방향으로 복수개의 제 2 도전형 불순물 확산영역들을 형성하는 단계; 상기 각 불순물 확산영역상의 반도체 기판에 CVD산화막 또는 질화막을 이루어진 절연막을 형성하는 단계; 상기 반도체 기판의 표면에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 및 절연막위에 일정한 간격을 갖고 상기 각 불순물 확산영역과 직교하는 방향으로 복수개의 도전 라인들을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 마스크롬 셀의 제조방법.
- 제1항에 있어서, 상기 게이트 절연막은 열산화 공정으로 형성함을 특징으로 하는 마스크롬 셀의 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970079128A KR100301801B1 (ko) | 1997-12-30 | 1997-12-30 | 마스크롬 셀의 제조방법 |
| US09/150,024 US6555881B2 (en) | 1997-12-30 | 1998-09-09 | Mask ROM cell and method of fabricating the same |
| JP10348194A JP3113863B2 (ja) | 1997-12-30 | 1998-12-08 | マスクｒｏｍセル及びその製造方法 |
| US10/364,399 US6762100B2 (en) | 1997-12-30 | 2003-02-12 | Mask ROM cell and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970079128A KR100301801B1 (ko) | 1997-12-30 | 1997-12-30 | 마스크롬 셀의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990058935A KR19990058935A (ko) | 1999-07-26 |
| KR100301801B1 true KR100301801B1 (ko) | 2001-10-27 |
Family
ID=19530037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970079128A KR100301801B1 (ko) | 1997-12-30 | 1997-12-30 | 마스크롬 셀의 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6555881B2 (ko) |
| JP (1) | JP3113863B2 (ko) |
| KR (1) | KR100301801B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100456581B1 (ko) * | 2002-02-08 | 2004-11-09 | 삼성전자주식회사 | 플랫 셀 마스크 롬 장치의 제조 방법 |
| US6720210B1 (en) * | 2002-10-17 | 2004-04-13 | Macronix International Co., Ltd | Mask ROM structure and manufacturing method thereof |
| US6806535B2 (en) * | 2003-01-22 | 2004-10-19 | Macronix International Co., Ltd. | Non-volatile memory and fabricating method thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09162309A (ja) * | 1995-12-08 | 1997-06-20 | Sharp Corp | 半導体装置の製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54121685A (en) * | 1978-03-14 | 1979-09-20 | Kyushu Nippon Electric | Ic and method of fabricating same |
| JPS601863A (ja) * | 1983-06-20 | 1985-01-08 | Nec Corp | 読み出し専用メモリ |
| US5308781A (en) * | 1990-05-21 | 1994-05-03 | Ricoh Company, Ltd. | Semiconductor memory device |
| US5032881A (en) * | 1990-06-29 | 1991-07-16 | National Semiconductor Corporation | Asymmetric virtual ground EPROM cell and fabrication method |
| JPH05218329A (ja) * | 1992-02-07 | 1993-08-27 | Ricoh Co Ltd | 半導体装置とその製造方法 |
| US5504030A (en) | 1995-07-21 | 1996-04-02 | United Microelectronics Corporation | Process for fabricating high-density mask ROM devices |
| US5846865A (en) * | 1996-11-12 | 1998-12-08 | United Microelectronics Corp. | Method of fabricating flat-cell mask read-only memory (ROM) devices |
| TW400626B (en) * | 1997-01-10 | 2000-08-01 | United Microelectronics Corp | The read-only memory(ROM) structure and the manufactureing method thereof |
-
1997
- 1997-12-30 KR KR1019970079128A patent/KR100301801B1/ko not_active IP Right Cessation
-
1998
- 1998-09-09 US US09/150,024 patent/US6555881B2/en not_active Expired - Fee Related
- 1998-12-08 JP JP10348194A patent/JP3113863B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-12 US US10/364,399 patent/US6762100B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09162309A (ja) * | 1995-12-08 | 1997-06-20 | Sharp Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6762100B2 (en) | 2004-07-13 |
| JP3113863B2 (ja) | 2000-12-04 |
| US6555881B2 (en) | 2003-04-29 |
| KR19990058935A (ko) | 1999-07-26 |
| JPH11238812A (ja) | 1999-08-31 |
| US20010035589A1 (en) | 2001-11-01 |
| US20030111696A1 (en) | 2003-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8063439B2 (en) | Semiconductor device and fabrication method thereof | |
| KR100301801B1 (ko) | 마스크롬 셀의 제조방법 | |
| KR100249168B1 (ko) | 반도체소자 제조방법 | |
| KR20040019167A (ko) | 고전압 트랜지스터의 제조방법 | |
| KR100252747B1 (ko) | 플래쉬메모리소자및그제조방법 | |
| KR100313783B1 (ko) | 모스트랜지스터제조방법 | |
| KR100214854B1 (ko) | 마스크 롬의 제조방법 | |
| KR100327419B1 (ko) | 반도체소자제조방법 | |
| KR100221614B1 (ko) | 반도체장치 및 그의 제조방법 | |
| KR100444771B1 (ko) | 반도체장치의 제조방법 | |
| KR100232218B1 (ko) | 반도체 소자의 제조방법 | |
| KR100357299B1 (ko) | 반도체소자의트랜지스터제조방법 | |
| JPS62204574A (ja) | 絶縁ゲ−ト型電界効果半導体装置 | |
| KR970006219B1 (ko) | 반도체소자 제조방법 | |
| KR100268924B1 (ko) | 반도체소자의제조방법 | |
| KR100221617B1 (ko) | 반도체장치의 제조방법 | |
| KR100231479B1 (ko) | 필드 트랜지스터의 제조방법 | |
| KR100231135B1 (ko) | 반도체장치의 제조방법 | |
| KR100223795B1 (ko) | 반도체소자제조방법 | |
| KR100188094B1 (ko) | 시모스 트랜지스터용 채널 스트퍼의 제조 방법 | |
| KR100239457B1 (ko) | 모오스 트랜지스터 제조방법 | |
| KR0178994B1 (ko) | 접합격리영역 형성방법 | |
| KR19990018405A (ko) | 반도체소자를 제조하기 위한 ldd 구조의 형성방법 | |
| KR19980054477A (ko) | 반도체 장치 제조 방법 | |
| JPH11111728A (ja) | Ｍｏｓｆｅｔの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060522 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |