KR100297731B1 - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR100297731B1 KR100297731B1 KR1019990021751A KR19990021751A KR100297731B1 KR 100297731 B1 KR100297731 B1 KR 100297731B1 KR 1019990021751 A KR1019990021751 A KR 1019990021751A KR 19990021751 A KR19990021751 A KR 19990021751A KR 100297731 B1 KR100297731 B1 KR 100297731B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- ion implantation
- length
- source
- drain
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000005468 ion implantation Methods 0.000 claims abstract description 70
- 239000004065 semiconductor Substances 0.000 claims abstract description 54
- 238000009792 diffusion process Methods 0.000 claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 claims description 10
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 238000005259 measurement Methods 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims 2
- 238000000206 photolithography Methods 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 타겟 길이의 유효채널을 정의하는 소스 및 드레인 영역을 갖는 반도체 소자의 제조방법을 개시한다. 본 발명은 반도체 기판상에 게이트전극을 형성하는 단계와, 게이트전극의 길이를 측정하는 단계와, 측정된 게이트전극의 길이 및 타겟 유효채널길이를 이용하여 측면확산거리를 계산하는 단계와, 계산된 측면확산거리를 갖는 소스 및 드레인 형성용 이온주입조건을 결정하는 단계와, 결정된 이온주입조건에 따라 이온주입하여 소스 및 드레인을 형성하는 단계를 구비한다. 본 발명에 의해 공정조건의 변화에 따라 게이트전극의 길이가 변화하더라도 타겟 길이의 유효채널을 정의하는 소스 및 드레인 영역을 형성할 수 있다. 또한, 본 발명의 제조방법을 2 이상의 반도체 기판에 적용함으로써 2 이상의 반도체 기판에 제조되는 반도체 소자들이 동일한 길이의 유효채널을 정의하는 소스 및 드레인 영역을 갖도록 할 수 있다.
Description
본 발명은 반도체소자의 제조방법에 관한 것으로서, 상세하게는 타겟 길이의 유효채널을 갖는 반도체 소자의 제조방법에 관한 것이다.
최근 반도체 소자가 고집적화됨에 따라 소자의 크기가 감소하게 되었다. 그 결과, 반도체 소자의 제조공정에 있어서 미세가공기술이 발달하게 되었다. 이러한 미세가공기술 중에서 사진식각공정은 반도체 소자 제조를 위한 가장 기본적인 공정의 하나이다. 그런데, 사진식각공정은 재료나 장치등의 요소에 많이 의존하는 분야이다. 특히, 트랜지스터의 게이트전극을 형성하기 위하여 사진식각공정을 진행하는 경우, 공정진행조건에 따라 게이트전극의 길이가 수십 ㎚씩 변화한다.
종래의 반도체 소자의 제조방법에 의한 게이트전극, 소스 및 드레인 형성방법을 살펴본다. 먼저, 반도체 기판위에 게이트절연막과 게이트도전막으로 이루어지는 게이트전극을 형성한 후, 반도체 소자의 제조공정 진행전에 결정된 이온주입조건에 따라 게이트전극을 마스크로 하여 이온주입하여 저농도 도핑된 소스 및 드레인을 형성한다. 소스 및 드레인 형성을 위한 이온주입할 때, 주입된 도펀트들은 게이트전극의 아래방향으로 측면확산을 하게 된다. 그 결과, 소스 및 드레인영역에 의해 정의되는 유효채널의 길이가 감소된다. 따라서, 게이트전극의 아래에 형성되는 유효채널의 길이는 게이트전극의 길이와 이온주입된 도펀트들의 측면확산길이에따라 결정된다.
그런데, 사진식각공정을 진행하여 게이트전극을 형성함에 있어서, 일반적으로 공정진행의 조건에 따라 게이트전극의 길이가 수십㎚ 정도 변화한다. 게이트전극의 길이가 변화하더라도 소스 및 드레인은 공정진행전에 결정된 이온주입조건에 따라 이온주입되므로, 이온주입된 도펀트들의 측면확산길이는 항상 일정하다. 따라서, 게이트전극 아래에 형성되는 유효채널의 길이는 게이트전극의 길이에 비례한다. 즉, 종래의 반도체소자의 제조방법에 의하여 소자를 제조하는 경우, 사진식각공정의 조건에 따라 게이트전극의 길이가 변화하고 이에 따라 유효채널의 길이가 변화하게 된다.
그런데, 형성된 게이트전극의 길이가 타겟 게이트전극의 길이보다 작은 경우, 게이트전극 아래에 형성되는 유효채널의 길이가 짧아지고 그 결과 수율이 떨어지는 문제점이 있다. 또한 형성된 게이트전극의 길이가 타겟 게이트전극의 길이보다 큰 경우, 게이트전극 아래에 형성되는 유효채널길이가 길어지고 그 결과 소자의 동작속도가 낮아지는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 공정조건이 변화하여 게이트전극의 길이가 변화하더라도 타겟 길이의 유효채널을 형성하여, 수율이 감소하거나 소자의 동작속도가 저하되는 것을 방지하는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
도 1은 본 발명에 의한 반도체 소자의 제조방법의 제1실시예를 나타내는 흐름도이다.
도 2는 이온주입공정에 있어서 이온주입각도의 변화에 따른 측면확산거리를 도시한 그래프이다.
도 3은 이온주입공정에 있어서 이온주입에너지의 변화에 따른 측면확산거리를 도시한 그래프이다.
도 4는 이온주입공정에 있어서 이온주입도우즈량의 변화에 따른 측면확산거리를 도시한 그래프이다.
도 5a 내지 도 5b는 본 발명의 제조방법에 의해 형성된 중간공정의 반도체 소자를 도시한 단면도들이다.
도 6a 내지 도 6c는 본 발명의 제조방법에 의해 형성되는 반도체 소자에 있어서 게이트전극의 길이의 변화에 따른 유효채널길이를 도시한 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
50:반도체 기판 52:게이트절연막
53:게이트도전막 56:게이트전극
58:저농도 도핑 소스/드레인 60:게이트스페이서
62:고농도 도핑 소스/드레인
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은, 먼저 게이트전극이 형성되어 있는 반도체 기판을 제공한다. 다음, 게이트패턴의 밀도가 서로 다른 2이상의 측정지점을 설정한 후, 각 측정지점의 게이트전극의 길이를 측정한다. 다음, 측정된 2이상의 게이트전극의 길이들 중에서 소스 및 드레인 확산용 이온주입조건을 결정하는 기준이 되는 게이트전극의 길이를 선택한다. 이때, 측정된 2이상의 게이트 전극의 길이들중에서 이온주입공정의 마진이 가장 적은 게이트전극의 길이를 선택하는 것이 바람직하다. 다음, 측정된 게이트전극의 길이 및 타겟 유효채널길이를 이용하여 측면확산거리를 계산한다. 이어서, 이온주입조건의 변화와 측면확산거리의 관계를 나타내는 데이터를 참조하여, 계산된 측면확산거리에 대한 이온주입조건을 결정한다. 결정된 이온주입조건에 따라 이온주입하여 타겟길이의 유효채널을 정의하는 소스 및 드레인 영역을 형성한다. 이때, 이온주입조건은 이온주입에너지, 이온주입각도 또는 이온주입 도우즈량인 것이 바람직하다.
본 발명에 의해, 게이트전극을 형성한 후 게이트전극의 길이를 측정하고 이를 기초로 하여 소스 및 드레인 형성용 이온주입조건을 결정함으로써, 게이트전극의 길이가 변화하더라도 타겟 길이를 갖는 유효채널을 정의하는 소스 및 드레인 영역을 형성할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다. 하지만, 본발명은 상술하는 실시예에 한정되는 것은 아니며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것으로서, 본 발명의 기술사상 및 범위내에서 당 분야의 통상의 지식을 가진 자에 의하여 각종 변형 및 개량이 가능함은 명백하다. 또한, 도면에서 층이나 영역들의 두께는 설명을 명확하게 하기 위하여 과장된 것이다. 도면에서 동일한 참조부호는 동일한 구성요소를 나타낸다.
제 1실시예
이하, 본 발명의 목적을 달성하기 위한 반도체 소자의 제조방법의 제 1실시예를 도 1을 참조하여 상술한다. 도 1은 본 발명에 의한 반도체 소자의 제조방법의 제1실시예를 나타내는 흐름도이다.
도 1을 참조하면, 먼저 반도체 기판위에 게이트절연막과 게이트도전막을 순차적으로 형성한 후 사진식각공정을 이용하여 패터닝하여 게이트절연막과 게이트도전막으로 이루어지는 게이트전극을 형성한다(100). 다음, 게이트전극의 길이를 측정한다(110). 게이트전극의 길이를 측정함에 있어서, 측정지점은 게이트 패턴 밀도가 다른 지점을 2이상 선택하는 것이 바람직하다. 이는 게이트 패턴 밀도가 높은 곳은 사진식각공정에서 게이트전극이 작게 형성되고 게이트 패턴 밀도가 낮은 곳은 사진식각공정에서 게이트전극이 크게 형성되는 것을 고려하기 위한 것이다. 만약, 게이트 패턴 밀도가 높은 곳만을 측정하는 경우, 반도체 소자의 누설전류가 커지거나 항복전압이 낮아지는 것을 방지할 수 있으나 반도체 소자의 동작속도가 낮아지게 된다. 또한, 게이트 패턴 밀도가 낮은 곳만을 측정하는 경우, 반도체 소자의 누설전류가 커지고 항복전압이 낮아지게 된다. 이러한 문제점을 해결하기 위하여, 게이트 패턴 밀도가 높은 곳과 낮은 곳을 모두 측정함으로써, 하나의 칩에 형성되는 게이트전극의 길이의 최대값과 최소값의 차이(On Chip Variation)를 고려할 수 있다. 2 이상의 측정지점을 선택한 후, 선택한 측정지점에서 게이트전극의 길이를 측정한다. 이어서, 측정된 2 이상의 게이트전극의 길이들 중에서 이온주입조건을 결정하는 기준이 되는 게이트전극의 길이를 선택한다. 이때, 소스 및 드레인 형성용 이온주입공정의 마진이 가장 적은 게이트전극의 길이를 선택하는 것이 바람직하다.
다음, 측정된 게이트전극의 길이 및 타겟 유효채널길이를 이용하여 측면확산거리를 계산한다(120). 실질적으로, 측면확산거리는 게이트전극의 길이에서 타겟 유효채널길이를 뺀 값이 된다. 다음, 이온주입조건의 변화와 측면확산거리의 관계를 나타내는 데이터를 참조하여, 계산된 측면확산거리를 얻을 수 있는 소스 및 드레인 형성용 이온주입조건을 결정한다(130). 이때, 이온주입조건은 이온주입에너지, 이온주입각도 또는 이온주입도우즈량인 것이 바람직하다.
도 2 내지 도 4에 도시된 그래프가 이온주입조건의 변화와 측면확산거리의 관계를 나타내는 데이터의 예이다. 도 2는 이온주입 각도의 변화에 따른 측면확산거리를 나타낸 그래프이며, 이온주입각도의 단위는 도(degree)이고 측면확산거리의 단위는 ㎚이다. 그래프에 있어서, ◆는 이온주입에너지가 30KeV인 경우를, ■는 35KeV인 경우를, ▲는 40KeV인 경우를, ×는 45KeV인 경우를, ＊는 50KeV인 경우를, ●는 55KeV인 경우를 각각 도시한다. 도 2의 그래프를 살펴보면 이온주입 각도가 증가하면 측면확산거리도 비례하여 증가함을 알 수 있다. 도 3은 이온주입 에너지의 변화에 따른 측면확산거리를 나타낸 그래프이며, 이온주입 에너지의 단위는 KeV이다. 그래프에 있어서, ◇는 이온주입각도가 45도인 경우를, ＋는 40도인 경우를, ×는 35도인 경우를, ▲는 30도인 경우를, ■는 25도인 경우를, △는 20도인경우를, ○는 15도인 경우를, ●는 7도인 경우를 각각 도시한다. 도 3의 그래프를 살펴보면, 이온주입 에너지가 증가하면 측면확산거리가 비례하여 증가함을 알 수 있다. 도 4는 이온주입 도우즈량의 변화에 따른 측면확산거리를 나타낸 그래프로서, 이온주입 도우즈량의 단위는 1×1014/㎠ 이다. 도 4의 그래프를 살펴보면, 이온주입 도우즈량이 증가하면 측면확산거리도 비례하여 증가함을 알 수 있다.
다음, 게이트전극을 마스크로 하여 결정된 이온주입조건에 따라 이온주입하여 타겟 길이의 유효채널을 정의하는 소스 및 드레인을 형성한다(140). 이때, 소스 및 드레인을 형성하는 단계(140)는 저농도 도핑되는 것이 바람직하다. 이어서, 결과물 전면에 화학기상증착방법으로 두꺼운 산화막을 증착한 후 이방성 에칭을 하여, 게이트전극의 측벽에 게이트스페이서를 형성한다. 이어서, 게이트스페이서와 게이트전극을 마스크로 하여 이온주입하여 고농도 도핑된 소스 및 드레인을 형성한다.
도 5a 내지 도 5b는 본 발명의 제조방법에 의해 제조된 중간공정의 반도체 소자를 도시한 단면도들이다.
도 5a를 참조하면, 반도체 기판(50) 위에 게이트절연막(52)과 게이트도전막(53)으로 이루어지는 게이트전극(56)이 형성되어 있으며, 또한, 저농도 도핑된 소스 및 드레인(58)이 형성되어 있다. 이때, 소스 및 드레인(58)을 형성하기 위한 이온주입조건은 게이트전극(56)의 길이(a')와 타겟 유효채널길이(c')을 이용하여 측면확산거리(b')을 계산한 후(도 1의 120참조), 계산된 측면확산거리(b')를 기준으로 하여 앞서 설명한 방법(도 1의 130참조)에 의해 소스및 드레인 형성용 이온주입 조건을 결정하는 것이 바람직하다.
도 5b를 참조하면, 게이트전극(56)의 측벽에 게이트스페이서(60)가 형성되어 있고, 고농도 도핑된 소스 및 드레인(62)이 형성되어 있다.
도 6a 내지 도 6c를 참조하여 본 발명에 의해 형성된 유효채널의 길이를 이하 상세히 설명한다. 본 발명은 게이트전극의 길이가 증가(a1<a2<a3)하면 소스 및 드레인 형성용 이온주입시 측면확산을 증가(b1<b2<b3)시킨다. 그 결과, 게이트전극의 길이가 변화하더라도 게이트전극 아래에 형성되는 유효채널의 길이는 항상 일정(c1=c2=c3)하게 형성된다. 즉, 본 발명에 의해, 게이트전극의 길이가 공정조건에 따라 변화하더라도 소스 및 드레인 형성용 이온주입조건을 변화시킴으로써 타겟 길이를 갖는 유효채널을 형성할 수 있다. 또한, 본 발명의 제조방법을 2 이상의 반도체 기판에 적용함으로써 2 이상의 반도체 기판에 제조되는 반도체 소자들이 동일한 길이의 유효채널을 갖도록 할 수 있다.
제 2실시예
이하, 상기 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 제조방법의 제 2실시예를 상술한다. 제 1실시예와 동일한 단계는 설명을 생략하고, 그 차이점만을 설명한다.
먼저, 반도체 기판상에 게이트절연막과 게이트도전막으로 이루어지는 게이트전극을 형성한 후, 게이트전극의 길이를 측정한다. 다음, 게이트전극을 마스크로 하여 이온주입하여 소스 및 드레인을 형성한 후, 측정된 게이트전극의 길이 및 타겟 유효채널길이를 이용하여 측면확산거리를 계산한다. 계산된 측면확산거리를 기준으로 하여 반도체 기판의 열처리 조건을 결정한다. 반도체 기판의 열처리 조건은 열처리 조건변화와 측면확산거리의 관계를 나타내는 데이터를 참조하여 결정하는 것이 바람직하다.
본 발명의 제 2실시예에 의해, 공정조건의 변화에 따라 게이트전극의 길이가 변화하더라도 열처리조건을 적절하게 변화시킴으로써 타겟 길이를 갖는 유효채널을 형성할 수 있다.
이상에서 살펴본 바와 같이 본 발명에 따른 반도체 소자의 제조방법은, 공정조건의 변화에 따라 게이트전극의 길이가 변화하더라도 게이트전극의 길이를 측정하여 이온주입조건이나 열처리조건을 결정함으로써 타겟 길이의 유효채널을 정의하는 소스 및 드레인 영역을 형성할 수 있다. 또한, 본 발명의 제조방법을 2 이상의 반도체 기판에 적용함으로써 2 이상의 반도체 기판에 제조되는 반도체 소자들이 동일한 길이의 유효채널을 정의하는 소스 및 드레인 영역을 갖도록 할 수 있다.
Claims (11)
- 게이트전극이 형성되어 있는 반도체기판을 제공하는 단계;상기 게이트전극의 길이를 측정하는 단계;상기 측정된 게이트전극의 길이 및 타겟 유효채널길이를 이용하여 측면확산거리를 계산하는 단계;상기 측면확산거리를 갖는 소스 및 드레인 형성용 이온주입 조건을 결정하는단계; 및상기 게이트전극을 마스크로 하여 상기 결정된 이온주입 조건에 따라 이온주입하여 타겟 길이의 유효채널을 정의하는 소스 및 드레인영역을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 게이트전극의 길이를 측정하는 단계는, 상기 반도체 기판상에 2 이상의 측정지점을 설정하는 단계와, 상기 2 이상의 측정지점에서 상기 게이트전극의 길이를 측정하는 단계와, 상기 측정된 2 이상의 게이트전극의 길이들 중에서 상기 이온주입조건을 결정하는 기준이 되는 게이트전극의 길이를 선택하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제2항에 있어서, 상기 이온주입조건을 결정하는 기준이 되는 게이트전극의 길이를 선택하는 단계는 상기 측정된 2 이상의 게이트전극의 길이들중에서 이온주입공정의 마진이 가장 적은 게이트전극의 길이를 선택하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제2항에 있어서, 상기 2 이상의 측정지점은 게이트 패턴의 밀도가 서로 다른 지점인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 소스 및 드레인 형성용 이온주입 조건을 결정하는 단계는, 이온주입조건의 변화와 측면확산거리의 관계를 나타내는 데이터를 참조하여 상기 계산된 측면확산거리에 대한 이온주입조건을 결정하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항 또는 제4항에 있어서, 상기 이온주입 조건은 이온주입에너지, 이온주입각도 또는 이온주입 도우즈량인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항 또는 제4항에 있어서, 상기 이온주입 조건은 이온주입에너지, 이온주입각도 및 이온주입 도우즈량인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 소스 및 드레인을 형성하는 단계는, 상기 게이트전극을 마스크로 하여 이온주입하여 저농도 도핑 소스 및 드레인을 형성하는 단계와, 상기 게이트전극의 측벽에 게이트스페이서를 형성하는 단계와, 상기 게이트스페이서와 상기 게이트전극을 마스크로 하여 이온주입하여 고농도 도핑 소스 및 드레인을 형성하는 단계를 구비하고, 상기 결정된 이온주입조건은 저농도 도핑 소스 및 드레인을 형성하는 단계에서 적용되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 반도체 소자의 제조방법을 2이상의 반도체 기판에 적용함으로써 상기 2이상의 반도체 기판에 제조되는 소자들이 동일한 길이의 유효채널을 정의하는 소스 및 드레인 영역을 갖도록 하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 게이트전극이 형성되어 있는 반도체기판을 제공하는 단계;상기 게이트전극의 길이를 측정하는 단계;상기 게이트전극을 마스크로 하여 이온주입하여 소스 및 드레인영역을 형성하는 단계;상기 측정된 게이트전극의 길이 및 타겟 유효채널길이를 이용하여 측면확산거리를 계산하는 단계;상기 측면확산거리를 갖는 상기 반도체기판의 열처리 조건을 결정하는 단계; 및상기 결정된 열처리 조건에 따라 열처리하는 단계를 포함함으로써, 상기 소스 및 드레인영역은 타겟 길이의 유효채널을 정의하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제10항에 있어서, 상기 반도체기판의 열처리 조건을 결정하는 단계는, 열처리조건변화와 측면확산거리의 관계를 나타내는 데이터를 참조하여 상기 계산된 측면확산거리를 갖는 상기 소스 및 드레인 영역을 형성하기 위한 열처리조건을 결정하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990021751A KR100297731B1 (ko) | 1999-06-11 | 1999-06-11 | 반도체 소자의 제조방법 |
| US09/441,187 US6232189B1 (en) | 1999-06-11 | 1999-11-15 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990021751A KR100297731B1 (ko) | 1999-06-11 | 1999-06-11 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010002114A KR20010002114A (ko) | 2001-01-05 |
| KR100297731B1 true KR100297731B1 (ko) | 2001-11-01 |
Family
ID=19591653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990021751A KR100297731B1 (ko) | 1999-06-11 | 1999-06-11 | 반도체 소자의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6232189B1 (ko) |
| KR (1) | KR100297731B1 (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100336523B1 (ko) * | 1999-10-18 | 2002-05-11 | 윤종용 | 반도체소자 제조방법 |
| WO2002050922A1 (en) * | 2000-12-18 | 2002-06-27 | Stanford University | Gate electrode with depletion suppression and tunable workfunction |
| US20040113211A1 (en) | 2001-10-02 | 2004-06-17 | Steven Hung | Gate electrode with depletion suppression and tunable workfunction |
| US9269633B2 (en) | 2000-12-18 | 2016-02-23 | The Board Of Trustees Of The Leland Stanford Junior University | Method for forming gate electrode with depletion suppression and tunable workfunction |
| JP2002190589A (ja) * | 2000-12-20 | 2002-07-05 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| DE10208164B4 (de) | 2002-02-26 | 2006-01-12 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Steuern einer elektrischen Eigenschaft eines Feldeffekttransistors |
| JP4533698B2 (ja) * | 2004-08-12 | 2010-09-01 | 株式会社東芝 | 自動設計システム、自動設計方法及び半導体装置の製造方法 |
| US7439106B2 (en) * | 2006-02-22 | 2008-10-21 | Texas Instruments Incorporated | Gate CD trimming beyond photolithography |
| JP2017183316A (ja) * | 2016-03-28 | 2017-10-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN108807203B (zh) * | 2017-04-28 | 2020-07-31 | 世界先进积体电路股份有限公司 | 测量半导体装置的横向扩散长度的方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU570439B2 (en) * | 1983-03-28 | 1988-03-17 | Compression Labs, Inc. | A combined intraframe and interframe transform coding system |
| US5270226A (en) * | 1989-04-03 | 1993-12-14 | Matsushita Electric Industrial Co., Ltd. | Manufacturing method for LDDFETS using oblique ion implantion technique |
| US5759901A (en) * | 1995-04-06 | 1998-06-02 | Vlsi Technology, Inc. | Fabrication method for sub-half micron CMOS transistor |
| US5804496A (en) * | 1997-01-08 | 1998-09-08 | Advanced Micro Devices | Semiconductor device having reduced overlap capacitance and method of manufacture thereof |
| US6080630A (en) * | 1999-02-03 | 2000-06-27 | Advanced Micro Devices, Inc. | Method for forming a MOS device with self-compensating VT -implants |
-
1999
- 1999-06-11 KR KR1019990021751A patent/KR100297731B1/ko not_active IP Right Cessation
- 1999-11-15 US US09/441,187 patent/US6232189B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010002114A (ko) | 2001-01-05 |
| US6232189B1 (en) | 2001-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5272099A (en) | Fabrication of transistor contacts | |
| JP2000307097A (ja) | 単電子トランジスタの製造方法 | |
| KR20030023718A (ko) | 종형 전력 트랜지스터 트렌치 게이트 반도체 디바이스제조 방법 | |
| KR100297731B1 (ko) | 반도체 소자의 제조방법 | |
| KR100193402B1 (ko) | 불순물 농도 프로파일 측정방법 | |
| US5879995A (en) | High-voltage transistor and manufacturing method therefor | |
| US6420234B1 (en) | Short channel length transistor and method of fabricating the same | |
| US6200887B1 (en) | Method to form a smooth gate polysilicon sidewall in the fabrication of integrated circuits | |
| US11876018B2 (en) | Self-aligned trench MOSFET contacts having widths less than minimum lithography limits | |
| US20240178064A1 (en) | Self-Aligned Trench MOSFET Contacts Having Widths Less Than Minimum Lithography Limits | |
| KR101096211B1 (ko) | 반도체 소자의 형성 방법 | |
| KR100533167B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100281117B1 (ko) | 이피롬소자 및 그의 제조방법 | |
| KR100277885B1 (ko) | 불휘발성메모리소자및그제조방법 | |
| KR0147649B1 (ko) | 불휘발성 반도체 메모리 장치 제조방법 | |
| KR100194618B1 (ko) | 모스 트랜지스터의 제조방법 | |
| KR100269275B1 (ko) | 반도체장치및그의제조방법 | |
| EP1804285B1 (en) | Method for manufacturing a transistor with self-aligned channel | |
| KR100242378B1 (ko) | 전계효과 트랜지스터의 게이트 제조방법 | |
| KR0166888B1 (ko) | 박막트랜지스터 제조방법 | |
| KR100588779B1 (ko) | 반도체 소자 및 그 제조방법 | |
| TW436908B (en) | Method to form a smooth gate polysilicon sidewall in the fabrication of integrated circuits | |
| KR100215858B1 (ko) | 마스크롬 코딩방법 | |
| KR100609539B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20030054684A (ko) | 플래쉬 메모리의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20160429 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20170427 Year of fee payment: 17 |
|
| LAPS | Lapse due to unpaid annual fee |