KR100296640B1 - Color liquid crystal display with three-color backlight and its driving method - Google Patents

Abstract

본 발명의 특징은 주사 신호를 전달하는 복수의 게이트 라인 및 화상 신호를 전달하는 복수의 데이터 라인과 상기 게이트 라인 및 상기 데이터 라인에 연결되어 있는 스위칭 소자를 가지는 3색 백 라이트 방식의 액정 표시 장치로서, 게이트 드라이버, 데이터 드라이버, 타이밍 제어기, 직병렬 변환부를 포함한다.A feature of the present invention is a three-color backlight type liquid crystal display device having a plurality of gate lines for transmitting a scan signal, a plurality of data lines for transmitting an image signal, and a switching element connected to the gate lines and the data lines. And a gate driver, a data driver, a timing controller, and a serial / parallel converter.

게이트 드라이버는 스위칭 소자를 온 시키기 위한 게이트 온 전압을 상기 복수의 게이트 라인에 순차적으로 인가하며, 데이터 드라이버는 화상 신호를 나타내는 아날로그 데이터 전압을 데이터 라인에 라인 단위로 인가한다.The gate driver sequentially applies a gate-on voltage for turning on the switching element to the plurality of gate lines, and the data driver applies an analog data voltage representing an image signal to the data line line by line.

직병렬 데이터 변환부는 그래픽 제어기로부터 직렬의 R, G, B 데이터 신호를 수신하여 각각 상기 직렬의 R, G, B 데이터 신호를 3n(n은 자연수)개의 신호 단위로 하여 병렬로 출력한다.The serial-to-parallel data converter receives the serial R, G, and B data signals from the graphic controller, and outputs the serial R, G, and B data signals in parallel in 3n (n is a natural number) signal units.

타이밍 제어기는 상기 직병렬 데이터 변환부로부터 출력되는 R, G, B 데이터 신호를 수신하여 데이터 드라이버로 전송하며, 게이트 드라이버와 상기 데이터 드라이버의 동작을 위한 타이밍 신호를 생성한다.The timing controller receives the R, G, and B data signals output from the serial-to-parallel data converter and transmits the R, G, and B data signals to the data driver, and generates timing signals for operation of the gate driver and the data driver.

Description

3색 백 라이트를 구비한 컬러 액정 표시 장치 및 그의 구동 방법Color liquid crystal display device with three-color backlight and its driving method

본 발명은 컬러 액정 표시 장치에 관한 것으로서, 특히 각각 독립적으로 온, 오프 제어가 가능한 레드, 그린, 블루의 3색 백 라이트를 구비한 컬러 액정 표시 장치 및 그의 구동 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a color liquid crystal display device, and more particularly, to a color liquid crystal display device having three color backlights of red, green, and blue that can be independently turned on and off, and a driving method thereof.

근래 퍼스널 컴퓨터나 텔레비젼 등의 경량, 박형화에 따라 디스플레이 장치도 경량화, 박형화가 요구되고 있으며, 이러한 요구에 따라 음극선관(cathode ray tube; CRT) 대신 액정 표시 장치(liquid crystal display; LCD)와 같은 플랫 패널형 디스플레이가 개발되고 있다.Recently, display devices are also required to be lighter and thinner in accordance with the light weight and thickness of personal computers and televisions. Panel-type displays are being developed.

LCD는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 층에 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써, 원하는 화상 신호를 얻는 표시장치이다.An LCD is a display device that obtains a desired image signal by applying an electric field to a liquid crystal layer having an anisotropic dielectric constant injected between two substrates, and controlling the amount of light transmitted through the substrate by adjusting the intensity of the electric field.

그런데, 종래 컬러 LCD의 대부분은 두 기판 중 하나의 기판에 레드(R), 그린(G), 블루(B)의 3원색으로 이루어진 컬러 필터 층을 형성하고, 이 컬러 필터 층에 투과되는 양을 조절함으로써 원하는 컬러를 디스플레이한다. 즉, 종래 컬러 LCD는 단일 광원으로부터 조사되는 빛을 R, G, B 컬러 필터층에 투과시키는데 있어서, R, G, B 컬러 필터층에 투과되는 빛의 양을 조절하여, R, G, B 색을 합성함으로써 원하는 컬러를 디스플레이한다.However, most of the conventional color LCD forms a color filter layer consisting of three primary colors of red (R), green (G), and blue (B) on one of the two substrates, and the amount transmitted through the color filter layer Display the desired color by adjusting. That is, the conventional color LCD synthesizes R, G, and B colors by adjusting the amount of light transmitted through the R, G, and B color filter layers in transmitting light emitted from a single light source to the R, G, and B color filter layers. Thereby displaying the desired color.

이와 같이 단일 광원과 3색 컬러 필터 층을 이용하여 컬러를 디스플레이하는 액정표시장치에 있어서는, R, G, B 각 영역마다 각각 대응하는 화소가 필요하므로 흑백을 표시하는 경우 보다 3배 많은 화소가 필요하게 된다. 따라서, 고해상도의 화상을 얻기 위해서는 액정 표시 장치 패널의 섬세한 제조 기술이 요구된다.As described above, in a liquid crystal display device displaying a color using a single light source and a three-color color filter layer, corresponding pixels are required for each of R, G, and B regions, and thus three times as many pixels are required as for displaying black and white. Done. Therefore, in order to obtain a high resolution image, the delicate manufacturing technique of a liquid crystal display device panel is calculated | required.

또한, 액정 표시 장치 기판에 별도의 컬러 필터 층을 형성해야 하는 제조상의 번거로움이 있으며, 컬러 필터 자체의 광 투과율을 향상시켜야 하는 문제점이 있다.In addition, there is a manufacturing problem that a separate color filter layer must be formed on the liquid crystal display substrate, and there is a problem that the light transmittance of the color filter itself must be improved.

따라서, 최근에는 R, G, B 각 색의 독립된 광원을 순차 주기적으로 점등하고, 그 점등 주기에 동기하여 각 화소에 대응하는 색 신호를 가함으로써 풀(full) 칼라의 화상을 얻을 수 있는 3색 백 라이트(back-light) 방식의 컬러 액정 표시 장치가 제안되고 있다.Therefore, in recent years, independent light sources of R, G, and B colors are periodically turned on sequentially, and three colors capable of obtaining a full color image by applying a color signal corresponding to each pixel in synchronization with the lighting cycle. Back-light color liquid crystal display device has been proposed.

도1은 이러한 3색 백 라이트 방식의 컬러 액정 표시 장치에서, 데이터 드라이버(도시하지 않음)에 인가되는 데이터 신호(화상 신호)를 도시한 도면이다.Fig. 1 is a diagram showing a data signal (image signal) applied to a data driver (not shown) in the color liquid crystal display device of the three-color back light type.

도1에 도시한 바와 같이, 3색 백 라이트 방식의 컬러 액정 표시 장치에서 하나의 영상 프레임은 3개의 색 필드 즉, R 필드, G 필드, B 필드로 이루어진다.As shown in FIG. 1, one image frame includes three color fields, that is, an R field, a G field, and a B field, in a three-color backlight type color liquid crystal display device.

R 필드 동안에는 R 색 광원이 액정 표시 장치 패널의 액정 층에 투과되는데, 이때 R 데이터 신호(R1, R2, R3, ...)는 클럭(CLK)에 동기하여 데이터 드라이버에 인가된다. 이와 유사하게, G (또는 B) 필드 동안에는 G 색(B 색) 광원이 액정 표시 장치 패널의 액정 층에 투과되며, G 데이터 신호(또는 B 데이터 신호)는 클럭(CLK)에 동기하여 데이터 드라이버에 인가된다.During the R field, the R color light source is transmitted to the liquid crystal layer of the liquid crystal display panel, wherein the R data signals R1, R2, R3, ... are applied to the data driver in synchronization with the clock CLK. Similarly, during the G (or B) field, a G color (B color) light source is transmitted through the liquid crystal layer of the liquid crystal display panel, and the G data signal (or B data signal) is transmitted to the data driver in synchronization with the clock CLK. Is approved.

따라서, 데이터 드라이버에 인가되는 데이터 전압은 R, G, B 시리얼(직렬) 데이터 형태 즉, R1, R2, R3,..., G1, G2, G3,...., B1, B2, B3, ... 형태로 입력되어야 한다.Therefore, the data voltage applied to the data driver is in the form of R, G, B serial (serial) data, that is, R1, R2, R3, ..., G1, G2, G3, ..., B1, B2, B3, It must be entered in the form ...

도2는 종래 직렬 R, G, B 데이터 신호를 생성하는 방법을 개략적으로 나타내는 도면이며, 도3은 도2의 메모리(10)에 저장되는 데이터를 상세하게 나타내는 도면이다.FIG. 2 is a diagram schematically showing a method of generating a conventional serial R, G, and B data signal, and FIG. 3 is a diagram showing in detail data stored in the memory 10 of FIG.

도2 및 도3에 도시한 바와 같이, 그래픽 제어기(도시하지 않음)로부터 출력되는 6비트의 R, G, B 데이터는 예컨대, 65 MHz의 클럭에 동기하여 병렬로 메모리(10)에 입력된다. 이때, 상기 R, G, B 데이터는 각각 R 메모리(11) 영역, G 메모리 영역(12), B 메모리 영역(13)에 분리되어 저장되는 데, 이때 각각의 R, G, B 데이터는 직렬로 각 메모리 영역(11, 12, 13)에 저장된다.As shown in Figs. 2 and 3, 6-bit R, G, and B data output from a graphic controller (not shown) are input to the memory 10 in parallel, for example, in synchronization with a clock of 65 MHz. In this case, the R, G, and B data are separately stored in the R memory 11 region, the G memory region 12, and the B memory region 13, wherein the respective R, G, and B data are serially stored. It is stored in each memory area 11, 12, 13.

즉, R, G, B 데이터 전체적인 관점에서 보면, R, G, B 데이터는 각각 R 메모리 영역(11), G 메모리 영역(12), B 메모리(13) 영역에 병렬로 저장되지만, 예컨대 R 데이터 하나의 관점에서 보면, R 데이터는 R 메모리 영역(11)에 직렬로 저장된다. 따라서, 예컨대 R 메모리(11) 영역에는 R 데이터만이 TR0, TR1, TR3, .., 형태로 저장되고, G, B 데이터는 저장되지 않는다.That is, from an overall perspective of the R, G, and B data, the R, G, and B data are stored in parallel in the R memory area 11, G memory area 12, and B memory 13 areas, respectively, but for example, R data. In one aspect, R data is stored in series in the R memory area 11. Thus, for example, only the R data is stored in the R memory 11 area in the form of TR0, TR1, TR3, ..., and the G and B data are not stored.

한편, 도3의 형태로 메모리에 저장된 R, G, B 데이터로부터 도1에 도시한 바와 같은 데이터 형태를 출력하기 위해서는, R, G, B 메모리 영역(11, 12, 13)에 순차적으로 액세스하여 직렬 데이터를 출력해야 한다. 즉, R 메모리 영역(11), G 메모리 영역(12), B 메모리 영역(13)에 순차적으로 액세스하여 TR0, TR1, TR2, ..., TG1, TG2, TG3,..., TB1, TB2, TB3,...형태의 직렬 데이터를 출력해야 한다.On the other hand, in order to output the data form as shown in FIG. 1 from the R, G, and B data stored in the memory in the form of FIG. 3, the R, G, and B memory areas 11, 12, and 13 are sequentially accessed. You need to output serial data. That is, the R memory area 11, the G memory area 12, and the B memory area 13 are sequentially accessed, and TR0, TR1, TR2, ..., TG1, TG2, TG3, ..., TB1, TB2. It should output serial data of the form, TB3, ...

따라서, 그래픽 제어기로부터 입력되는 데이터 신호와 동일한 주파수(즉, 65MHz)를 갖는 R, G, B 데이터가 데이터 드라이버로 인가되기 위해서는, 메모리(10)에서 출력되는 데이터는 입력 데이터 클럭 주파수(65MHz)의 3배가되는 클럭 주파수(195MHz)에 동기하여 출력되어야 한다.Therefore, in order for R, G, and B data having the same frequency as the data signal input from the graphics controller (ie, 65 MHz) to be applied to the data driver, the data output from the memory 10 is equal to the input data clock frequency (65 MHz). It should be output in synchronization with the tripled clock frequency (195MHz).

그 결과, 종래의 3색 백 라이트 방식의 액정 표시 장치에서는 고속의 클럭 주파수를 생성해야 하고, 또한 고주파의 클럭 주파수에 동기하여 데이터를 출력하는 메모리가 필요하므로 액정 표시 장치의 제조 비용이 상승한다는 문제점이 있었다.As a result, the conventional three-color backlight type liquid crystal display device needs to generate a high clock frequency and a memory for outputting data in synchronization with the high frequency clock frequency, thus increasing the manufacturing cost of the liquid crystal display device. There was this.

또한, 메모리로부터 출력되는 고주파의 데이터가 데이터 드라이버에 전송되기 때문에 전자파 간섭(electro-magnetic interference; EMI)의 문제점이 있었다.In addition, since high-frequency data output from the memory is transmitted to the data driver, there is a problem of electromagnetic interference (EMI).

본 발명이 이루고자하는 기술적 과제는 이와 같은 문제점을 해결하기 위한 것으로서, 그래픽 제어기로부터 출력되는 데이터의 주파수와 동일한 주파수로 메모리로부터 데이터를 출력하도록 함으로써, 액정 표시 장치의 제조 비용을 절감시키기 위한 것이다. 또한, 고주파의 데이터의 전송에 의해 생기는 EMI 문제를 절감시키기 위한 것이다.The technical problem to be solved by the present invention is to solve such a problem, and to reduce the manufacturing cost of the liquid crystal display by outputting data from the memory at the same frequency as the frequency of the data output from the graphics controller. In addition, it is to reduce the EMI problem caused by the transmission of high frequency data.

도1은 3색 백 라이트 방식의 컬러 액정 표시 장치에서 데이터 드라이버에 인가되는 데이터 신호를 나타내는 도면이다.FIG. 1 is a diagram illustrating a data signal applied to a data driver in a color liquid crystal display of a three-color backlight method.

도2는 종래 직렬 R, G, B 데이터 신호를 생성하는 방법을 개략적으로 나타낸 도면이다.2 is a diagram schematically showing a method of generating a conventional serial R, G, B data signal.

도3은 도2의 메모리에 저장되는 데이터를 상세하게 나타내는 도면이다.FIG. 3 is a diagram illustrating in detail data stored in the memory of FIG. 2. FIG.

도4는 본 발명의 제1 실시예에 따른 3색 백 라이트 방식의 액정 표시 장치를 나타내는 도면이다.FIG. 4 is a diagram illustrating a three-color backlight type liquid crystal display device according to a first exemplary embodiment of the present invention.

도5는 도4의 메모리에 저장되는 데이터를 상세하게 나타내는 도면이다.FIG. 5 is a diagram illustrating in detail data stored in the memory of FIG. 4. FIG.

도6은 도5의 직병렬 변환부를 기능적으로 상세하게 나타낸 도면이다.FIG. 6 is a detailed functional diagram of the serial-to-parallel converter of FIG. 5.

도7a 내지 도7c는 메모리에 입출력되는 데이터와 클럭과의 관계를 나타내는 도면이다.7A to 7C are diagrams showing a relationship between data input and output to a memory and a clock.

도8은 본 발명의 제2 실시예에 따른 3색 백 라이트 방식의 액정 표시 장치를 나타내는 도면이다.FIG. 8 is a diagram illustrating a three-color backlight type liquid crystal display according to a second exemplary embodiment of the present invention.

이와 같은 목적을 달성하기 위한 본 발명의 특징에 따른, 주사 신호를 전달하는 복수의 게이트 라인 및 화상 신호를 전달하는 복수의 데이터 라인과, 상기 게이트 라인 및 상기 데이터 라인에 연결되어 있는 스위칭 소자를 가지는 3색 백 라이트 방식의 액정 표시 장치에서,According to an aspect of the present invention for achieving the above object, it has a plurality of gate lines for transmitting a scan signal and a plurality of data lines for transmitting an image signal, and a switching element connected to the gate line and the data line In the liquid crystal display of the three-color backlight method,

상기 스위칭 소자를 온 시키기 위한 게이트 온 전압을 상기 복수의 게이트 라인에 순차적으로 인가하는 게이트 드라이버;A gate driver sequentially applying a gate on voltage to turn on the switching element to the plurality of gate lines;

화상 신호를 나타내는 아날로그 데이터 전압을 상기 데이터 라인에 인가하기 위한 데이터 드라이버;A data driver for applying an analog data voltage representing an image signal to the data line;

그래픽 제어기로부터 각각 병렬로 출력되는 직렬의 R, G, B 데이터 신호를 수신하여, 각각 상기 직렬의 R, G, B 데이터 신호를 3n(n은 자연수)개의 신호 단위로 하여 3분주된 클럭(R clk, G clk, B clk)을 이용하여 병렬로 출력하는 직병렬 데이터 변환부; 및Receives a series of R, G, B data signals output in parallel from the graphics controller, respectively, and divides the R, G, B data signals in series by 3n (n is a natural number) signal units, respectively. a serial-to-parallel data converter outputting in parallel using clk, G clk, and B clk); And

상기 직병렬 데이터 변환부로부터 출력되는 R, G, B 데이터 신호를 수신하여 상기 데이터 드라이버로 전송하며, 상기 게이트 드라이버와 상기 데이터 드라이버의 동작을 위한 타이밍 신호를 생성하여 출력하는 타이밍 제어기를 포함하여 이루어진다.It includes a timing controller for receiving the R, G, B data signals output from the serial-to-parallel data converter and transmitting them to the data driver, and generates and outputs a timing signal for the operation of the gate driver and the data driver. .

여기서, 상기 직병렬 데이터 변환부는 상기 직렬의 R, G, B 데이터 신호를 3n 개의 신호 단위로 하여 병렬로 변환 출력하는 직병력 변환부; 및 3n개의 서브 메모리로 이루어지며, 각 서브 메모리는 각각 R 데이터 신호, G 데이터 신호, B 데이터 신호를 저장하기 위한 R 데이터 영역, G 데이터 영역, B 데이터 영역을 구비하여 상기 병렬 입력되는 3n개의 신호 단위의 데이터를 저장하고, 3분주된 클럭(R clk, G clk, B clk)을 이용하여 저장된 데이터를 출력하는 메모리를 포함한다. 여기서, n=1인 것이 바람직하다.The serial-to-parallel data converter may include a serial-to-parallel converter configured to convert and output the serial R, G, and B data signals in parallel in 3n signal units; And 3n sub-memory, each sub-memory having an R data signal, a G data signal, and an R data area for storing a B data signal, a G data area, and a B data area, respectively; And a memory for storing data in units and outputting the stored data using three divided clocks (R clk, G clk, B clk). Here, it is preferable that n = 1.

이때, 상기 직렬 R, G, B 데이터 신호는 메인 클럭에 동기하여 그래픽 제어기로부터 출력되며, 상기 R, G, B 데이터 신호는 3개의 신호를 단위로 하여, 상기 메인 클럭의 주파수의 1/3배인 클럭 주파수를 가지며, 각각 120。의 위상차를 가지는 제1 메모리 입력 클럭, 제2 메모리 입력 클럭, 제3 메모리 입력 클럭에 동기하여 메모리에 입력되는 것이 바람직하다.In this case, the serial R, G, B data signals are output from the graphic controller in synchronization with the main clock, and the R, G, B data signals are three times the unit, and are 1/3 times the frequency of the main clock. It is preferable that the clock frequency is input to the memory in synchronization with the first memory input clock, the second memory input clock, and the third memory input clock, each having a phase difference of 120 DEG.

또한, 상기 메모리는 상기 메인 클럭과 동일한 주파수를 가지는 메모리 출력 주파수에 동기하여 각각 상기 R, G, B 데이터 신호를 3개의 신호 단위로 하여 병렬로 출력하는 것이 바람직하다.Preferably, the memory outputs the R, G, and B data signals in three signal units in parallel in synchronization with a memory output frequency having the same frequency as the main clock.

또한, 상기 컬러 액정 표시 장치는In addition, the color liquid crystal display device

상기 메모리로부터 출력되는 R, G, B 데이터 신호를 압축하여 고속의 데이터를 타이밍 제어기를 통해 데이터 드라이버로 전송하는 데이터 압축부를 더 포함한다.And a data compressor for compressing the R, G, and B data signals output from the memory and transmitting high speed data to the data driver through a timing controller.

한편, 본 발명의 다른 특징에 따른 3색 백 라이트 방식의 액정 표시 장치의 구동 방법은, 주사 신호를 전달하는 복수의 게이트 라인과, 화상 신호를 전달하는 복수의 데이터 라인과, 상기 게이트 라인 및 상기 데이터 라인에 연결된 스위칭 소자를 가지는 3색 백 라이트 방식의 액정 표시 장치의 구동 방법에 있어서,On the other hand, the driving method of the three-color backlight type liquid crystal display device according to another aspect of the present invention, a plurality of gate lines for transmitting a scan signal, a plurality of data lines for transmitting an image signal, the gate line and the A driving method of a three-color backlight type liquid crystal display device having a switching element connected to a data line,

(a) 외부의 그래픽 제어기로부터 각각 병렬로 출력되는 직렬의 R, G, B 데이터 신호를 수신하여, 상기 직렬의 R, G, B 데이터 신호를 3n(n은 자연수)개의 신호 단위로 하여 병렬로 출력하는 단계;(a) Receive serial R, G, and B data signals output in parallel from an external graphic controller, respectively, and perform parallel R, G, and B data signals in 3n (n is a natural number) signal units in parallel. Outputting;

(b) 상기 병렬 출력되는 R, G, B 데이터 신호로부터 화상 신호를 나타내는 아날로그 데이터 전압을 R, G, B, 필드 단위로 생성하는 단계;(b) generating analog data voltages representing image signals in R, G, B, and field units from the R, G, and B data signals output in parallel;

(c) 상기 R, G, B, 필드 단위로 생성된 아날로그 데이터 전압을 상기 데이터 라인에 라인 단위로 인가하는 단계; 및(c) applying the analog data voltages generated in units of R, G, B, and fields to the data lines on a line basis; And

(d) 상기 스위칭 소자를 온 시키기 위한 게이트 온 전압을 상기 복수의 게이트 라인에 순차적으로 인가하는 단계를 포함하여 이루어진다. 이때, 상기 n은 1인 것이 바람직하다.(d) sequentially applying a gate-on voltage for turning on the switching element to the plurality of gate lines. In this case, n is preferably 1.

여기서, 상기 단계(a)는,Here, the step (a),

(a-1) 상기 직렬의 R, G, B 데이터 신호를 3 개의 신호 단위로 하여, 각각 제1 메모리 입력 클럭, 제2 메모리 입력 클럭, 제3 메모리 입력 클럭에 동기하여 메모리의 해당 데이터 영역에 병렬로 저장하는 단계; 및(a-1) The serial R, G, and B data signals are divided into three signal units, respectively, in synchronization with the first memory input clock, the second memory input clock, and the third memory input clock, respectively. Storing in parallel; And

(a-2)상기 메모리에 저장된 데이터 신호를 3개의 신호 단위로 하여 메모리 출력 클럭에 동기하여 R 필드, B 필드, G 필드 순서로 출력하는 단계를 포함한다.(a-2) outputting data signals stored in the memory in three signal units in order of an R field, a B field, and a G field in synchronization with a memory output clock.

여기서, 상기 직렬 R, G, B 데이터 신호는 메인 클럭에 동기하여 그래픽 제어기로부터 출력되며, 상기 제1, 제2, 제3 메모리 입력 메모리 클럭은 상기 메인 클럭의 주파수의 1/3배인 클럭 주파수를 가지며 각각 120。의 위상차를 가지는 것이 바람직하다.Here, the serial R, G, B data signals are output from the graphic controller in synchronization with the main clock, and the first, second, and third memory input memory clocks have a clock frequency that is 1/3 times the frequency of the main clock. And a phase difference of 120 ° each.

또한, 상기 메모리 출력 클럭은 상기 메인 클럭과 동일한 주파수를 가지는 것이 바람직하다.In addition, the memory output clock preferably has the same frequency as the main clock.

이때, 상기 제1 메모리 입력 클럭은 상기 메인 클럭의 클럭 주파수를 1/3 배 분주함으로써 생성되며, 상기 제2 및 제3 메모리 입력 클럭은 상기 제1 메모리 입력 클럭을 각각 120。, 240。 천이시킴으로써 구해질 수도 있으며, 또한 상기 제1, 제2, 제3 메모리 입력 클럭을 각각 상기 메인 클럭의 3N(N은 자연수) 번째 펄스, 3N+1 번째 펄스, 3N+2 번째 펄스를 이용하여 구할 수도 있다.In this case, the first memory input clock is generated by dividing the clock frequency of the main clock by 1/3 times, and the second and third memory input clocks shift the first memory input clock by 120 ° and 240 °, respectively. Alternatively, the first, second, and third memory input clocks may be obtained using 3N pulses, 3N + 1 pulses, and 3N + 2 th pulses of the main clock, respectively. .

이하, 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

도4는 본 발명의 제1 실시예에 따른 3색 백 라이트 방식의 액정 표시 장치를 나타내는 도면이다.FIG. 4 is a diagram illustrating a three-color backlight type liquid crystal display device according to a first exemplary embodiment of the present invention.

도4에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 컬러 액정 표시 장치는 액정 표시 장치(LCD) 패널(100), 데이터 드라이버(200), 소스 드라이버(300), 타이밍 제어기(400), 직병렬 데이터 변환부(700)로 이루어진다.As shown in FIG. 4, the color liquid crystal display according to the first exemplary embodiment of the present invention includes a liquid crystal display (LCD) panel 100, a data driver 200, a source driver 300, and a timing controller 400. , A serial-to-parallel data converter 700.

LCD 패널(100)에는 주사선(scanning line)인 복수의 게이트 라인(도시하지 않음)이 평행하게 형성되어 있으며, 데이터신호가 인가되는 복수의 데이터 라인(도시하지 않음)이 상기 게이트 라인과 절연되어 교차하게 형성되어 있다. 복수의 데이터 라인과 게이트 라인에 의해 둘러싸인 영역은 화소를 형성하며, 각 화소에는 스위칭 소자인 박막 트랜지스터(thin film transistor; TFT)가 형성되어 있다. 이 TFT의 게이트 전극, 소스 전극과 드레인 전극에는 각각 게이트 라인, 데이터 라인과 화소 전극이 연결된다.In the LCD panel 100, a plurality of gate lines (not shown) that are scanning lines are formed in parallel, and a plurality of data lines (not shown) to which a data signal is applied are insulated from and cross the gate lines. It is formed. A region surrounded by a plurality of data lines and a gate line forms a pixel, and a thin film transistor (TFT) which is a switching element is formed in each pixel. A gate line, a data line and a pixel electrode are connected to the gate electrode, the source electrode and the drain electrode of this TFT, respectively.

데이터 드라이버(200)는 타이밍 제어기(400)로부터 출력되는 디지털 신호인 R, G, B 데이터 신호와 제어 신호를 입력받아, 아날로그 신호인 R, G, B 데이터 전압을 LCD 패널(100)의 각 데이터 라인에 라인 단위로 인가한다. 이때, 데이터 드라이버(200)로부터 출력되는 데이터 전압은 R 필드 주기 동안에는 R 데이터 전압만이 데이터 라인에 인가되고, G 필드 주기(또는 B 필드 주기) 동안에는 G 데이터 전압(또는 B 데이터 전압) 만이 데이터 라인에 인가된다.The data driver 200 receives the R, G and B data signals and the control signals, which are digital signals output from the timing controller 400, and converts the R, G and B data voltages, which are analog signals, into the respective data of the LCD panel 100. Applies line by line. At this time, only the R data voltage is applied to the data line during the R field period, and only the G data voltage (or B data voltage) is applied to the data line during the R field period. Is applied to.

게이트 드라이버(300)는 스위칭 소자인 TFT를 온 시키기 위한 게이트 온 전압을 게이트 라인에 순차적으로 인가한다. 게이트 온 전압에 의해 복수의 게이트 라인 중 하나의 게이트 라인에 연결된 TFT가 온 되면, 데이터 라인에 인가된 데이터 전압이 TFT의 드레인 전극을 통해 화소 전극에 전달된다.The gate driver 300 sequentially applies a gate-on voltage to the gate line for turning on the TFT, which is a switching element. When the TFT connected to one gate line of the plurality of gate lines is turned on by the gate on voltage, the data voltage applied to the data line is transferred to the pixel electrode through the drain electrode of the TFT.

타이밍 제어기(400)는 직병렬 데이터 변환부(700)로부터 출력되며 R, G, B 필드 단위로 각각 전송되는 R, G, B 데이터 신호를 수신하여, 데이터 드라이버에서 요구하는 타이밍에 맞게 상기 데이터 신호를 처리하여 데이터 드라이버로 출력한다. 또한, 타이밍 제어기(400)는 데이터 드라이버(200) 및 게이트 드라이버(300)에 필요한 각종 타이밍 신호 및 제어신호를 출력한다.The timing controller 400 receives the R, G, and B data signals output from the serial-to-parallel data converter 700 and transmitted in units of R, G, and B fields, respectively, and the data signals are matched to the timing required by the data driver. Process and output to the data driver. In addition, the timing controller 400 outputs various timing signals and control signals necessary for the data driver 200 and the gate driver 300.

직병렬 데이터 변환부(700)는 그래픽 제어기(도시하지 않음)로부터 출력되며 각각 직렬의 데이터 신호로 이루어진 예컨대, 6비트(1 화소 데이터)의 R, G, B 데이터 신호 (TR0, TR1, TR2,...), (TG0, TG1, TG2, ....), (TB0, TB1, TB2,...)를 병렬로 입력받아, 각 직렬 데이터 신호를 3개의 데이터 단위로 하여, 타이밍 제어기(400)에 병렬로 출력한다. 즉, 예컨대 직렬 R 데이터인 경우에는 TR_3n(=TR0, TR3, TR6, TR9,...), TR_3n+1(=TR1, TR4, TR7,...), TR_3n+2(=TR2, TR5, TR8, ....) 단위로 하여, 타이밍 제어기(400)에 병렬로 출력한다. 이와 유사하게, 직렬 G 데이터(또는 직렬 B 데이터)의 경우에는 TG_3n(또는 TB_3n), TG_3n+1(또는 TB_3n+1), TG_3n+2(또는 TB_3n+2) 단위로 하여, 타이밍 제어기(400)에 병렬로 출력한다.The serial-to-parallel data converter 700 is output from a graphic controller (not shown), and includes, for example, six bits (one pixel data) of R, G, and B data signals TR0, TR1, TR2 ...), (TG0, TG1, TG2, ....), (TB0, TB1, TB2, ...) are inputted in parallel, and each serial data signal is divided into three data units, and the timing controller ( To 400) in parallel. That is, for example, in the case of serial R data, TR _3n (= TR0, TR3, TR6, TR9, ...), TR _{3n + 1} (= TR1, TR4, TR7, ...), TR _{3n + 2} (= TR2 Are output in parallel to the timing controller 400 in units of, TR5, TR8, ....). Similarly, for serial G data (or serial B data), TG _3n (or TB _3n ), TG _{3n + 1} (or TB _{3n + 1} ), TG _{3n + 2} (or TB _{3n + 2} ) units. And output to the timing controller 400 in parallel.

이하에서는 도 4 내지 도 6을 참조하여 본 발명의 제1 실시예에 따른 직병렬 데이터 변환부(700)의 동작을 상세히 설명한다.Hereinafter, the operation of the serial-to-parallel data converter 700 according to the first embodiment of the present invention will be described in detail with reference to FIGS. 4 to 6.

도 4에 도시한 바와 같이, 직병렬 데이터 변환부(700)는 직병렬 변환부(600), 메모리(500)로 이루어진다.As shown in FIG. 4, the serial-to-parallel data converter 700 includes a serial-to-parallel converter 600 and a memory 500.

메모리(500)는 제1, 제2, 제3 서브 메모리(520, 540, 560)로 이루어지며, 각 서브 메모리에는 R 데이터 신호, G 데이터 신호, B 데이터 신호를 저장하기 위한 영역을 가지고 있다. 즉, 제1 서브 메모리(520)는 TR_3n(= TR0, TR3, TR6, ...) 데이터 신호를 저장하기 위한 R 데이터 영역(521)과 TG_3n(=TG0, TG3, TG6, ...)인 G 데이터 신호를 저장하기 위한 G 데이터 영역(522)과 TB_3n(TB0, TB3, TB6, ...)인 B 데이터 신호를 저장하기 위한 B 데이터 영역(523)을 가지고 있으며, 이와 유사하게 제2 서브 메모리 및 제3 서브 메모리(540, 560)도 TR_3n+1및 TR_3n+2데이터를 저장하기 위한 R 데이터 영역(541, 561), TG_3n+1및 TG_3n+2데이터를 저장하기 위한 G 데이터 영역(542, 562)과 TB_3n+1및 TB_3n+2데이터를 저장하기 위한 B 데이터 영역(543, 563)을 가지고 있다.The memory 500 includes first, second, and third sub memories 520, 540, and 560, and each sub memory has an area for storing an R data signal, a G data signal, and a B data signal. That is, the first sub memory 520 stores an R data area 521 and a TG _3n (= TG0, TG3, TG6, ...) for storing a TR _3n (= TR0, TR3, TR6, ...) data signal. Has a G data area 522 for storing a G data signal and a B data area 523 for storing a B data signal of TB _3n (TB0, TB3, TB6, ...). The second sub memory and the third sub memory 540 and 560 also store R data areas 541 and 561, TG _{3n + 1} and TG _{3n + 2} data for storing TR _{3n + 1} and TR _{3n + 2} data. G data areas 542 and 562 and B data areas 543 and 563 for storing TB _{3n + 1} and TB _{3n + 2} data.

직병렬 변환부(600)는 각각 직렬의 R 데이터, G 데이터, B 데이터를 3 개의 신호를 단위로 하여 즉, TR_3n(또는 TG_3n, TB_3n), TR_3n+1(또는 TG_3n+1, TB_3n+1), TR_3n+2(또는 TG_3n+2, TB_3n+2) 단위로 출력하여, 이 데이터들을 메모리의 각 서브 메모리(520, 540, 560)에 병렬로 기록하는 역할을 한다.The serial-to-parallel conversion unit 600 stores three pieces of R data, G data, and B data in series, that is, TR _3n (or TG _3n , TB _3n ), TR _{3n + 1} (or TG _{3n + 1).} , TB _{3n + 1} ), TR _{3n + 2} (or TG _{3n + 2} , TB _{3n + 2} ) and output these data in parallel to each sub memory 520, 540, 560 of the memory. do.

도6은 도4의 직병렬 변환부(600)의 하나의 예를 상세하게 나타내는 도면이다.FIG. 6 is a diagram illustrating an example of the serial-to-parallel converter 600 of FIG. 4 in detail.

도6에 도시한 바와 같이, 직병렬 변환부(600)는 기능적으로 R 직병렬 변환기(620), G 직병렬 변환기(640)와 B 직병렬 변환기(660)로 이루어진다. R 직병렬 변환기(620)는 그래픽 제어기로부터 전송되는 직렬의 R 데이터(즉, TR0, TR1, TR2, TR3, ....)를 메모리 입력 클럭(R CLK)에 동기하여 3 개의 신호를 단위(TR_3n, TR_3n+1, TR_3n+2)로 하여 즉, (TR0, TR1, TR2), (TR3, TR4, TR5), .... 단위로 병렬로 출력한다. 이와 유사하게 G 직병렬 변환기 및 B 직병렬 변환기(620, 640)는 그래픽 제어기로부터 전송되는 직렬의 G 데이터(즉, TG0, TG1, TG2, TG3, ....) 및 직렬의 B 데이터(즉, TB0, TB1, TB2, ...)를 각각 메모리 입력 클럭(G CLK) 및 메모리 입력 클럭 (B CLK) 에 동기하여 3 개의 신호를 단위로 하여 병렬로 출력한다.As shown in Fig. 6, the serial-to-parallel converter 600 is functionally composed of an R-parallel converter 620, a G-parallel converter 640, and a B-parallel converter 660. The R serial-to-parallel converter 620 synchronizes three signals (a combination of TR0, TR1, TR2, TR3, ....) transmitted from the graphic controller with the memory input clock (R CLK). TR _3n , TR _{3n + 1} and TR _{3n + 2} ), that is, output in parallel in units of (TR0, TR1, TR2), (TR3, TR4, TR5), .... Similarly, the G-parallel and B-parallel converters 620, 640 can transmit serial G data (i.e., TG0, TG1, TG2, TG3, ....) and serial B data (i.e., transmitted from the graphics controller). , TB0, TB1, TB2, ...) are output in parallel in units of three signals in synchronization with the memory input clock G CLK and the memory input clock B CLK, respectively.

다음에는 도4 내지 도6 및 도7a 내지 도7c를 참조하여, 본 발명의 실시예에 따라 메모리에 R, G, B 데이터가 입출력하는 방법에 대하여 설명한다.Next, a method of inputting / outputting R, G, and B data to and from a memory according to an embodiment of the present invention will be described with reference to FIGS. 4 to 6 and 7A to 7C.

도7a에 도시한 바와 같이, 직렬 형태의 6 비트의 R, G, B 데이터 신호는 그래픽 제어기(도시하지 않음)로부터 메인 클럭 신호(MCLK)에 동기하여, 병렬로(즉, 18 비트의 데이터 신호로) 출력된다.As shown in Fig. 7A, serial 6-bit R, G, and B data signals are synchronized in parallel (i.e., 18-bit data signals) from the graphics controller (not shown) in synchronization with the main clock signal MCLK. Is printed).

직병렬 변환부(600)는 이전에도 설명한 바와 같이 그래픽 제어기로부터 출력되는 각 직렬 R, G, B 데이터를 3개의 신호 단위로 즉, TR_3n, TR_3n+1, TR_3n+2(또는 TG_3n, TG_3n+1, TG_3n+2, TB_3n, TB_3n+1, TB_3n+2) 단위로, 메모리 입력 클럭에 동기시켜 메모리(500)의 각 서브 메모리(520, 540, 560)에 저장한다.As described above, the serial-to-parallel converter 600 outputs each serial R, G, and B data output from the graphic controller in three signal units, that is, TR _3n , TR _{3n + 1} , TR _{3n + 2} (or TG _3n). , TG _{3n + 1} , TG _{3n + 2} , TB _3n , TB _{3n + 1} , TB _{3n + 2} ) and store in each sub-memory 520, 540, 560 of the memory 500 in synchronization with the memory input clock. do.

이때, 직병렬 변환부(600)는 도 7b에 도시한 바와 같이 메인 클럭 주파수(MLCK)의 1/3 배에 해당하는 메모리 입력 클럭(R CLK, G CLK, B CLK)에 동기하여 R, G, B 데이터를 메모리에 저장한다.At this time, the serial-to-parallel converter 600, R and G in synchronization with the memory input clock (R CLK, G CLK, B CLK) corresponding to 1/3 times the main clock frequency (MLCK), as shown in Figure 7b , Saves B data to memory.

즉, R 데이터 신호는 메인 클럭 주파수의 1/3 배에 해당하는 메모리 입력 클럭(R CLK)에 동기되어, 메모리의 각 서브 메모리에 저장된다. 구체적으로, R 데이터 신호는 메모리 입력 클럭(R CLK)의 첫 번째 펄스에 동기되어 각각 TR0, TR1, TR2 신호가 서브 메모리(520, 540, 560)의 R 데이터 영역(521, 541, 561)에 병렬로 저장되며, 상기 클럭(R CLK)의 두 번째 펄스에 동기되어 각각 TR3, TR4, TR5 신호가 서브 메모리(520, 540, 560)의 R 데이터 영역(521, 541, 561)에 병렬로 저장된다. 그리고, 이러한 방법으로 모든 TR_3n, TR_3n+1, TR_3n+2데이터가 서브 메모리에 저장된다.That is, the R data signal is stored in each sub memory of the memory in synchronization with the memory input clock R CLK corresponding to 1/3 of the main clock frequency. Specifically, the R data signal is synchronized with the first pulse of the memory input clock R CLK so that the TR0, TR1, and TR2 signals are respectively stored in the R data areas 521, 541, and 561 of the sub memories 520, 540, and 560. In parallel, the TR3, TR4, and TR5 signals are stored in parallel in the R data areas 521, 541, and 561 of the sub memories 520, 540, and 560 in synchronization with the second pulse of the clock R CLK. do. In this manner, all TR _3n , TR _{3n + 1} , and TR _{3n + 2} data are stored in the sub memory.

이와 유사하게, G 데이터 신호(또는 B 데이터 신호)는 메인 클럭 주파수의 1/3 배에 해당하는 클럭 G CLK (또는 B CLK)에 동기되어, 메모리의 각 서브 메모리에 저장된다.Similarly, the G data signal (or B data signal) is stored in each sub memory of the memory in synchronization with the clock G CLK (or B CLK) corresponding to 1/3 of the main clock frequency.

이때, 메모리 입력 클럭 R CLK, G CLK, B CLK 는 주기는 동일하며, 서로 120。의 위상차를 갖는다. 이와 같은 메모리 입력 클럭은 다음의 두 방법 중의 하나로 구현이 가능하다.At this time, the memory input clocks R CLK, G CLK, and B CLK have the same period, and have a phase difference of 120 ° from each other. Such a memory input clock can be implemented in one of two ways.

첫 번째 방법으로, 메인 클럭(CLK)으로부터 주파수를 1/3 분주하여 R CLK을 생성한 후, 이 R CLK 신호를 각각 120。씩 위상 천이(shift)시켜 각각 G CLK와 B CLK를 생성할 수 있다. 이 경우에는 주파수 분주기와 위상 천이기가 필요하게 된다.In the first method, R CLK is generated by dividing the frequency 1/3 from the main clock CLK, and then the R CLK signals are shifted by 120 ° each to generate G CLK and B CLK, respectively. have. In this case, a frequency divider and a phase shifter are needed.

두 번째 방법으로, 주파수 분주기와 위상 천이기를 별도로 마련함이 없이, 예컨대 메인 클럭의 3n 번째 펄스에는 R 데이터 신호와 동기하고, 3n+1 번째 펄스에는 G 데이터 신호와 동기하고, 3n+2 번째 펄스에는 B 데이터 신호와 동기하여 서브 메모리에 입력되도록 하면, 실제로 각 R, G, B 데이터는 도7b에 도시된 메모리 입력 클럭(R CLK, G CLK, B CLK)에 동기되어 서브 메모리에 저장되는 것이 된다.In the second method, without separately providing a frequency divider and a phase shifter, for example, the 3n th pulse of the main clock is synchronized with the R data signal, the 3n + 1 th pulse is synchronized with the G data signal, and the 3n + 2 th pulse. In this case, the R, G, and B data are actually stored in the sub memory in synchronization with the memory input clocks R CLK, G CLK, and B CLK shown in FIG. 7B. do.

한편, 상기에서 설명한 바와 같이, 서브 메모리에 저장된 R, G, B 데이터 신호는 3개의 신호 단위로 서브 메모리에 입력되기 때문에 메인 클럭과 동일한 주파수를 가지는 메모리 출력 클럭에 동기하여, R 프레임, G 프레임, B 프레임 순서로 타이밍 제어기로 출력될 수 있다.Meanwhile, as described above, since the R, G, and B data signals stored in the sub memory are input to the sub memory in units of three signals, the R frame and the G frame are synchronized with the memory output clock having the same frequency as the main clock. , B frames may be output to the timing controller.

즉, 먼저 R 필드 동안 TR_3n, TR_3n+1, TR_3n+2데이터 신호가 병렬로 타이밍 제어기로 출력된 후 G 필드 동안 TG_3n, TG_3n+1, TG_3n+2데이터 신호가 병렬로 타이밍 제어기로 출력된다. 그리고, 최종적으로 B 필드 동안 TB_3n, TB_3n+1, TB_3n+2데이터 신호가 병렬로 타이밍 제어기로 출력된다.That is, first, the TR _3n , TR _{3n + 1} , and TR _{3n + 2} data signals are output to the timing controller in parallel during the R field, and the TG _3n , TG _{3n + 1} , and TG _{3n + 2} data signals are timing in parallel during the G field. Output to the controller. Finally, during the B field, the TB _3n , TB _{3n + 1} , and TB _{3n + 2} data signals are output to the timing controller in parallel.

이와 같이, 본 발명의 제1 실시예에 따르면 메인 클럭과 동일한 주파수로 메모리로부터 R, G, B 데이터를 출력할 수 있으므로, 비교적 낮은 출력 주파수의 클럭으로 액세스할 수 있는 메모리를 사용할 수 있다. 따라서, 액정 표시 장치의 제조 비용을 절감할 수 있다. 또한, 메모리로부터 출력되는 데이터의 주파수를 낮출 수 있으므로 EMI 문제를 해결할 수 있다. 또한, 메모리의 출력 주파수를 낮출 수 있으므로 타이밍 마진(timing margin)을 개선할 수 있다.As described above, according to the first embodiment of the present invention, since the R, G, and B data can be output from the memory at the same frequency as the main clock, a memory that can be accessed with a clock having a relatively low output frequency can be used. Therefore, the manufacturing cost of the liquid crystal display device can be reduced. In addition, the frequency of the data output from the memory can be lowered to solve the EMI problem. In addition, the output frequency of the memory can be lowered, thereby improving timing margin.

한편, 본 발명의 제1 실시예에서는 직렬로 입력되는 R, G, B 데이터 신호를 3개의 신호 단위로 병렬로 서브 메모리에 저장하고 출력하였으나, 이 외에도 6개 또는 9개 등의 신호 단위로 저장할 수도 있다. 그리고, 이와 같이 3의 배수에 해당하는 신호 단위로 병렬로 서브 메모리에 저장하는 것은 이 분야의 기술자라면 위에서 설명한 내용으로부터 충분히 알 수 있으므로, 그 상세한 설명은 생략한다.Meanwhile, in the first exemplary embodiment of the present invention, the R, G, and B data signals input in series are stored and output in parallel in the sub memory in three signal units, but in addition, they are stored in six or nine signal units. It may be. The storage in the sub-memories in parallel in a signal unit corresponding to a multiple of 3 can be fully understood from the above description by those skilled in the art, and thus a detailed description thereof will be omitted.

다음에는 도8을 참조하여 본 발명의 제2 실시예에 따른 3색 백 라이트 방식의 액정 표시 장치에 대하여 설명한다.Next, a liquid crystal display of a three-color backlight method according to a second embodiment of the present invention will be described with reference to FIG. 8.

3색 백라이트 방식의 액정 표시 장치에서는 R, G, B 화소 데이터를 필드 주기로 액정 표시 장치 패널에 전송하고, 이 전송 주기에 동기시켜 R, G, B 각 광원을 서로 겹치지 않도록 점등시킨다.In the three-color backlight type liquid crystal display device, the R, G, and B pixel data are transferred to the liquid crystal display panel in a field period, and the light sources of R, G, and B light up so as not to overlap each other in synchronization with this transmission period.

이때, LCD 패널에 R 데이터 신호가 인가되고 있는 동안에 R 광원이 점등하고, G 데이터 신호가 인가되고 있는 동안에 G 광원이 점등하고, B 데이터 신호가 인가되고 있는 동안에 B 광원이 점등하는 단순한 필드 주기를 반복함으로써 각 필드를 구성하는 경우에는, 예컨대 R 데이터 신호가 인가된 화소가 그 신호 내용을 미처 소거하지 못한 상태에서 G 광원이 점등하여 R 과 G 색이 혼합되는 문제점이 있다.At this time, the R light source is turned on while the R data signal is being applied to the LCD panel, the G light source is turned on while the G data signal is being applied, and the B light source is turned on while the B data signal is being applied. In the case of configuring each field by repeating, for example, there is a problem that the G light source is turned on and the R and G colors are mixed when the pixel to which the R data signal is applied has not yet erased the content of the signal.

따라서, 예컨대 R 필드 중 일부 구간 동안에 R 데이터 신호를 LCD 패널에 인가하고 나머지 필드 구간 동안에 R 광원을 점등시킬 필요가 있다. 이를 위해서는 R, G, B 데이터가 LCD 패널에 고속으로 인가될 필요가 있다.Thus, for example, it is necessary to apply an R data signal to the LCD panel during some sections of the R field and to light up the R light source during the remaining field sections. To this end, R, G, and B data need to be applied to the LCD panel at high speed.

본 발명의 제2 실시예는 이와 같은 문제점을 해결하기 위한 것이다.The second embodiment of the present invention is to solve such a problem.

도8에 도시한 바와 같이 본 발명의 제2 실시예에 따른 3색 백 라이트 방식의 액정 표시 장치는 LCD 패널(100), 데이터 드라이버(200), 게이트 드라이버(300), 타이밍 제어기(400), 직병렬 데이터 변환부(700), 데이터 압축부(800)로 이루어진다. 도 8에서, 데이터 압축부(800)를 제외한 나머지 구성 요소는 이미 제1 실시예에서 언급하였으므로 중복되는 설명은 생략한다.As shown in FIG. 8, the liquid crystal display of the three-color back light type according to the second embodiment of the present invention includes an LCD panel 100, a data driver 200, a gate driver 300, a timing controller 400, It consists of a serial-to-parallel data converter 700 and a data compressor 800. In FIG. 8, other components except for the data compressor 800 are already mentioned in the first embodiment, and thus redundant descriptions thereof will be omitted.

도 8에서, 데이터 압축부(800)는 메모리(500)로부터 출력되는 데이터를 압축하여 타이밍 제어기(400)를 통해 데이터 드라이버(200)로 전송하기 위한 것이다.In FIG. 8, the data compressor 800 compresses data output from the memory 500 and transmits the data to the data driver 200 through the timing controller 400.

즉, 데이터 압축부(800)는 고속의 R, G, B 데이터를 LCD 패널에 인가하기 위해, 메모리(500)로부터 출력되는 R, G, B 데이터 신호를 압축하여 타이밍 제어기를 통해 데이터 드라이버(200)로 전송한다.That is, the data compressor 800 compresses the R, G, and B data signals output from the memory 500 to apply high-speed R, G, and B data to the LCD panel. To send).

그러면, 데이터 드라이버(200)는 예컨대, R 필드 중 일부 구간 동안에 고속으로 전송된 R 데이터 전압을 LCD 패널(100)에 인가한다.Then, the data driver 200 applies, for example, the R data voltage transmitted at high speed to the LCD panel 100 during a portion of the R field.

이와 같이 본 발명의 제2 실시예에 따르면, 메모리(500)로부터 출력되는 R, G, B 신호를 고속으로 압축하여 데이터 드라이버로 전송하기 때문에, 데이터 드라이버는 예컨대, R 필드 중 일부 구간 동안에 R 데이터를 LCD 패널에 인가할 수 있다. 따라서, 예컨대 R 데이터 신호가 인가된 화소가 그 신호 내용을 미처 소거하지 못한 상태에서 G 광원이 점등함으로써 생기는 R 과 G 색의 혼합 문제점을 해결할 수 있다.As described above, according to the second embodiment of the present invention, since the R, G, and B signals output from the memory 500 are compressed at high speed and transmitted to the data driver, the data driver may, for example, R data during some intervals of the R field. Can be applied to the LCD panel. Thus, for example, the problem of mixing R and G colors caused by the G light source being turned on when the pixel to which the R data signal is applied does not erase the signal contents can be solved.

이상에서 설명한 바와 같이 본 발명에 따르면, 3색 백 라이트 방식의 액정 표시 장치에서 비교적 낮은 주파수로 메모리로부터 R, G, B 데이터를 출력할 수 있으므로, 액정 표시 장치의 제조 비용을 절감할 수 있으며, EMI를 절감시킬 수 있다. 또한, 타이밍 마진을 개선할 수 있다.As described above, according to the present invention, since the R, G, and B data can be output from the memory at a relatively low frequency in the three-color backlight type liquid crystal display device, the manufacturing cost of the liquid crystal display device can be reduced. EMI can be reduced. In addition, the timing margin can be improved.

또한, 메모리로부터 출력되는 데이터를 압축하여 고속으로 데이터 드라이버로 전송하기 때문에 색 필드 중 일부 구간 동안에 R, G, B 데이터를 LCD 패널에 인가할 수 있다.In addition, since the data output from the memory is compressed and transmitted to the data driver at high speed, the R, G, and B data may be applied to the LCD panel during a part of the color field.

Claims (17)

주사 신호를 전달하는 복수의 게이트 라인 및 화상 신호를 전달하는 복수의 데이터 라인과, 상기 게이트 라인 및 상기 데이터 라인에 연결되어 있는 스위칭 소자를 가지는 3색 백 라이트 방식의 액정 표시 장치에서,In a three-color backlight liquid crystal display device having a plurality of gate lines for transmitting a scan signal and a plurality of data lines for transmitting an image signal, and a switching element connected to the gate lines and the data lines, 상기 스위칭 소자를 온 시키기 위한 게이트 온 전압을 상기 복수의 게이트 라인에 순차적으로 인가하는 게이트 드라이버;A gate driver sequentially applying a gate on voltage to turn on the switching element to the plurality of gate lines; 화상 신호를 나타내는 아날로그 데이터 전압을 상기 데이터 라인에 인가하기 위한 데이터 드라이버와;A data driver for applying an analog data voltage representing an image signal to the data line; 그래픽 제어기로부터 각각 병렬로 출력되는 직렬의 R, G, B 데이터 신호를 수신하여, 각각 상기 직렬의 R, G, B 데이터 신호를 3n(n은 자연수)개의 신호 단위로 하여 3분주된 클럭(R clk, G clk, B clk)을 이용하여 병렬로 출력하는 직병렬 데이터 변환부; 및Receives a series of R, G, B data signals output in parallel from the graphics controller, respectively, and divides the R, G, B data signals in series by 3n (n is a natural number) signal units, respectively. a serial-to-parallel data converter outputting in parallel using clk, G clk, and B clk); And 상기 직병렬 데이터 변환부로부터 출력되는 R, G, B 데이터 신호를 수신하여 상기 데이터 드라이버로 전송하며, 상기 게이트 드라이버와 상기 데이터 드라이버의 동작을 위한 타이밍 신호를 생성하여 출력하는 타이밍 제어기A timing controller that receives the R, G, and B data signals output from the serial-to-parallel data converter and transmits the data signals to the data driver, and generates and outputs a timing signal for operation of the gate driver and the data driver. 를 포함하는 3색 구동 방식의 컬러 액정 표시 장치.Color liquid crystal display device of a three-color drive system comprising a. 제1항에서,In claim 1, 상기 직병렬 데이터 변환부는The serial-to-parallel data converter 상기 직렬의 R, G, B 데이터 신호를 3n 개의 신호 단위로 하여 병렬로 변환 출력하는 직병렬 변환부; 및A serial-to-parallel converter configured to convert and output the serial R, G, and B data signals in parallel in units of 3n signals; And 3n개의 서브 메모리로 이루어지며, 각 서브 메모리는 각각 R 데이터 신호, G 데이터 신호, B 데이터 신호를 저장하기 위한 R 데이터 영역, G 데이터 영역, B 데이터 영역을 구비하여 상기 병렬 입력되는 3n개의 신호 단위의 데이터를 저장하고, 3분주된 클럭(R clk, G clk, B clk)을 이요하여 저장된 데이터를 출력하는 메모리를 포함하는 것을 특징으로 하는 3색 구동 방식의 컬러 액정 표시 장치.3n sub-memory, each sub-memory includes an R data area, a G data signal, and a B data signal for storing the R data area, the G data area, and the B data area, respectively; And a memory for storing the data of the data and outputting the stored data by using three divided clocks (R clk, G clk, B clk). 제2항에서,In claim 2, n=1인 것을 특징으로 하는 3색 구동 방식의 컬러 액정 표시 장치.n = 1, the color liquid crystal display device of the three-color drive system. 제3항에서,In claim 3, 상기 직렬 R, G, B 데이터 신호는 메인 클럭에 동기하여 상기 그래픽 제어기로부터 출력되며,The serial R, G, and B data signals are output from the graphic controller in synchronization with the main clock. 상기 R, G, B 데이터 신호는 3개의 신호를 단위로 하여, 상기 메인 클럭의 주파수의 1/3배인 클럭 주파수를 가지며, 각각 120。의 위상차를 가지는 제1 메모리 입력 클럭, 제2 메모리 입력 클럭, 제3 메모리 입력 클럭에 동기하여 상기 메모리에 입력되는 것을 특징으로 하는 3색 구동 방식의 컬러 액정 표시 장치.The R, G, and B data signals have a clock frequency that is one third of the frequency of the main clock based on three signals, and have a first memory input clock and a second memory input clock each having a phase difference of 120 °. And a color liquid crystal display of a three-color driving method in synchronization with a third memory input clock. 제4항에서,In claim 4, 상기 메모리는 상기 메인 클럭과 동일한 주파수를 가지는 메모리 출력 주파수에 동기하여, 각각 상기 R, G, B 데이터 신호를 3개의 신호 단위로 하여 병렬로 출력하는 것을 특징으로 하는 3색 구동 방식의 컬러 액정 표시 장치.The memory is configured to output the R, G, B data signals in three signal units in parallel, in synchronization with a memory output frequency having the same frequency as the main clock. Device. 제5항에서,In claim 5, 상기 R, G, B 데이터 신호는 R 필드, B 필드, G 필드 순서로 상기 서브 메모리로부터 출력되는 것을 특징으로 하는 3색 구동 방식의 컬러 액정 표시 장치.And the R, G, and B data signals are output from the sub memory in the order of the R field, the B field, and the G field. 제6항에서,In claim 6, 상기 메인 클럭의 클럭 주파수를 1/3 배 분주하여 출력하는 주파수 분주기; 및A frequency divider for dividing the clock frequency of the main clock by 1/3 times and outputting the divided frequency; And 상기 분주기로부터 출력되는 클럭 주파수를 각각 120。, 240。 천이시키는 제1 및 제2 위상 천이기First and second phase shifters for shifting the clock frequencies outputted from the divider by 120 ° and 240 °, respectively. 를 포함하며, 상기 주파수 분주기와, 상기 제1 및 제2 위상 천이기의 클럭 주파수를 각각 상기 제1 메모리 입력 클럭, 상기 제2 메모리 입력 클럭, 상기 제3 메모리 입력 클럭으로 사용하는 것을 특징으로 하는 3색 구동 방식의 컬러 액정 표시 장치.The frequency divider and the clock frequencies of the first and second phase shifters are used as the first memory input clock, the second memory input clock, and the third memory input clock, respectively. The color liquid crystal display device of the three-color drive system. 제6항에서,In claim 6, 상기 제1 메모리 입력 클럭, 상기 제2 메모리 입력 클럭, 상기 제3 메모리 입력 클럭은 각각 상기 메인 클럭의 3N(N은 자연수) 번째 펄스, 3N+1 번째 펄스, 3N+2 번째 펄스를 이용하여 생성되는 것을 특징으로 하는 3색 구동 방식의 컬러 액정 표시 장치.The first memory input clock, the second memory input clock, and the third memory input clock are generated by using a 3N pulse, 3N + 1 th pulse, and 3N + 2 th pulse of the main clock, respectively. The color liquid crystal display device of the three-color drive system characterized by the above-mentioned. 제6항에서,In claim 6, 상기 메모리로부터 출력되는 R, G, B 데이터 신호를 압축하여, 고속의 R, G, B 데이터를 상기 타이밍 제어기를 통해 상기 데이터 드라이버로 전송하는 데이터 압축부를 더 포함하는 것을 특징으로 하는 3색 구동 방식의 액정 표시 장치.And a data compression unit configured to compress R, G, and B data signals output from the memory, and transmit high-speed R, G, and B data to the data driver through the timing controller. Liquid crystal display device. 주사 신호를 전달하는 복수의 게이트 라인솨, 화상 신호를 전달하는 복수의 데이터 라인과, 상기 게이트 라인 및 상기 데이터 라인에 연결된 스위칭 소자를 가지는 3색 백 라이트 방식의 액정 표시 장치의 구동 방법에 있어서,A driving method of a three-color backlight type liquid crystal display device having a plurality of gate lines 전달 which transmit a scan signal, a plurality of data lines which transmit an image signal, and a switching element connected to the gate lines and the data lines, (a) 외부의 그래픽 제어기로부터 각각 병렬로 출력되는 직렬의 R, G, B 데이터 신호를 수신하여, 상기 직렬의 R, G, B 데이터 신호를 3n(n은 자연수)개의 신호 단위로 하여 병렬로 출력하는 단계;(a) Receive serial R, G, and B data signals output in parallel from an external graphic controller, respectively, and perform parallel R, G, and B data signals in 3n (n is a natural number) signal units in parallel. Outputting; (b) 상기 병렬 출력되는 R, G, B 데이터 신호로부터 화상 신호를 나타내는 아날로그 데이터 전압을 R, G, B, 필드 단위로 생성하는 단계;(b) generating analog data voltages representing image signals in R, G, B, and field units from the R, G, and B data signals output in parallel; (c) 상기 R, G, B, 필드 단위로 생성된 아날로그 데이터 전압을 상기 데이터 라인에 라인 단위로 인가하는 단계; 및(c) applying the analog data voltages generated in units of R, G, B, and fields to the data lines on a line basis; And 상기 스위칭 소자를 온 시키기 위한 게이트 온 전압을 상기 복수의 게이트 라인에 순차적으로 인가하는 단계Sequentially applying a gate-on voltage to the plurality of gate lines to turn on the switching element 를 포함하는 3색 구동 방식의 컬러 액정 표시 장치의 구동 방법.A method of driving a color liquid crystal display of a three-color driving method comprising a. 제10항에서,In claim 10, 상기 n은 1인 것을 특징으로 하는 3색 구동 방식의 컬러 액정 표시 장치의 구동 방법.N is 1, wherein the color liquid crystal display device driving method of the three-color drive system. 제11항에서,In claim 11, 상기 단계(a)는Step (a) is (a-1) 상기 직렬의 R, G, B 데이터 신호를 각각 3개의 신호 단위로 하여, 각각 제1 메모리 입력 클럭, 제2 메모리 입력 클럭, 제3 메모리 입력 클럭에 동기하여 메모리의 해당 데이터 영역에 병렬로 저장하는 단계; 및(a-1) A corresponding data area of the memory in synchronization with the first memory input clock, the second memory input clock, and the third memory input clock by using the serial R, G, and B data signals in three signal units, respectively. Storing in parallel; And (a-2) 상기 메모리에 저장된 데이터 신호를 3개의 신호 단위로 하여 메모리 출력 클럭에 동기하여 R 필드, B 필드, G 필드 순서로 출력하는 단계를 포함하는 것을 특징으로 하는 3색 구동 방식의 컬러 액정 표시 장치의 구동 방법.and (a-2) outputting the data signals stored in the memory in three signal units in the order of the R field, the B field, and the G field in synchronization with the memory output clock. Driving method of liquid crystal display device. 제12항에서,In claim 12, 상기 단계(a-2)는Step (a-2) is 상기 메모리로부터 출력되는 R, G, B 데이터를 압축하여, 고속의 데이터를 전송하는 단계를 더 포함하는 3색 구동 방식의 컬러 액정 표시 장치의 구동 방법.And compressing the R, G, and B data output from the memory to transmit high-speed data. 제12항에서,In claim 12, 상기 직렬 R, G, B 데이터 신호는 메인 클럭에 동기하여 그래픽 제어기로부터 출력되며,The serial R, G, B data signals are output from the graphic controller in synchronization with the main clock. 상기 제1, 제2, 제3 메모리 입력 클럭은 상기 메인 클럭의 주파수의 1/3배인 클럭 주파수를 가지며 각각 120。의 위상차를 가지는 것을 특징으로 하는 3색 구동 방식의 컬러 액정 표시 장치의 구동 방법.The first, second and third memory input clocks have a clock frequency that is 1/3 times the frequency of the main clock and have a phase difference of 120 °, respectively. . 제14항에서,The method of claim 14, 상기 메모리 출력 클럭은 상기 메인 클럭과 동일한 주파수를 가지는 것을 특징으로 하는 3색 구동 방식의 컬러 액정 표시 장치의 구동 방법.And the memory output clock has the same frequency as the main clock. 제14항에서,The method of claim 14, 상기 제1 메모리 입력 클럭은 상기 메인 클럭 주파수를 1/3 배 분주함으로써 생성되며,The first memory input clock is generated by dividing the main clock frequency by 1/3 times, 상기 제2 및 제3 메모리 입력 클럭은 상기 제1 메모리 입력 클럭을 각각 120。, 240。 천이시켜 구하는 것을 특징으로 하는 3색 구동 방식의 컬러 액정 표시 장치의 구동 방법.And the second and third memory input clocks are obtained by shifting the first memory input clocks by 120 DEG and 240 DEG, respectively. 제15항에서,The method of claim 15, 상기 제1, 제2, 제3 메모리 입력 클럭은 각각 상기 메인 클럭의 3N(N은 자연수) 번째 펄스, 3N+1 번째 펄스, 3N+2 번째 펄스를 이용하여 생성되는 것을 특징으로 하는 3색 구동 방식의 컬러 액정 표시 장치의 구동 방법.The first, second, and third memory input clocks are generated by using 3N (N is a natural number) pulse, 3N + 1 th pulse, and 3N + 2 th pulse of the main clock, respectively. Method of driving color liquid crystal display device.