KR100295189B1 - Method for resetting a hit bus of an exchange - Google Patents

Method for resetting a hit bus of an exchange Download PDF

Info

Publication number
KR100295189B1
KR100295189B1 KR1019970081716A KR19970081716A KR100295189B1 KR 100295189 B1 KR100295189 B1 KR 100295189B1 KR 1019970081716 A KR1019970081716 A KR 1019970081716A KR 19970081716 A KR19970081716 A KR 19970081716A KR 100295189 B1 KR100295189 B1 KR 100295189B1
Authority
KR
South Korea
Prior art keywords
bus communication
heat bus
lower processor
control unit
time slots
Prior art date
Application number
KR1019970081716A
Other languages
Korean (ko)
Other versions
KR19990061457A (en
Inventor
전석빈
Original Assignee
김진찬
주식회사 머큐리
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김진찬, 주식회사 머큐리 filed Critical 김진찬
Priority to KR1019970081716A priority Critical patent/KR100295189B1/en
Publication of KR19990061457A publication Critical patent/KR19990061457A/en
Application granted granted Critical
Publication of KR100295189B1 publication Critical patent/KR100295189B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06—Management of faults, events, alarms or notifications
    • H04L41/0654—Management of faults, events, alarms or notifications using network fault recovery
    • H04L41/0668—Management of faults, events, alarms or notifications using network fault recovery by dynamic selection of recovery network elements, e.g. replacement by the most appropriate element after failure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06—Management of faults, events, alarms or notifications
    • H04L41/0654—Management of faults, events, alarms or notifications using network fault recovery
    • H04L41/0659—Management of faults, events, alarms or notifications using network fault recovery by isolating or reconfiguring faulty entities
    • H04L41/0661—Management of faults, events, alarms or notifications using network fault recovery by isolating or reconfiguring faulty entities by reconfiguring faulty entities
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
    • H04Q3/54558—Redundancy, stand-by

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

PURPOSE: A method for initializing a hit bus in an exchange is provided to initialize a hit bus between the first and second hit bus communication and device control parts, duplicated to control the switching between a lower processor and a plurality of devices, and the lower processor. CONSTITUTION: The first hit bus communication and device control part in an active state requests a lower processor to allocate time slots(202). After confirming that six time slots have been allocated from the lower processor(204), the active control part uses two time slots, configures the information of the used time slots and the information of the other unused time slots, and transmits this information to the lower processor(206). Then the first hit bus communication and device control part initializes the time slots(208).

Description

교환기의 히트 버스 초기화 방법{METHOD FOR RESETTING A HIT BUS OF AN EXCHANGE}METHOD FOR RESETTING A HIT BUS OF AN EXCHANGE}

본 발명은 교환기의 히트 버스(hit bus) 초기화 방법에 관한 것으로서, 특히, 교환기에 있어 하위 프로세서(Telephony Processor : TP)와 이중화로 동작하는 제 1, 제 2 히트 버스 통신 및 디바이스(device) 제어부간의 히트 버스를 초기화하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of initializing a hit bus of an exchange, and in particular, between a telephony processor (TP) and a first and second heat bus communication and device controller operating in redundancy in an exchange. A method of initializing a heat bus.

종래의 전전자 교환기에 있어 디바이스와 하위 프로세서간의 스위칭은 텔레포니 디바이스(Telephony Device : TD) 버스를 사용하여 물리적으로 수행한다.In a conventional electronic switch, switching between a device and a lower processor is physically performed using a telephony device (TD) bus.

따라서, 스위칭을 물리적으로 수행하기 때문에, 하위 프로세서와 다수의 디바이스간을 스위칭 할수록 하위 프로세서의 전송 능률이 떨어져 결국, 스위칭의 신뢰성도 나빠진다.Therefore, since the switching is physically performed, the lower the transmission efficiency of the lower processor, the lower the switching reliability, as the switching between the lower processor and the plurality of devices is performed.

본 발명은 상술한 종래 기술의 결점을 해결하기 위하여 안출한 것으로, 교환기에 있어 하위 프로세서와 다수의 디바이스간의 스위칭을 제어하기 위해 이중화로 동작하는 제 1, 제 2 히트 버스 통신 및 디바이스 제어부와 상기 하위 프로세서간의 히트 버스를 초기화하는 교환기의 히트 버스 초기화 방법을 제공하는 데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned drawbacks of the prior art and includes a first and a second heat bus communication and device control unit and a subordinate unit operating in redundancy to control switching between a lower processor and a plurality of devices in an exchange. It is an object of the present invention to provide a heat bus initialization method of an exchange that initializes a heat bus between processors.

이와 같은 목적을 달성하기 위한 본 발명은, 메시지 및 소정의 제어 신호를 상위로 각기 전송하는 다수의 디바이스와 상기 다수의 디바이스를 제어하는 하위 프로세서간에 히트 버스를 사용하여 통신하도록 이중화로 제어하는 제 1, 제 2 히트 버스 통신 및 디바이스 제어부를 구비하여 상기 히트 버스를 초기화하는 시스템에 있어서: 상기 하위 프로세서로 타임 슬롯(time slot) 할당을 요구하는 제 1 단계; 액티브 히트 버스 통신 및 디바이스 제어부가 내부의 펌웨어(firmware)에서 하위 프로세서로 타임 슬롯 할당 요구하여 하위 프로세서로부터 액티브 히트 버스 통신 및 디바이스 제어부로 6 개의 타임 슬롯을 할당받았음을 확인하는 제 2 단계; 액티브 히트 버스 통신 및 디바이스 제어부가 타임 슬롯 정보를 구성하여 상기 하위 프로세서로 송신하는 제 3 단계; 액티브 히트 버스 통신 및 디바이스 제어부가 타임 슬롯을 초기화하는 제 4 단계; 스탠바이 히트 버스 통신 및 디바이스 제어부가 액티브 히트 버스 통신 및 디바이스 제어부로 타임 슬롯 할당을 요구하는 제 5 단계; 액티브 히트 버스 통신 및 디바이스 제어부의 초기화가 완료되면, 스탠바이 히트 버스 통신 및 디바이스 제어부가 나머지 타임 슬롯을 할당받아 2 개의 타임 슬롯을 초기화하여 히트 버스 통신이 가능하도록 하는 제 6 단계를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a first control unit that performs redundant control to communicate using a heat bus between a plurality of devices each transmitting a message and a predetermined control signal to a higher processor and a lower processor controlling the plurality of devices. A system for initializing the heat bus, comprising: a second heat bus communication and a device control unit, the system comprising: a first step of requesting time slot allocation to the subprocessor; A second step of the active heat bus communication and device controller requesting time slot allocation from the internal firmware to the lower processor to confirm that six time slots are allocated from the lower processor to the active heat bus communication and device controller; A third step in which active heat bus communication and a device controller configure time slot information and transmit the time slot information to the lower processor; A fourth step of the active heat bus communication and device control unit initializing a time slot; A fifth step of the standby heat bus communication and device control unit requesting time slot allocation to the active heat bus communication and device control unit; When the initialization of the active heat bus communication and the device control unit is completed, the standby heat bus communication and the device control unit is assigned to the remaining time slots and comprises the sixth step to initialize the two time slots to enable heat bus communication, characterized in that it comprises a do.

도 1은 본 발명에 따른 교환기의 히트 버스 초기화 방법을 실시하기 위한 교환기의 일 실시 예를 나타낸 블록도,1 is a block diagram showing an embodiment of an exchange for performing a heat bus initialization method of an exchange according to the present invention;

도 2는 본 발명에 따른 교환기의 히트 버스 초기화 방법에 있어 액티브의 히트 버스 통신 및 디바이스 제어부에서의 히트 버스 초기화 방법을 단계별로 나타낸 순서도,2 is a flowchart showing step by step a method of initializing a heat bus in a heat control unit and a control unit of an active heat bus in a heat bus initialization method of an exchange according to the present invention;

도 3은 본 발명에 따른 교환기의 히트 버스 초기화 방법에 있어 스탠바이의 히트 버스 통신 및 디바이스 제어부에서의 히트 버스 초기화 방법을 단계별로 나타낸 순서도.3 is a flowchart illustrating a step-by-step method of initializing a heat bus in a standby bus communication and a device control unit in a method of initializing a heat bus of an exchange according to the present invention;

＜도면의 주요부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>

110 : 하위 프로세서110: subprocessor

120, 122 : 제 1, 제 2 히트 버스 통신 및 디바이스 제어부120 and 122: first and second heat bus communication and device control unit

132 내지 138 : 제 1 내지 제 n 디바이스132 to 138: first to nth device

이하, 이와 같은 본 발명의 실시 예를 다음과 같은 도면에 의하여 상세히 설명하면 다음과 같다.Hereinafter, the embodiment of the present invention will be described in detail with reference to the following drawings.

도 1은 본 발명에 따른 교환기의 히트 버스 초기화 방법을 실시하기 위한 TDX-100 전전자 교환기의 일 실시 예를 나타낸 블록도로, 하위 프로세서(110), 펌웨어로 이루어지는 제 1, 제 2 히트 버스 통신 및 디바이스 제어부(120, 122), 및 제 1 내지 제 n 디바이스(132 내지 138)로 구성된다. 상기 히트 버스는 타임 슬롯 링크를 위한 채널 역할을 수행한다.1 is a block diagram showing an embodiment of a TDX-100 all-electronic switch for performing a heat bus initialization method of a switch according to the present invention. The lower processor 110, the first and second heat bus communication consisting of firmware and And the device controllers 120 and 122 and the first to nth devices 132 to 138. The heat bus serves as a channel for the time slot link.

동 도면에 있어서, 하위 프로세서(110)와 다수의 디바이스(132 내지 138)는제 1, 제 2 히트 버스 통신 및 디바이스 제어부(120, 122)의 제어에 의해 소정의 타임 슬롯을 통해 통신한다.In the figure, the lower processor 110 and the plurality of devices 132 to 138 communicate through predetermined time slots under the control of the first and second heat bus communication and the device controllers 120 and 122.

하위 프로세서(110)는 다수의 디바이스(132 내지 138)에서 취합된 데이터를 취합하여 해당 상위 프로세서로 전송하여 통계 데이터, 과금 데이터, 및 오류 발생에 따른 경보 데이터를 처리하도록 한다.The lower processor 110 collects the data collected by the plurality of devices 132 to 138 and transmits the collected data to the upper processor to process statistical data, billing data, and alarm data according to an error occurrence.

각각의 제 1, 제 2 히트 버스 통신 및 디바이스 제어부(120, 122)는 다수의 디바이스(132 내지 138)와 연결되어 상술한 메시지 및 제어 신호 등을 다수의 디바이스(132 내지 138)에서 하위 프로세서(110)로 입력 및 출력되는 데이터를 제어한다.Each of the first and second heat bus communication and device controllers 120 and 122 may be connected to the plurality of devices 132 to 138 to transmit the above-described message and control signal to the sub-processors of the plurality of devices 132 to 138. 110) to control the input and output data.

제 1, 제 2 히트 버스 통신 및 디바이스 제어부(120, 122)는 하위 프로세서(110)와 연결되어 하위 프로세서(110)의 전체적인 제어를 담당한다. 제 1, 제 2 히트 버스 통신 및 디바이스 제어부(120, 122)는 히트 버스 통신을 위하여 액티브/스탠바이의 구조를 가지고 E1/CEPT(Committee for Europe Postal Telecommunication) 방식으로 다수의 디바이스(132 내지 138)에 연결되는 TDM(Time Division Multiplexed) 정합을 지원하여 1 개의 물리 채널을 32 개의 논리 채널로 분배할 수 있도록 한다. 다수의 제 1, 제 2 히트 버스 통신 및 디바이스 제어부(120, 122)는 하위 프로세서(110)와 듀얼 포트 램(Dual Port Random Access Memory : DPRAM)을 사이에 두고 타임 스위치 용량을 수용하기 위해 6 개의 타임 슬롯을 할당받는다.The first and second heat bus communication and device controllers 120 and 122 are connected to the lower processor 110 to perform overall control of the lower processor 110. The first and second heat bus communication and device controllers 120 and 122 have an active / standby structure for heat bus communication and transmit the same to the plurality of devices 132 to 138 in the E1 / CEPT (Committee for Europe Postal Telecommunication) method. Supports connected time division multiplexed (TDM) matching to allow one physical channel to be distributed over 32 logical channels. The plurality of first and second heat bus communication and device controllers 120 and 122 are arranged to accommodate the time switch capacity between the lower processor 110 and the dual port random access memory (DPRAM). Time slots are allocated.

그러나, 기본적으로 각 제 1, 제 2 히트 버스 통신 및 디바이스 제어부(120,122)는 2 타임 슬롯으로 구성되어 졌기 때문에, 이종화 문제가 발생한다. 따라서, 임의로 액티브로 설정된 히트 버스 통신 및 디바이스 제어부(120)가 운용 체제와 통신하여 타임 슬롯을 할당받은 후, 하위 프로세서(110)와 초기화 절차가 끝나면, 임의로 스탠바이로 설정된 제 2 히트 버스 통신 및 디바이스 제어부(122)로 타임 슬롯을 줌으로써 초기화한다.However, since each of the first and second heat bus communication and device controllers 120 and 122 is basically composed of two time slots, a heterogeneous problem occurs. Therefore, after the heat bus communication and device control unit 120 arbitrarily set to active receives the time slot by communicating with the operating system and the initialization procedure is completed with the lower processor 110, the second heat bus communication and device arbitrarily set to standby. Initialization is performed by giving a time slot to the control unit 122.

제 1, 제 2 히트 버스 통신 및 디바이스 제어부(120, 122) 내에는 1 개의 독립된 펌웨어가 롬(Read Only Memory : ROM)으로 탑제되어 내부의 듀얼 포트 램 및 램 등을 제어하며, 하위 프로세서(110)와 다수의 디바이스(132 내지 138)간의 통신을 제어한다.In the first and second heat bus communication and device controllers 120 and 122, one independent firmware is mounted as a read only memory (ROM) to control internal dual port RAM and RAM, and the lower processor 110. ) And the communication between the plurality of devices (132 to 138).

1 개의 채널이란 물리적 채널을 분할하여 다수의 디바이스(132 내지 138)와 통신할 수 있도록 한 개념으로써 2 타임 슬롯을 하나의 채널로 묶어서 사용한다. 하나의 하의 프로세서(110)는 32 개의 타임 슬롯을 취할 수 있으며, 하나의 디바이스와 통신하기 위하여 1 개의 타임 슬롯인 64Kbps에서 32 개의 타임 슬롯인 2.048Mbps 까지의 통신 대역폭을 다수의 디바이스(132 내지 138) 특성에 따라 설정할 수 있다.One channel is a concept in which a physical channel is divided to communicate with a plurality of devices 132 to 138, and two time slots are grouped into one channel. One bottom processor 110 may take 32 time slots, and in order to communicate with one device, a communication bandwidth of one time slot from 64 Kbps to 32 time slots of 2.048 Mbps may be applied to a plurality of devices 132 to 138. ) Can be set according to the characteristics.

제 1, 제 2 히트 버스 통신 및 디바이스 제어부(120, 122)는 SCC(Serial Communication Control)를 통하여 통신하며, 시리얼 채널을 32 개의 타임 슬롯으로 분할하여 통신이 가능하다.The first and second heat bus communication and device controllers 120 and 122 communicate through an SCC (Serial Communication Control), and the serial channel is divided into 32 time slots for communication.

히트 버스 통신의 경우 슬라이딩 윈도우 프로토콜을 사용하며, 각각의 슬라이딩 윈도우 프로토콜은 송수신 동기 정보의 관리체계로서, 서로의 슬라이딩 윈도우 정보를 일치시켜 나중에 데이터 및 데이터의 주소 등의 에러가 발생하는 경우에도 모든 정보의 주소가 변경되지 않도록 동기 시켜준다.In the case of heat bus communication, sliding window protocol is used, and each sliding window protocol is a management system of transmission / reception synchronization information, and all information is synchronized even when errors such as data and data address occur later by matching sliding window information of each other. Synchronize so that the address does not change.

도 2는 본 발명에 따른 교환기의 히트 버스 초기화 방법에 있어 액티브의 히트 버스 통신 및 디바이스 제어부(120)에서의 히트 버스 초기화 방법을 단계별로 나타낸 순서도이다.2 is a flowchart illustrating a step-by-step method of initializing an active heat bus communication method and a heat bus initialization method of the device controller 120 in the heat bus initialization method of the exchange according to the present invention.

먼저, 하위 프로세서(110)로 타임 슬롯 할당을 요구한다(단계 202).First, time slot allocation is requested to the lower processor 110 (step 202).

액티브로 설정된 제 1 히트 버스 통신 및 디바이스 제어부(120)는 내부의 펌웨어를 포함하는 롬에서 하위 프로세서(110)로 타임 슬롯 할당을 요구하여 하의 프로세서(110)로부터 액티브의 제 1 히트 버스 통신 및 디바이스 제어부(120)로 6 개의 타임 슬롯을 할당받았음을 확인한다(단계 204).The first heat bus communication and device controller 120 set to active requests time slot allocation to the lower processor 110 from the ROM including the internal firmware so that the first heat bus communication and device is active from the lower processor 110. The controller 120 confirms that 6 time slots have been allocated (step 204).

제 1 히트 버스 통신 및 디바이스 제어부(120)는 2 개의 타임 슬롯만을 사용하고 해당 사용되는 타임 슬롯 정보 및 사용되지 않는 타임 슬롯 정보를 구성하여 해당 구성 정보를 하위 프로세서(110)로 송신한다(단계 206).The first heat bus communication and device controller 120 uses only two time slots, configures corresponding time slot information and unused time slot information, and transmits the corresponding configuration information to the lower processor 110 (step 206). ).

제 1 히트 버스 통신 및 디바이스 제어부(120)는 타임 슬롯을 초기화한다(단계 208).The first heat bus communication and device controller 120 initializes a time slot (step 208).

도 3은 본 발명에 따른 교환기의 히트 버스 초기화 방법에 있어 스탠바이의 히트 버스 통신 및 디바이스 제어부(122)에서의 히트 버스 초기화 방법을 단계별로 나타낸 순서도이다.3 is a flowchart illustrating a step-by-step method of initializing a heat bus in a standby bus communication and a device control unit 122 in a heat bus initialization method of an exchange according to the present invention.

먼저, 제 2 히트 버스 통신 및 디바이스 제어부(122)는 임의로 액티브로 설정한 제 1 히트 버스 통신 및 디바이스 제어부(120)로 타임 슬롯 할당을 요구한다(단계 302).First, the second heat bus communication and device control unit 122 requests time slot allocation to the first heat bus communication and device control unit 120 arbitrarily set to active (step 302).

제 1 히트 버스 통신 및 디바이스 제어부(120)에서 초기화가 완료되면, 제 2 히트 버스 통신 및 디바이스 제어부(122)는 남은 4 개의 타임 슬롯 중 4 개의 타임 슬롯을 할당받아 2 개의 타임 슬롯을 초기화하여 히트 버스 통신이 가능하도록 한다(단계 304).When the initialization is completed in the first heat bus communication and device controller 120, the second heat bus communication and device controller 122 is allocated four time slots among the remaining four time slots to initialize the two time slots. Enable bus communication (step 304).

특정 장치와 관련하여 본 발명의 원리를 전술하였는데, 이러한 기술된 바는 단지 예시에 불과하며, 첨부된 특허 청구 범위에서 기술된 바와 같은 본 발명의 기술 사상에 한정되는 것은 아니다.The principles of the invention have been described above in connection with specific devices, which are described by way of example only, and are not limited to the spirit of the invention as described in the appended claims.

이상 설명한 바와 같이, 본 발명은 교환기에 있어 하위 프로세서와 다수의 디바이스간의 스위칭을 제어하기 위해 이중화로 동작하는 제 1, 제 2 히트 버스 통신 및 디바이스 제어부와 상기 하위 프로세서간의 히트 버스를 초기화한다. 따라서, 다수의 디바이스를 수용할 수 있고 하위 프로세서의 전송 능률이 향상되어 결국, 스위칭의 신뢰성도 좋아진다.As described above, the present invention initializes the first and second heat bus communication and the heat bus between the device control unit and the lower processor in redundancy to control switching between the lower processor and the plurality of devices in the exchange. Therefore, it is possible to accommodate a large number of devices and improve the transmission efficiency of the lower processor, which in turn improves the reliability of switching.

Claims (1)

메시지 및 소정의 제어 신호를 상위로 각기 전송하는 다수의 디바이스와 상기 다수의 디바이스를 제어하는 하위 프로세서간에 히트 버스를 사용하여 통신하도록 이중화로 제어하는 제 1, 제 2 히트 버스 통신 및 디바이스 제어부를 구비하여 상기 히트 버스를 초기화하는 시스템에 있어서:A first and second heat bus communication and device control unit configured to control redundancy to communicate by using a heat bus between a plurality of devices each transmitting a message and a predetermined control signal to a higher processor and a lower processor controlling the plurality of devices. A system for initializing the heat bus by: 상기 하위 프로세서로 타임 슬롯 할당을 요구하는 제 1 단계;Requesting time slot allocation to the lower processor; 액티브 히트 버스 통신 및 디바이스 제어부가 내부의 펌웨어에서 하위 프로세서로 타임 슬롯 할당 요구하여 하위 프로세서로부터 액티브 히트 버스 통신 및 디바이스 제어부로 6 개의 타임 슬롯을 할당받았음을 확인하는 제 2 단계;A second step of the active heat bus communication and device controller requesting time slot allocation from the internal firmware to the lower processor to confirm that six time slots have been allocated from the lower processor to the active heat bus communication and device controller; 액티브 히트 버스 통신 및 디바이스 제어부가 타임 슬롯 정보를 구성하여 상기 하위 프로세서로 송신하는 제 3 단계;A third step in which active heat bus communication and a device controller configure time slot information and transmit the time slot information to the lower processor; 액티브 히트 버스 통신 및 디바이스 제어부가 타임 슬롯을 초기화하는 제 4 단계;A fourth step of the active heat bus communication and device control unit initializing a time slot; 스탠바이 히트 버스 통신 및 디바이스 제어부가 액티브 히트 버스 통신 및 디바이스 제어부로 타임 슬롯 할당을 요구하는 제 5 단계;A fifth step of the standby heat bus communication and device control unit requesting time slot allocation to the active heat bus communication and device control unit; 액티브 히트 버스 통신 및 디바이스 제어부의 초기화가 완료되면, 스탠바이 히트 버스 통신 및 디바이스 제어부가 나머지 타임 슬롯을 할당받아 2 개의 타임 슬롯을 초기화하여 히트 버스 통신이 가능하도록 하는 제 6 단계를 포함하는 교환기의 히트 버스 초기화 방법.When the initialization of the active heat bus communication and the device control unit is completed, the standby heat bus communication and the device control unit is allocated the remaining time slots to initialize the two time slots to enable the heat bus communication of the switch comprising a sixth step How to initialize the bus.
KR1019970081716A 1997-12-31 1997-12-31 Method for resetting a hit bus of an exchange KR100295189B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970081716A KR100295189B1 (en) 1997-12-31 1997-12-31 Method for resetting a hit bus of an exchange

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970081716A KR100295189B1 (en) 1997-12-31 1997-12-31 Method for resetting a hit bus of an exchange

Publications (2)

Publication Number Publication Date
KR19990061457A KR19990061457A (en) 1999-07-26
KR100295189B1 true KR100295189B1 (en) 2001-08-07

Family

ID=37527685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970081716A KR100295189B1 (en) 1997-12-31 1997-12-31 Method for resetting a hit bus of an exchange

Country Status (1)

Country Link
KR (1) KR100295189B1 (en)

Also Published As

Publication number Publication date
KR19990061457A (en) 1999-07-26

Similar Documents

Publication Publication Date Title
US6381239B1 (en) Multiple application switching platform and method
US6125111A (en) Architecture for a modular communications switching system
US7460482B2 (en) Master-slave communications system and method for a network element
EP0200365B1 (en) System and method for controlling network bus communications for tightly coupled information among distributed programmable controllers
US5051982A (en) Methods and apparatus for implementing switched virtual connections (SVCs) in a digital communications switching system
US6434612B1 (en) Connection control interface for asynchronous transfer mode switches
EP0307401B1 (en) Method and apparatus for providing variable reliability in a telecommunication switching system
US6487591B1 (en) Method for switching between active and standby units using IP swapping in a telecommunication network
WO1997030555A9 (en) Multiple application switching platform and method
JPS6243599B2 (en)
US20030058847A1 (en) Multi-subshelf control system and method for a network element
JP3943607B2 (en) Centralized network switch with switching function
KR100295189B1 (en) Method for resetting a hit bus of an exchange
US5251212A (en) Bus transmission method and system
JPS596696A (en) Module type self-route selection pcm switching circuit network for exchanging decentralized control telephone
JP3935223B2 (en) Centralized network switch with switching function
JP3875490B2 (en) Resource interface unit for telecommunications switch nodes
KR0135912B1 (en) Base Station Controller Matching Subsystem of Mobile Switching System
KR970000069B1 (en) Internal network interface for mobile communication system
KR950008219B1 (en) Packet processing unit of isdn
US7075888B1 (en) Method for operating interface modules in an ATM communications device
EP1298867B1 (en) Master-slave communication system and method for a network element
KR0162767B1 (en) Parallel processing apparatus for multi-channel data processing of serial communication lines
KR960009462B1 (en) Remote switching system
KR0146558B1 (en) A double-interface in hlr for high speed communication

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee